CN117577582A - 一种晶圆级临时键合与解键合的方法及结构 - Google Patents
一种晶圆级临时键合与解键合的方法及结构 Download PDFInfo
- Publication number
- CN117577582A CN117577582A CN202311562891.5A CN202311562891A CN117577582A CN 117577582 A CN117577582 A CN 117577582A CN 202311562891 A CN202311562891 A CN 202311562891A CN 117577582 A CN117577582 A CN 117577582A
- Authority
- CN
- China
- Prior art keywords
- layer
- wafer
- temporary bonding
- bonding
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 88
- 239000000463 material Substances 0.000 claims abstract description 52
- 230000008569 process Effects 0.000 claims abstract description 47
- 239000002184 metal Substances 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000001259 photo etching Methods 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 238000009713 electroplating Methods 0.000 claims abstract description 13
- 239000000126 substance Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 141
- 239000003292 glue Substances 0.000 claims description 36
- 238000000576 coating method Methods 0.000 claims description 25
- 239000011248 coating agent Substances 0.000 claims description 24
- 239000011368 organic material Substances 0.000 claims description 24
- 239000011521 glass Substances 0.000 claims description 22
- 239000012790 adhesive layer Substances 0.000 claims description 16
- 239000010980 sapphire Substances 0.000 claims description 13
- 229910052594 sapphire Inorganic materials 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 9
- 238000001723 curing Methods 0.000 claims description 9
- 239000003989 dielectric material Substances 0.000 claims description 9
- 239000007769 metal material Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 7
- 229910021389 graphene Inorganic materials 0.000 claims description 7
- 238000011049 filling Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000005507 spraying Methods 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 3
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 230000007613 environmental effect Effects 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000004100 electronic packaging Methods 0.000 abstract description 2
- 238000007747 plating Methods 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 75
- 238000005516 engineering process Methods 0.000 description 12
- 239000002253 acid Substances 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 239000003513 alkali Substances 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004026 adhesive bonding Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 150000004820 halides Chemical class 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000002791 soaking Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000008719 thickening Effects 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 101100042630 Caenorhabditis elegans sin-3 gene Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910010165 TiCu Inorganic materials 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000004925 denaturation Methods 0.000 description 1
- 230000036425 denaturation Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004901 spalling Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种晶圆级临时键合与解键合的方法及结构，属于电子封装技术领域；通过在器件晶圆正面依次制作TSV掩膜层、金属层、正面种子层、正面RDL层、正面PI层、正面UBM层和粘附层；将正面工艺制作完成的器件晶圆与临时键合载体进行键合；对键合后的器件晶圆背面依次制作背面种子层、背面RDL层、背面PI层、背面UBM层；最后采用激光束将器件晶圆与临时键合载体分解。本发明通过在衬底上生长一层GaN材料作为临时键合的载体，器件晶圆与临时键合载体键合后，进行背面减薄、光刻、刻蚀、电镀、化镀等多步工艺，工艺完成后，用激光束将GaN材料与载体实现分离。
Description
技术领域
本发明属于电子封装技术领域，涉及一种晶圆级临时键合与解键合的方法及结构。
背景技术
随着先进封装技术的发展，对各种元器件集成度和功能的要求也越来越高，研究的方向逐渐转向如何实现更高密度的封装。高密度封装体的主要特点是通过将晶圆和晶圆(Wafer to Wafer)或芯片和晶圆(Chip to Wafer)进行层层堆叠，以能提高芯片或者相应电子器件的集成度。也就要求层层堆叠的薄型化，无论2.5D集成还是3D集成，在整个集成过程中，最关心也最担忧的还是集中在薄晶圆拿持技术的可靠性，以及利用该技术进行后续背面工艺研究的可行性。对于超薄器件的封装晶圆，由于其机械强度的降低以及翘曲度或弯曲度的增加，普通的半导体设备几乎难以完成支撑和传输动作，碎片率极高。为了解决这种薄晶圆的支撑和传输问题，业界通常采用临时键合与解键合技术。
目前，普遍使用的临时键合技术是载片与器件晶圆通过中间胶层键合在一起。这种中间胶层一般有两层，分别是粘结层和解键合层，作用主要是粘接和解离；当受到机械力、化学物质、紫外线(UV)光、热或激光能量作用时，可以促使器件晶圆与载体分离。且作用力仅在解键合层。因此，解键合的技术相应也就包括：化学浸泡，高温热拆键合，机械拆键合或激光键合。但现有技术中，化学浸泡是直接将整块键合完的晶圆放在化学药水里浸泡，由于载片与晶圆之间粘接较为严密，化药溶液较难渗透到里面，导致解键合时间较长，且解键合后的晶圆表面通常有键合胶固体残留难以清洗干净。在化药浸泡过程中对于一些脆性及悬臂梁式的超薄器件目前的工艺并不适合，尤其对于洁净度要求较高的光学器件，此步骤会损失很多良品，导致良率下降。高温热拆键合使得在高温下使分离后的薄晶圆产生一定的翘曲以及一定的碎片风险；机械解键合缺点是解键合前的预浸泡时间长，同时存在解键合的机械应力，导致碎片风险很大。所以业内普遍使用激光解键合的方法。
虽然激光解键是业内首选的解键合方案，但由于解键合层采用了胶键合，依然逃脱不了高温、高压、酸碱工艺造成的边缘胶变性的宿命，导致激光解键合后边缘解不开。同时纳米级的解键合层要求玻璃载片的TTV必须足够的低，才能满足涂胶、临时键合等工艺的要求。目前业界有采用，将边缘变形胶采用光刻、刻蚀的方法去掉，但一定程度上，损失了边缘Die。
综上所述，传统的临时键合工艺存在涂胶工艺繁琐、解键合不彻底，载片不能重复使用且质量要求苛刻等技术缺陷。因此目前亟待开发一种工艺简单、操作方便，而且效率较高的、能代替临时键合胶的一种临时键合/解键合的材料及临时键合/解键合的方法。
发明内容
本发明的目的在于解决现有技术中临时键合工艺繁琐、解键合不彻底且载片不能重复使用的技术问题，提供一种晶圆级临时键合与解键合的方法及结构。
为达到上述目的，本发明采用以下技术方案予以实现：
第一方面，本发明提供一种晶圆级临时键合与解键合的方法，包括以下步骤：
步骤1，在器件晶圆正面依次制作TSV掩膜层、金属层、正面种子层、正面RDL层、正面PI层、正面UBM层和粘附层；
步骤2，将正面工艺制作完成的器件晶圆与临时键合载体进行键合；
步骤3，对键合后的器件晶圆背面依次制作背面种子层、背面RDL层、背面PI层、背面UBM层；
步骤4，采用激光束将器件晶圆与临时键合载体分解。
进一步地，所述步骤1具体包括以下步骤：
步骤1.1，在器件晶圆正面采用光敏有机材料胶进行涂覆，光刻图形化并固化得到TSV掩膜层，然后在TSV掩膜层上刻蚀形成通孔；在晶圆表面及通孔内采用无机介质材料进行化学气相沉积得到介质层；
步骤1.2，采用导电材料在介质层上沉积金属层并进行孔内金属填充，然后采用CMP方式将多余介质和金属磨掉，得到整平的金属表面；
步骤1.3，在整平的金属表面采用导电材料沉积正面种子层；
步骤1.4，在正面种子层表面利用光敏有机材料胶涂覆后光刻图形化形成RDL掩膜层，通过电镀工艺形成正面RDL层；最后用去胶工艺去掉RDL掩膜层的有机材料；
步骤1.5，在晶圆正面的表面采用光敏有机材料胶涂覆PI，光刻图形化后固化形成正面PI层；
步骤1.6，在正面PI层采用光敏有机材料胶进行涂覆，光刻图形化并固化得到相应的掩膜层，再通过电镀工艺将非掩膜区电镀金属材料形成正面UBM层，最后用去胶工艺去掉掩膜层的有机材料胶涂覆；
步骤1.7，最后在整个晶圆正面的表面采用有机材料胶涂覆粘附层。
进一步地，所述晶圆的表面材质为无机介质材料、有机材料、金属材料或金属合金材料中的一种或多种复合材料。
进一步地，所述步骤1.1、步骤1.4、步骤1.5、步骤1.6和步骤1.7中的涂覆方式为旋涂或喷涂中的一种或两种方法相结合的喷涂方式。
进一步地，所述步骤1.2中进行孔内金属填充的材料为导电材料。
进一步地，所述步骤2中的临时键合载体包括生长有GaN系材料的蓝宝石衬底或生长有GaN系材料的玻璃载片；所述GaN系材料与玻璃载片之间还设置有缓冲层。
进一步地，所述步骤2具体包括：采用对准机或对准工装将待键合的器件晶圆与临时键合载体对准，再使用晶圆级键合机通过GaN系材料作为键合层进行临时键合；键合环境为真空环境，环境温度为50℃～250℃，压力为1500N～5000N；所述缓冲层为透明石墨烯材料。
进一步地，所述步骤3具体包括：对键合后的晶圆背面进行背面减薄，并依次制作背面种子层、背面RDL层、背面PI层和背面UBM层。
进一步地，所述步骤4具体包括：将激光束聚焦在晶圆与载体之间的GaN系材料解键合层，并在键合层扫描，致其热分解，再加热到Ga的熔点以上后除去蓝宝石衬底或玻璃载体。
第二方面，本发明提供一种晶圆级临时键合与解键合结构，通过上述方法制得。
与现有技术相比，本发明具有以下有益效果：
本发明公开了一种晶圆级临时键合与解键合的方法及结构，由于GaN系材料化学稳定性好(几乎不被任何酸腐蚀)、强的耐高温、高压、热膨胀系数小等特点。因此能大大规避晶圆减薄后的翘曲度影响且不会受过程工艺如高温、高压、强酸碱等干扰。同时解决了传统临时键合和解键合完全依赖临时键合胶，以及涂覆临时键合胶的设备、涂覆工艺，尤其涂层均匀性、TTV、涂层背残均会导致解键合难解、烂边、解不开等缺陷，并且解决了激光解键合层与粘附层的匹配问题，传统的胶类激光解键合层，需要特定且唯一对应的粘附层与其匹配，本发明非胶类的激光解键合层，由于此类激光解键合层采用沉积生长方式，可粘附器件晶圆的粘附层均可与其粘结。粘附层的选择范围不再需要考虑与对应胶类的匹配，对以及在此基础上引入的其它工艺条件。同时采用本发明提供的临时键合和解键合的方法，规避了边缘一圈Die的损失。
进一步地，本发明提供的临时键合载体，当激光穿过透光的临时键合载体时，很容易将GaN系材料分解，达到临时键合载体与器件晶圆顺利解离的目的。且解键合后无杂质残留，一定程度上改善了传统临时键合胶层对激光波段的限制。临时键合载体被解键合后，经过清洗后，可重新生长GaN系材料作为下一个器件晶圆的临时键合载体反复使用，有效提高载片的利用率，更适合批量化生产大大降低晶圆制作成本。
进一步地，本发明的蓝宝石衬底具有低导热性、高强度、高硬度、强耐酸碱的特性，能够减小翘曲、酸碱腐蚀、烂边等，与GaN材料匹配是双重保护，具有双重优势，是更优的载体选择。
附图说明
为了更清楚的说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例的方法流程图；
图2为本发明实施例的器件晶圆剖面图；
图3为本发明实施例的临时键合载体剖面图；
图4为本发明实施例器件晶圆与临时键合载体的键合剖面图；
图5为本发明实施例器件晶圆与临时键合载体键合后的背面工艺剖面图；
图6为本发明实施例的解键合工艺剖面图。
具体实施方式
下面将对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明中，如果没有特别的说明，本文所提到的所有实施方式以及优选实施方法可以相互组合形成新的技术方案。
本发明中，如果没有特别的说明，本文所提到的所有技术特征以及优选特征可以相互组合形成新的技术方案。
本发明中，如果没有特别的说明，百分数(％)或者份指的是相对于组合物的重量百分数或重量份。
本发明中，如果没有特别的说明，所涉及的各组分或其优选组分可以相互组合形成新的技术方案。
本发明中，除非有其他说明，数值范围“a～b”表示a到b之间的任意实数组合的缩略表示，其中a和b都是实数。例如数值范围“6～22”表示本文中已经全部列出了“6～22”之间的全部实数，“6～22”只是这些数值组合的缩略表示。
本发明所公开的“范围”以下限和上限的形式，可以分别为一个或多个下限，和一个或多个上限。
本发明中，本文中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
本发明中，除非另有说明，各个反应或操作步骤可以顺序进行，也可以按照顺序进行。优选地，本文中的反应方法是顺序进行的。
除非另有说明，本文中所用的专业与科学术语与本领域熟练人员所熟悉的意义相同。此外，任何与所记载内容相似或均等的方法或材料也可应用于本发明中。
下面结合附图对本发明做进一步详细描述：
参见图1，本发明实施例公开了一种晶圆级临时键合与解键合的方法，其特征在于，包括以下步骤：
步骤1，在器件晶圆正面依次制作TSV掩膜层、金属层、正面种子层、正面RDL层、正面PI层、正面UBM层和粘附层；
步骤2，将正面工艺制作完成的器件晶圆与临时键合载体进行键合；
步骤3，对键合后的器件晶圆背面依次制作背面种子层、背面RDL层、背面PI层、背面UBM层；
步骤4，采用激光束将器件晶圆与临时键合载体分解。
参见图2，在本发明一个可行的实施方式中，所述步骤1具体包括以下步骤：
步骤1.1，在器件晶圆正面采用光敏有机材料胶进行涂覆，光刻图形化并固化得到TSV掩膜层，然后在TSV掩膜层上刻蚀形成通孔；在晶圆表面及通孔内采用无机介质材料进行化学气相沉积得到介质层；
本步骤使用的晶圆基底材料可以是硅片、陶瓷片、Ge、SiC、等片状材料，也可以是不同材料构成的结构片、集成电路晶圆片等，但不限于此；其表面优选平整表面，表面凹凸程度的容忍度为晶圆工艺允许的表面凹凸程度；可以做穿孔工艺，如集成电路芯片表面、硅基板表面、陶瓷基板表面、玻璃基板表面等，但不限于此。所述无机介质材料为SiN3或SiO2等，但不限于此。
步骤1.2，采用导电材料在介质层上沉积金属层并进行孔内金属填充，然后采用CMP方式将多余介质和金属磨掉，得到整平的金属表面；
步骤1.3，在整平的金属表面采用导电材料沉积正面种子层；
步骤1.4，在正面种子层表面利用光敏有机材料胶涂覆后光刻图形化形成RDL掩膜层，通过电镀工艺形成正面RDL层；再通过电镀工艺将RDL层增厚；也可以选择一次性增厚；最后用去胶工艺去掉RDL掩膜层的有机材料；
步骤1.5，在晶圆正面的表面采用光敏有机材料胶涂覆PI，光刻图形化后固化形成正面PI层；也可以在晶圆表面气相沉积保护层，采用SiN3、SiO2等无机介质材料，但不限于此两种方法。
步骤1.6，在正面PI层采用光敏有机材料胶进行涂覆，光刻图形化并固化得到相应的掩膜层，再通过电镀工艺将非掩膜区电镀金属材料形成正面UBM层，最后用去胶工艺去掉掩膜层的有机材料胶涂覆；所述金属材料可以是Cu、Au等金属材料，也可以别的金属的合金材料。
步骤1.7，最后在整个晶圆正面的表面采用有机材料胶涂覆粘附层。可以是BrewerBOND305、WLP、LB4130、C1301等无机介质材料，但不限于此几种材料，凡可用于粘结且解键合后易于去除的材料均可应用。
本实施例所述步骤1.3、步骤1.4和步骤1.5可以根据产品需求多层循环制作。
在本发明一个可行的实施方式中，所述晶圆的表面材质为无机介质材料、有机材料、金属材料或金属合金材料中的一种或多种复合材料。
在本发明一个可行的实施方式中，所述步骤1.1、步骤1.4、步骤1.5、步骤1.6和步骤1.7中的涂覆方式为旋涂或喷涂中的一种或两种方法相结合的喷涂方式。
在本发明一个可行的实施方式中，所述步骤1.2中进行孔内金属填充的材料为导电材料，可以是TiCu、CrCu等金属材料，也可以别的金属的合金材料。
参见图3，在本发明一个可行的实施方式中，所述步骤2中的临时键合载体包括生长有GaN系材料的蓝宝石衬底或生长有GaN系材料的玻璃载片，如图3(b)所示；所述GaN系材料与玻璃载片之间还设置有缓冲层如图3(a)所示。缓冲层用于改善GaN系材料与玻璃的晶格失配；GaN系材料包括GaN、AlGaN等含GaN的三五族化合物材料。
生长结构可分两种：一种为采用玻璃作为载片，如图3(a)所示。厚度可选择300μm、400μm、700μm、1100μm等，但不限于这几类厚度，根据器件晶圆的厚度，可在300μm～1200μm范围内选择所对应载片。为减少晶格失配，可选择在玻璃上铺一层缓冲层石墨烯，借助石墨烯晶格的引导作用，辅以纳米柱为缓冲层，再在缓冲层上生长解键合层，解键合层材料为GaN系材料。石墨烯沉积厚度0.3μm～5nm范围内可根据需要选择选择不同厚度。所述GaN系材料生长厚度5μm～20nm范围内均可实现完全解离。所述GaN生长方式一般采用MOCVD(金属有机化学气相沉积)技术、但不限于此种方法，也可采用MBE(分子束外延)技术、HVPE(卤化物气相外延)技术等。
另一种为蓝宝石衬底作为载体，如图3(b)所示。由于蓝宝石和GaN的晶格失配度较低且价格低廉，蓝宝石一直被当做外延生长GaN材料的主流衬底，而蓝宝石作为载体，器件质量稳定性都较好，特别高的机械强度高，高的承载性能，易于处理和清洗，所以对于蓝宝石衬底作为载片，厚度选择无需较厚，一般300μm～700μm，优选的，430μm，410μm等即可。在载体上生长解键合层GaN材料。所述GaN系材料生长厚度5μm～20nm范围内均可实现完全解离。所述GaN生长方式一般采用MOCVD(金属有机化学气相沉积)技术、但不限于此种方法，也可采用MBE(分子束外延)技术、HVPE(卤化物气相外延)技术等。
参见图4(a)与图4(b)，在本发明一个可行的实施方式中，所述步骤2具体包括：采用对准机或对准工装将待键合的器件晶圆与临时键合载体对准，再使用晶圆级键合机通过GaN系材料作为键合层进行临时键合；由于激光解键合层非胶类材质，无需考虑键合工艺中温度、时间、真空等对解键合层的影响。根据粘附层的粘附特性选择合适的键合工艺参数。优选的，键合环境为真空环境，环境温度为50℃～250℃，压力为1500N～5000N，为防止溢胶，在可完全临时键合的基础上尽量选取较小的压力。所述缓冲层为透明石墨烯材料。
在本发明一个可行的实施方式中，参见图5(a)与图5(b)，所述步骤3具体包括：对键合后的晶圆背面进行背面减薄，并依次制作背面种子层、背面RDL层、背面PI层和背面UBM层。可对背面RDL层、背面PI层、背面UBM层进行多层堆叠，即进行循环工艺。根据工艺需求，每一层的制作除光刻图形化的差异，工艺实施过程与正面器件晶圆一致。
在本发明一个可行的实施方式中，参见图6(a)与图6(b)，所述步骤4具体包括：将激光束聚焦在晶圆与载体之间的GaN系材料解键合层，并在键合层扫描，位于界面处的GaN吸收了所用波段的激光辐射，导致其热分解，产生Ga和N2气。再将样品加热到Ga的熔点(29℃)以上，即可很方便地除去蓝宝石衬底或玻璃载体。其中，激光解键合不限于准分子激光，包括固态激光均可实现。除传统的308nm、248nm准分子激光器外，266nm、355nm等波段的紫外固体激光器均可达到解离目的。在扫描整个键合层之后，停止激光扫描，采用具有吸盘的转移装置将晶圆和衬底进行剥离。通过激光剥离成功分离了GaN膜与蓝宝石衬底或GaN膜与石墨烯处理后玻璃载体。解离后在解键合清洗模块对器件晶圆表面的粘附层进行清洗，整个解键合工艺就顺利完成，根据产品需求进行后续的工艺。在载体收集模块对载体进行清洗后可反复利用。
本发明实施例公开了一种晶圆级临时键合与解键合结构，其特征在于，通过所述晶圆级临时键合与解键合的方法制得。
晶圆级临时键合及解键合属于2.5D硅转接板技术中减薄晶圆运转及减薄后工艺能否持续进行的关键工艺，现有技术中晶圆级临时键合主要通过临时键合胶进行键合，再进行背面工艺完成后，通过激光解键合的方法将临时载片玻璃的进行剥离。但采用胶层作为解键合层的临时键合工艺，键合过程中由于温度和压力的作用，会使得中间胶层挤压出来，包括后续一系列的高温、高压、酸、碱等环境均由可能导致侧边的胶变形或变性，变性后的胶很难和UV光发生反应，会产生边缘难解或解不开，甚至残胶导致的边缘裂纹等现象产生。同时所述激光解键合层为薄层胶，对涂胶均匀性，尤其边缘涂胶的完备性、TTV、背面和边缘残胶有严苛的要求，对应也就给玻璃载体的TTV提出了更高的要求，TTV至少满足＜5μm，TTV越低的载片工艺制作越难，对应成本越高。同时高要求的TTV导致玻璃载体不能反复利用，造成大量成本浪费，不利于批量化生产。另外，由于解键合薄层胶粘度很小，为稀状胶类，涂胶时难以避免背面残胶，是造成解键合时边缘解不开、难解、烂边的主要因素。
本发明提供的一种易解的、边缘无烂边的临时键合和解键合的方法尤其适用于多层布线、多步光刻、刻蚀、电镀的转接板制备。本发明通过在衬底上生长一层GaN材料作为临时键合的载体，器件晶圆与临时键合载体键合后，进行背面减薄、光刻、刻蚀、电镀、化镀等多步工艺，工艺完成后，用激光束将GaN材料与载体实现分离。
以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种晶圆级临时键合与解键合的方法，其特征在于，包括以下步骤：
步骤1，在器件晶圆正面依次制作TSV掩膜层、金属层、正面种子层、正面RDL层、正面PI层、正面UBM层和粘附层；
步骤2，将正面工艺制作完成的器件晶圆与临时键合载体进行键合；
步骤3，对键合后的器件晶圆背面依次制作背面种子层、背面RDL层、背面PI层、背面UBM层；
步骤4，采用激光束将器件晶圆与临时键合载体分解。
2.根据权利要求1所述的一种晶圆级临时键合与解键合的方法，其特征在于，所述步骤1具体包括以下步骤：
步骤1.1，在器件晶圆正面采用光敏有机材料胶进行涂覆，光刻图形化并固化得到TSV掩膜层，然后在TSV掩膜层上刻蚀形成通孔；在晶圆表面及通孔内采用无机介质材料进行化学气相沉积得到介质层；
步骤1.2，采用导电材料在介质层上沉积金属层并进行孔内金属填充，然后采用CMP方式将多余介质和金属磨掉，得到整平的金属表面；
步骤1.3，在整平的金属表面采用导电材料沉积正面种子层；
步骤1.4，在正面种子层表面利用光敏有机材料胶涂覆后光刻图形化形成RDL掩膜层，通过电镀工艺形成正面RDL层；最后用去胶工艺去掉RDL掩膜层的有机材料；
步骤1.5，在晶圆正面的表面采用光敏有机材料胶涂覆PI，光刻图形化后固化形成正面PI层；
步骤1.6，在正面PI层采用光敏有机材料胶进行涂覆，光刻图形化并固化得到相应的掩膜层，再通过电镀工艺将非掩膜区电镀金属材料形成正面UBM层，最后用去胶工艺去掉掩膜层的有机材料胶涂覆；
步骤1.7，最后在整个晶圆正面的表面采用有机材料胶涂覆粘附层。
3.根据权利要求2所述的一种晶圆级临时键合与解键合的方法，其特征在于，所述晶圆的表面材质为无机介质材料、有机材料、金属材料或金属合金材料中的一种或多种复合材料。
4.根据权利要求2所述的一种晶圆级临时键合与解键合的方法，其特征在于，所述步骤1.1、步骤1.4、步骤1.5、步骤1.6和步骤1.7中的涂覆方式为旋涂或喷涂中的一种或两种方法相结合的喷涂方式。
5.根据权利要求2所述的一种晶圆级临时键合与解键合的方法，其特征在于，所述步骤1.2中进行孔内金属填充的材料为导电材料。
6.根据权利要求1所述的一种晶圆级临时键合与解键合的方法，其特征在于，所述步骤2中的临时键合载体包括生长有GaN系材料的蓝宝石衬底或生长有GaN系材料的玻璃载片；所述GaN系材料与玻璃载片之间还设置有缓冲层。
7.根据权利要求6所述的一种晶圆级临时键合与解键合的方法，其特征在于，所述步骤2具体包括：采用对准机或对准工装将待键合的器件晶圆与临时键合载体对准，再使用晶圆级键合机通过GaN系材料作为键合层进行临时键合；键合环境为真空环境，环境温度为50℃～250℃，压力为1500N～5000N；所述缓冲层为透明石墨烯材料。
8.根据权利要求1所述的一种晶圆级临时键合与解键合的方法，其特征在于，所述步骤3具体包括：对键合后的晶圆背面进行背面减薄，并依次制作背面种子层、背面RDL层、背面PI层和背面UBM层。
9.根据权利要求1所述的一种晶圆级临时键合与解键合的方法，其特征在于，所述步骤4具体包括：将激光束聚焦在晶圆与载体之间的GaN系材料解键合层，并在键合层扫描，致其热分解，再加热到Ga的熔点以上后除去蓝宝石衬底或玻璃载体。
10.一种晶圆级临时键合与解键合结构，其特征在于，通过权利要求1-9任一项所述方法制得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311562891.5A CN117577582A (zh) | 2023-11-21 | 2023-11-21 | 一种晶圆级临时键合与解键合的方法及结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311562891.5A CN117577582A (zh) | 2023-11-21 | 2023-11-21 | 一种晶圆级临时键合与解键合的方法及结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117577582A true CN117577582A (zh) | 2024-02-20 |
Family
ID=89889509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311562891.5A Pending CN117577582A (zh) | 2023-11-21 | 2023-11-21 | 一种晶圆级临时键合与解键合的方法及结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117577582A (zh) |
-
2023
- 2023-11-21 CN CN202311562891.5A patent/CN117577582A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5273423B2 (ja) | 窒化物半導体発光素子の製造方法 | |
| KR20180051602A (ko) | 그래핀-기반 층 전달 시스템 및 방법 | |
| TWI605953B (zh) | 層積體之分離方法 | |
| CN111755377B (zh) | 一种晶圆解键合方法 | |
| EP2600389A1 (en) | Method for bonding semiconductor substrates | |
| KR20070013291A (ko) | 수직 구조 반도체 장치 | |
| JP2007526618A (ja) | 縦型構造複合半導体装置 | |
| JP2012124473A (ja) | 複合基板及び複合基板の製造方法 | |
| CN105006446A (zh) | 基于飞秒激光技术的GaN薄膜与蓝宝石衬底的剥离方法 | |
| TW201526279A (zh) | 半導體堆疊體的拉伸分離 | |
| CN102456721A (zh) | 陶瓷衬底的氮化镓基芯片及制造方法 | |
| TW201705515A (zh) | 藉預圖案化凸面之應變釋放磊晶剝離 | |
| US20050176169A1 (en) | Thin semiconductor chip manufacturing method | |
| US8648387B2 (en) | Nitride semiconductor template and method of manufacturing the same | |
| KR20210120058A (ko) | 광전 반도체칩의 제조 방법 및 이에 사용되는 본딩 웨이퍼 | |
| US9761671B2 (en) | Engineered substrates for use in crystalline-nitride based devices | |
| CN117577582A (zh) | 一种晶圆级临时键合与解键合的方法及结构 | |
| US20170186919A1 (en) | Optoelectronic Semiconductor Devices with Enhanced Light Output | |
| JP2024507573A (ja) | 自立窒化ガリウム基板の製作方法 | |
| US8900800B2 (en) | Method for producing a GaNLED device | |
| WO2022249675A1 (ja) | 化合物半導体接合基板の製造方法、及び化合物半導体接合基板 | |
| CN112750921B (zh) | 一种砷化镓基led芯片的制作方法 | |
| JP7490960B2 (ja) | 製造方法 | |
| JP7182105B2 (ja) | Ｉｉｉ族窒化物半導体デバイスの製造方法 | |
| CN112740359B (zh) | 半导体元件的制造方法及半导体基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |