CN117544161A - 用于晶体管的衬底选择电路和电子设备 - Google Patents

Abstract

本申请涉及集成电路技术领域，公开一种用于晶体管的衬底选择电路，包括：电源电路，被配置为提供多个电源电压；选择电路，与电源电路连接，被配置为从多个电源电压中选择一个电源电压作为晶体管的衬底电压；驱动电路，与选择电路连接，被配置为驱动选择电路输出晶体管的衬底电压。该衬底选择电路能够在多个电源电压较为接近的情况下，依旧能驱动选择电路做出输出晶体管的衬底电压的正确选择，以使电源电路输出正确的电压值，提高该衬底选择电路的输出衬底电压的准确性。本申请还公开一种电子设备。

Description

用于晶体管的衬底选择电路和电子设备

技术领域

本申请涉及集成电路技术领域，例如涉及一种用于晶体管的衬底选择电路和电子设备。

背景技术

目前，衬底选择电路广泛应用于模拟电路模块里，尤其广泛应用于具有双电源的电路中。

相关技术公开了一种衬底选择电路。该衬底选择电路包括：相互连接的第一晶体管和第二晶体管，第一晶体管的源极和漏极分别连接第一电源电压和第二电源电压，第二晶体管的源极和漏极分别连接第二电源电压和第一电源电压。根据第一电源电压和第二电源电压确定第一晶体管或第二晶体管导通，从而输出双电源中电源电压较高的输出电压。

在实现本公开实施例的过程中，发现相关技术中至少存在如下问题：相关技术虽然能在第一电源电压和第二电源电压差别较大的情况下能做出正确选择，但在第一电源电压和第二电源电压较为接近的情况下，由于第一晶体管和第二晶体管均不能完全导通，导致输出电压不能在第一电源电压和第二电源电压中做出正确的输出选择，从而导致输出的电压值错误。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本申请的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

为了对披露的实施例的一些方面有基本的理解，下面给出了简单的概括。所述概括不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围，而是作为后面的详细说明的序言。

本公开实施例提供了一种用于晶体管的衬底选择电路和电子设备，以在多个输入电源电压较为接近的情况下，提高衬底选择电路的输出电压的准确性。

在一些实施例中，衬底选择电路包括：电源电路，被配置为提供多个电源电压；选择电路，与电源电路连接，被配置为从多个电源电压中选择一个电源电压作为晶体管的衬底电压；驱动电路，与选择电路连接，被配置为驱动选择电路输出晶体管的衬底电压。

可选地，多个电源电压包括第一电源电压和第二电源电压。

可选地，选择电路包括：第一选择子电路，与第一电源电压连接，被配置为通过导通第一选择子电路以选择第一电源电压作为晶体管的衬底电压；第二选择子电路，与第二电源电压连接，被配置为通过导通第二选择子电路以选择第二电源电压作为晶体管的衬底电压。

可选地，驱动电路包括：第一驱动子电路，分别与第一电源电压、第二电源电压和第一选择子电路连接，被配置为根据第一电源电压和第二电源电压的电压值大小关系驱动第一选择子电路导通；第二驱动子电路，分别与第二电源电压、第一电源电压和第二选择子电路连接，被配置为根据第二电源电压和第一电源电压的电压值大小关系驱动第二选择子电路导通。

可选地，第一驱动子电路包括：第一驱动子电路包括：第一NMOS晶体管，漏极与第一电源电压连接，栅极与第二电源电压连接，源极分别与第一选择子电路和地线连接，被配置为：在第一电源电压的电压值大于第二电源电压的电压值的情况下，驱动第一选择子电路导通。

可选地，第一驱动子电路还包括：第一电流源，与第一NMOS晶体管连接，被配置为对第一NMOS晶体管提供电流。

可选地，第二驱动子电路包括：第二NMOS晶体管，漏极与第二电源电压连接，栅极与第一电源电压连接，源极分别与第二选择子电路和地线连接；被配置为：在第二电源电压的电压值大于第一电源电压的电压值的情况下，驱动第二选择子电路导通。

可选地，第二驱动子电路还包括：第二电流源，与第二NMOS晶体管连接，被配置为第二NMOS晶体管提供电流。

可选地，第一选择子电路包括：第一PMOS晶体管，源极与第一电源电压连接，栅极与第一驱动子电路连接，漏极与第二选择子电路连接，被配置为：在第一电源电压的电压值大于第二电源电压的电压值的情况下，导通第一PMOS晶体管以选择第一电源电压作为晶体管的衬底电压。

可选地，第二选择子电路包括：第二PMOS晶体管，源极与第二电源电压连接，栅极与第二驱动子电路连接，漏极与第一选择子电路连接，被配置为：第二PMOS晶体管，源极与第二电源电压连接，栅极与第二驱动子电路连接，漏极与第一选择子电路连接，被配置为：在第二电源电压的电压值大于第一电源电压的电压值情况下，导通第二PMOS晶体管以选择第二电源电压作为晶体管的衬底电压。

在一些实施例中，电子设备包括：电子设备本体；如上述的用于晶体管的衬底选择电路，被安装于电子设备本体。

本公开实施例提供的用于晶体管的衬底选择电路和电子设备，可以实现以下技术效果：

通过设置驱动电路能够驱动选择电路在多个电源电压中输出晶体管的衬底电压，从而使得在多个电源电压较为接近的情况下，依旧能驱动选择电路做出输出晶体管的衬底电压的正确选择，以使电源电路输出正确的电压值，提高该用于晶体管的衬底选择电路的输出衬底电压的准确性。

以上的总体描述和下文中的描述仅是示例性和解释性的，不被配置为限制本申请。

附图说明

一个或多个实施例通过与之对应的附图进行示例性说明，这些示例性说明和附图并不构成对实施例的限定，附图中具有相同参考数字标号的元件示为类似的元件，附图不构成比例限制，并且其中：

图1是传统的衬底选择电路的结构示意图；

图2是本公开实施例提供的一个用于晶体管的衬底选择电路的结构示意图；

图3是本公开实施例提供的另一个用于晶体管的衬底选择电路的结构示意图；

图4是本公开实施例提供的另一个用于晶体管的衬底选择电路的结构示意图；

图5是本公开实施例提供的另一个用于晶体管的衬底选择电路的结构示意图；

图6是本公开实施例提供的一个电子设备产品的结构框图。

附图标记：

1、衬底选择电路；11、第一PMOS管；12、第二PMOS管；13、第一电压端；14、第二电压端；

100、电子设备；300、电子设备本体；

200、用于晶体管的衬底选择电路；

10、电源电路；101、第一电源电压；102、第二电源电压；

20、选择电路；201、第一选择子电路；2011、第一PMOS晶体管；202、第二选择子电路；2021、第二PMOS晶体管；

30、驱动电路；301、第一驱动子电路；3011、第一NMOS晶体管；3012、第一电流源；302、第二驱动子电路；3021、第二NMOS晶体管；3022、第二电流源。

具体实施方式

为了能够更加详尽地了解本公开实施例的特点与技术内容，下面结合附图对本公开实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本公开实施例。在以下的技术描述中，为方便解释起见，通过多个细节以提供对所披露实施例的充分理解。然而，在没有这些细节的情况下，一个或多个实施例仍然可以实施。在其它情况下，为简化附图，熟知的结构和装置可以简化展示。

本公开实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是被配置为区别类似的对象，而不必被配置为描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本公开实施例的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。

除非另有说明，术语“多个”表示两个或两个以上。

本公开实施例中，字符“/”表示前后对象是一种“或”的关系。例如，A/B表示：A或B。

术语“和/或”是一种描述对象的关联关系，表示可以存在三种关系。例如，A和/或B，表示：A或B，或，A和B这三种关系。

术语“对应”可以指的是一种关联关系或绑定关系，A与B相对应指的是A与B之间是一种关联关系或绑定关系。

需要说明的是，在不冲突的情况下，本公开实施例中的实施例及实施例中的特征可以相互组合。

图1对传统的衬底选择电路1的具体结构和具体连接关系进行展示，其具体包括：第一PMOS管11、第二PMOS管12、第一电压端13和第二电压端14。具体连接关系为：第一PMOS管11的源极连接至第一电压端13，栅极连接至第二电压端14。第二PMOS管12的源极连接至第二电压端14，栅极连接至第一电压端13，第一PMOS管11的漏极与第二PMOS管12的漏极相连。

在传统的衬底选择电路1工作时，在第一电压端13的电压值大于第二电压端14的电压值的情况下，第一PMOS管11导通，第二PMOS管12断开，则选择第一电压端13的电压值为晶体管的衬底电压；在第二电压端14的电压值大于第一电压端13的电压值的情况下，第一PMOS管11断开，第二PMOS管12导通，则选择第二电压端14的电压值为晶体管的衬底电压。但是，传统的衬底选择电路1的第一电压端13的电压值与第二电压端14的电压值接近的情况下，第一PMOS管11和第二PMOS管12均不能完全导通，导致无法选择正确的电压值作为晶体管的衬底电压。

基于此，本申请实施例提供了一种用于晶体管的衬底选择电路200，在第一电源电压101和第二电源电压102较为接近的情况下，在第一电源电压101和第二电源电压102中做出正确的输出选择，并将正确的电源电压作为晶体管的衬底电压。

结合图2所示，本公开实施例提供一种用于晶体管的衬底选择电路200，该用于晶体管的衬底选择电路200包括：电源电路10、选择电路20和驱动电路30。电源电路10被配置为提供多个电源电压。选择电路20与电源电路10连接，被配置为从多个电源电压中选择一个电源电压作为晶体管的衬底电压。驱动电路30与选择电路20连接，被配置为驱动选择电路20输出晶体管的衬底电压。

通过设置驱动电路30能够驱动选择电路20在多个电源电压中输出晶体管的衬底电压，从而使得在多个电源电压较为接近的情况下，依旧能驱动选择电路20做出输出晶体管的衬底电压的正确选择，以使电源电路10输出正确的电压值，提高该用于晶体管的衬底选择电路200的输出衬底电压的准确性。

可选地，如图3所示，驱动电路30分别与选择电路20和电源电路10连接，被配置为根据多个电源电压驱动选择电路20输出晶体管的衬底电压。

可选地，如图3至图5所示，多个电源电压包括第一电源电压101和第二电源电压102。这样，能够根据不同的需求和条件选择不同的电源电压作为晶体管的衬底电压。同时，通过精确控制电源电压的选择，可以确保该用于晶体管的衬底选择电路200的稳定性和可靠性，提高其性能和能效比。

可选地，如图3至图5所示，选择电路20包括第一选择子电路201和第二选择子电路202。第一选择子电路201与第一电源电压101连接，被配置为通过导通第一选择子电路201以选择第一电源电压101作为晶体管的衬底电压。第二选择子电路202与第二电源电压102连接，被配置为通过导通第二选择子电路202以选择第二电源电压102作为晶体管的衬底电压。

在该实施例中，通过第一选择子电路201和第二选择子电路202，可以在第一电源电压101和第二电源电压102之间进行选择，从而使得电源电路10输出正确的电源电压以作为晶体管的衬底电压。当第一选择子电路201导通时，由于第一选择子电路201与第一电源电压101连接，形成了一个完整的电路路径，从而最终输出第一电源电压101。当第二选择子电路202导通时，由于第二选择子电路202与第二电源电压102连接，形成了一个完整的电路路径，从而最终输出第二电源电压102的电压值。

可选地，如图3至图5所示，驱动电路30包括第一驱动子电路301和第二驱动子电路302。第一驱动子电路301分别与第一电源电压101、第二电源电压102和第一选择子电路201连接，被配置为根据第一电源电压101和第二电源电压102的电压值大小关系驱动第一选择子电路201导通。第二驱动子电路302分别与第二电源电压102、第一电源电压101和第二选择子电路202连接，被配置为根据第二电源电压102和第一电源电压101的电压值大小关系驱动第二选择子电路202导通。

在该实施例中，由于第一选择子电路201和第二选择子电路202的导通需要特定的驱动信号来驱动。当驱动信号使第一选择子电路201导通或第二选择子电路202导通时，由第一选择子电路201选择第一电源电压101作为晶体管的衬底电压，或由第二选择子电路202选择第二电源电压102作为晶体管的衬底电压。因此，设置与第一选择子电路201连接的第一驱动子电路301，以及，与第二选择子电路202连接的第二驱动子电路302。继而，通过第一电源电压101和第二电源电压102的电压值大小关系使得第一驱动子电路301或第二驱动子电路302产生驱动信号，从而驱动第一选择子电路201导通或第二选择子电路202导通。这样，能够动态驱动选择电路20作出选择，使得选择电路20选择正确的电源电压，从而实现对晶体管的衬底电压的精确控制。

可选地，如图5所示，第一驱动子电路301包括第一NMOS晶体管3011。第一NMOS晶体管3011的漏极与第一电源电压101连接，栅极与第二电源电压102连接，源极分别与第一选择子电路201和地线连接，被配置为：在第一电源电压101的电压值大于第二电源电压102的电压值的情况下，驱动第一选择子电路201导通。

其中，NMOS是N沟道金属氧化物半导体(Metal-Oxide-Semiconductor)的简称。NMOS晶体管具有开关速度快、噪声容限高、抗辐射能力强等特点。需要说明的是，NMOS晶体管的导通条件为：Vds＞Vgs-Vth。其中，Vds为源极和漏极的电压差的绝对值，Vgs为源极和栅极的电压差的绝对值，Vth为电压阈值。

NMOS晶体管的型号不同，Vth的值不同。示例性地，Vth为300毫伏至400毫伏，或者为800毫伏至900毫伏。

可以理解的是，由于第一NMOS晶体管3011的漏极与第一电源电压101连接，栅极与第二电源电压102连接，源极分别与第一选择子电路201和地线连接。因此，在第一电源电压101的电压值大于第二电源电压102的电压值的情况下，在第一NMOS晶体管3011中，Vds＞Vgs-Vth，因此，第一NMOS晶体管3011导通，从而驱动第一选择子电路201导通。

示例性地，第一NMOS晶体管3011为驱动管。

在该实施例中，当第一电源电压101的电压值大于第二电源电压102的电压值时，第一NMOS晶体管3011将导通，则第一NMOS晶体管3011的源极和漏极之间形成了一个导电通道，从而形成驱动信号以驱动第一选择子电路201也导通。这样，即使在第一电源电压101和第二电源电压102的电压值较为相近的情况下，也能驱动选择电路20选择正确的电源电压作为晶体管的衬底电压。

可选地，如图5所示，第一驱动子电路301还包括第一电流源3012。第一电流源3012与第一NMOS晶体管3011连接，被配置为对第一NMOS晶体管3011提供电流。

具体地，第一电流源3012的第一端与第一NMOS晶体管3011的源极连接，第一电流源3012的第二端接地。

在该实施例中，第一电流源3012的作用是向第一NMOS晶体管3011提供所需的电流，有助于使第一NMOS晶体管3011更快速地达到饱和状态，提高第一NMOS晶体管3011的快速响应能力和高驱动能力。

可选地，如图5所示，第二驱动子电路302包括第二NMOS晶体管3021。第二NMOS晶体管3021的漏极与第二电源电压102连接，栅极与第一电源电压101连接，源极分别与第二选择子电路202和地线连接；被配置为：在第二电源电压102的电压值大于第一电源电压的101电压值的情况下，驱动第二选择子电路202导通。

可以理解的是，由于第二NMOS晶体管3021的漏极与第二电源电压102连接，栅极与第一电源电压101连接，源极分别与第二选择子电路202和地线连接。因此，在第二电源电压102的电压值大于第一电源电压的101电压值的情况下，在第二NMOS晶体管3021中，Vds＞Vgs-Vth，则第二NMOS晶体管3021导通，从而驱动第二选择子电路202导通。

示例性地，第二NMOS晶体管3021为驱动管。

在该实施例中，当第二电源电压102的电压值大于第一电源电压101的电压值时，第二NMOS晶体管3021将导通，则第二NMOS晶体管3021的源极和漏极之间形成了一个导电通道，从而形成驱动信号以驱动第二选择子电路202也导通。这样，即使在第二电源电压102和第一电源电压101的电压值较为相近的情况下，也能驱动选择电路20选择正确的电源电压作为晶体管的衬底电压。

可选地，如图5所示，第二驱动子电路302还包括第二电流源3022。第二电流源3022与第二NMOS晶体管3021连接，被配置为第二NMOS晶体管3021提供电流。

具体地，第二电流源3022的第一端与第二NMOS晶体管3021的源极连接，第二电流源3022的第二端接地。

在该实施例中，第二电流源3022的作用是向第二NMOS晶体管3021提供所需的电流，有助于使第二NMOS晶体管3021更快速地达到饱和状态，提高第二NMOS晶体管3021的快速响应能力和高驱动能力。

可选地，如图5所示，第一选择子电路201包括第一PMOS晶体管2011。第一PMOS晶体管2011的源极与第一电源电压101连接，栅极与第一驱动子电路301连接，漏极与第二选择子电路202连接，被配置为：在第一电源电压101的电压值大于第二电源电压102的电压值的情况下，导通第一PMOS晶体管2011以选择第一电源电压101作为晶体管的衬底电压。

其中，PMOS是P沟道金属氧化物半导体(Metal-Oxide-Semiconductor)的简称。PMOS晶体管具有易于控制的特点。需要说明的是，PMOS晶体管的导通条件为：Vds＞Vgs-Vth。其中，Vds为源极和漏极的电压差的绝对值，Vgs为源极和栅极的电压差的绝对值，Vth为电压阈值。

PMOS晶体管的型号不同，Vth的值不同。示例性地，Vth为300毫伏至400毫伏，或者为800毫伏至900毫伏。

可以理解的是，在第一电源电压101的电压值大于第二电源电压102的电压值的情况下，第一NMOS晶体管3011是导通的状态，则第一驱动子电路301的源极输出第一电源电压101，因此，在第一PMOS晶体管2011中，第一PMOS晶体管2011的栅极电压值为第一电源电压101的电压值，源极电压值为第一电源电压101的电压值，漏极电压值为第二选择子电路202的输出电压值，则，Vds＞Vgs-Vth，使得第一PMOS晶体管2011导通，从而使第一PMOS晶体管2011的漏极输出第一电源电压101，进而选择第一电源电压101作为晶体管的衬底电压。

示例性地，第一PMOS晶体管2011为选择管。

在该实施例中，当第一电源电压101的电压值大于第二电源电压102的电压值时，第一PMOS晶体管2011将导通，则第一PMOS晶体管2011的源极和漏极之间形成了一个导电通道，从而输出第一电源电压101，即选择第一电源电压101作为晶体管的衬底电压。

可选地，如图5所示，第二选择子电路202包括第二PMOS晶体管2021。第二PMOS晶体管2021的源极与第二电源电压102连接，栅极与第二驱动子电路302连接，漏极与第一选择子电路201连接，被配置为：在第二电源电压102的电压值大于第一电源电压101的电压值情况下，导通第二PMOS晶体管2021以选择第二电源电压102作为晶体管的衬底电压。

可以理解的是，在第二电源电压102的电压值大于第一电源电压101的电压值的情况下，第二NMOS晶体管3021是导通的状态，则第二驱动子电路302的源极输出第二电源电压102的电压值，因此，在第二PMOS晶体管2021中，栅极电压值为第二电源电压102的电压值，源极电压值为第二电源电压102的电压值，漏极电压值为第一选择子电路201的输出电压值，则，Vds＞Vgs-Vth，使得第二PMOS晶体管2021导通，从而使第二PMOS晶体管2021的漏极输出第二电源电压102，从而选择第二电源电压102作为晶体管的衬底电压。

示例性地，第二PMOS晶体管2021为选择管。

在该实施例中，当第二电源电压102与第一电源电压101的电压差值大于电压阈值时，第二PMOS晶体管2021将导通，则第二PMOS晶体管2021的源极和漏极之间形成了一个导电通道，从而输出第二电源电压102，即选择第二电源电压102作为晶体管的衬底电压。

可选地，如图4和图5所示，在第一电源电压101的电压值等于第二电源电压102的电压值的情况下，第一NMOS晶体管3011驱动第一选择子电路201处于线性区，第二NMOS晶体管3021驱动第二选择子电路202处于线性区，从而驱动第一选择子电路201选择第一电源电压101作为晶体管的衬底电压，或者，驱动第二选择子电路202选择第二电源电压102作为晶体管的衬底电压。

在该实施例中，通过驱动电路30的驱动信号，使得在第一电源电压101的电压值等于第二电源电压102的电压值的情况下，实现驱动选择电路20输出晶体管的衬底电压。

可选地，如图4和图5所示，第一PMOS晶体管2011和第二PMOS晶体管2021的漏极相连接，且连接至第一PMOS晶体管2011和第二PMOS晶体管2021的衬底。这样，有利于用于晶体管的衬底选择电路200输出衬底电压。

该用于晶体管的衬底选择电路200在工作时，根据第一电源电压101和第二电源电压102的电压值大小关系，选择第一电源电压101或第二电源电压102作为晶体管的衬底电压。示例性地，对用于晶体管的衬底选择电路200的工作状态做说明：

在第一电压电源的电压值大于第二电源电压102的电压值的情况下，在第一NMOS晶体管3011中，漏极电压值为第一电源电压101的电压值，栅极电压值为第二电源电压102的电压值，源极电压值为第一电流源3012的电压值，则，Vds＞Vgs-Vth，使得第一NMOS晶体管3011导通。在第二NMOS晶体管3021中，漏极电压值为第二电源电压102的电压值，栅极电压值为第一电源电压101的电压值，源极电压值为第二电流源3022的电压值，则，Vds＜Vgs-Vth，使得第二NMOS晶体管3021断开。因此，第一NMOS晶体管3011导通，而第二NMOS晶体管3021断开。在第一PMOS晶体管2011中，栅极电压值为第一电源电压101的电压值，源极电压为第一电源电压101的电压值，漏极为第二PMOS晶体管2021的输出电压值，则，Vds＞Vgs-Vth，使得第一PMOS晶体管2011导通。在第二PMOS晶体管2021中，源极电压值为第二电源电压102的电压值，栅极电压值为第二电流源3022的电压值，漏极电压值为第一PMOS晶体管2011的输出电压值，则，Vds＜Vgs-Vth，使得第二PMOS晶体管2021断开。因此，最终选择第一PMOS晶体管2011输出的第一电源电压101作为晶体管的衬底电压。

在第二电压电源的电压值大于第一电源电压101的电压值的情况下，在第一NMOS晶体管3011中，漏极电压值为第一电源电压101的电压值，栅极电压值为第二电源电压102的电压值，源极的电压值为第一电流源3012的电压值，则，Vds＜Vgs-Vth，使得第一NMOS晶体管3011断开。在第二NMOS晶体管3021中，漏极电压值为第二电源电压102的电压值，栅极电压值为第一电源电压101的电压值，源极的电压值为第二电流源3022的电压值，则，Vds＞Vgs-Vth，使得第二NMOS晶体管3021导通。因此，第一NMOS晶体管3011断开，而第二NMOS晶体管3021导通。在第一PMOS晶体管2011中，栅极电压值为第一电流源3012的电压值，源极电压值为第一电源电压101的电压值，漏极为第二PMOS晶体管2021的输出电压值，则，Vds＜Vgs-Vth，使得第一PMOS晶体管2011断开。在第二PMOS晶体管2021中，源极电压值为第二电源电压102的电压值，栅极电压值为第二电源电压102的电压值，漏极电压值为第一PMOS晶体管2011的输出电压值，则，Vds＞Vgs-Vth，使得第二PMOS晶体管2021导通。因此，最终选择第二PMOS晶体管2021输出的第二电源电压102作为晶体管的衬底电压。

需要说明的是，在第二电源电压102的电压值等于第一电源电压101的电压值的情况下，第一PMOS晶体管2011和第二PMOS晶体管2021均处于线性区，因此可以选择第一电源电压101或第二电源电压102作为晶体管的衬底电压。

结合图6所示，本公开实施例提供了一种电子设备100，包括：电子设备本体300，以及上述的用于晶体管的衬底选择电路200。用于晶体管的衬底选择电路200安装于电子设备本体300。这里所表述的安装关系，并不仅限于在电子设备本体300的内部放置，还包括了与电子设备100的其他元器件的安装连接，包括但不限于物理连接、电性连接或者信号传输连接等。本领域技术人员可以理解的是，用于晶体管的衬底选择电路200可以适配于可行的电子设备主体，进而实现其他可行的实施例。

以上描述和附图充分地示出了本公开的实施例，以使本领域的技术人员能够实践它们。其他实施例可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的部件和功能是可选的，并且操作的顺序可以变化。一些实施例的部分和特征可以被包括在或替换其他实施例的部分和特征。而且，本申请中使用的用词仅被配置为描述实施例并且不被配置为限制权利要求。如在实施例以及权利要求的描述中使用的，除非上下文清楚地表明，否则单数形式的“一个”(a)、“一个”(an)和“所述”(the)旨在同样包括复数形式。类似地，如在本申请中所使用的术语“和/或”是指包含一个或一个以上相关联的列出的任何以及所有可能的组合。另外，当被配置为本申请中时，术语“包括”(comprise)及其变型“包括”(comprises)和/或包括(comprising)等指陈述的特征、整体、步骤、操作、元素，和/或组件的存在，但不排除一个或一个以上其它特征、整体、步骤、操作、元素、组件和/或这些的分组的存在或添加。在没有更多限制的情况下，由语句“包括一个…”限定的要素，并不排除在包括所述要素的过程、方法或者设备中还存在另外的相同要素。本文中，每个实施例重点说明的可以是与其他实施例的不同之处，各个实施例之间相同相似部分可以互相参见。对于实施例公开的方法、产品等而言，如果其与实施例公开的方法部分相对应，那么相关之处可以参见方法部分的描述。

本领域技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，可以取决于技术方案的特定应用和设计约束条件。所述技术人员可以对每个特定的应用来使用不同方法以实现所描述的功能，但是这种实现不应认为超出本公开实施例的范围。所述技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的***、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

本文所披露的实施例中，所揭露的方法、产品(包括但不限于装置、设备等)，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，可以仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另外，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例。另外，在本公开实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

附图中的流程图和框图显示了根据本公开实施例的***、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个被配置为实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这可以依所涉及的功能而定。在附图中的流程图和框图所对应的描述中，不同的方框所对应的操作或步骤也可以以不同于描述中所披露的顺序发生，有时不同的操作或步骤之间不存在特定的顺序。例如，两个连续的操作或步骤实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这可以依所涉及的功能而定。框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的***来实现，或者可以用专用硬件与计算机指令的组合来实现。

Claims (10)

1.一种用于晶体管的衬底选择电路，其特征在于，包括：

电源电路，被配置为提供多个电源电压；

选择电路，与电源电路连接，被配置为从多个电源电压中选择一个电源电压作为晶体管的衬底电压；

驱动电路，与选择电路连接，被配置为驱动选择电路输出晶体管的衬底电压。

2.根据权利要求1所述的衬底选择电路，其特征在于，多个电源电压包括第一电源电压和第二电源电压；选择电路包括：

第一选择子电路，与第一电源电压连接，被配置为通过导通第一选择子电路以选择第一电源电压作为晶体管的衬底电压；

第二选择子电路，与第二电源电压连接，被配置为通过导通第二选择子电路以选择第二电源电压作为晶体管的衬底电压。

3.根据权利要求2所述的衬底选择电路，其特征在于，驱动电路包括：

第一驱动子电路，分别与第一电源电压、第二电源电压和第一选择子电路连接，被配置为根据第一电源电压和第二电源电压的电压值大小关系驱动第一选择子电路导通；

第二驱动子电路，分别与第二电源电压、第一电源电压和第二选择子电路连接，被配置为根据第二电源电压和第一电源电压的电压值大小关系驱动第二选择子电路导通。

4.根据权利要求3所述的衬底选择电路，其特征在于，第一驱动子电路包括：

第一NMOS晶体管，漏极与第一电源电压连接，栅极与第二电源电压连接，源极分别与第一选择子电路和地线连接，被配置为：在第一电源电压的电压值大于第二电源电压的电压值的情况下，驱动第一选择子电路导通。

5.根据权利要求4所述的衬底选择电路，其特征在于，第一驱动子电路还包括：

第一电流源，与第一NMOS晶体管连接，被配置为对第一NMOS晶体管提供电流。

6.根据权利要求3所述的衬底选择电路，其特征在于，第二驱动子电路包括：

第二NMOS晶体管，漏极与第二电源电压连接，栅极与第一电源电压连接，源极分别与第二选择子电路和地线连接；被配置为：在第二电源电压的电压值大于第一电源电压的电压值的情况下，驱动第二选择子电路导通。

7.根据权利要求6所述的衬底选择电路，其特征在于，第二驱动子电路还包括：

第二电流源，与第二NMOS晶体管连接，被配置为第二NMOS晶体管提供电流。

8.根据权利要求3所述的衬底选择电路，其特征在于，第一选择子电路包括：

第一PMOS晶体管，源极与第一电源电压连接，栅极与第一驱动子电路连接，漏极与第二选择子电路连接，被配置为：在第一电源电压的电压值大于第二电源电压的电压值的情况下，导通第一PMOS晶体管以选择第一电源电压作为晶体管的衬底电压。

9.根据权利要求3所述的衬底选择电路，其特征在于，第二选择子电路包括：

第二PMOS晶体管，源极与第二电源电压连接，栅极与第二驱动子电路连接，漏极与第一选择子电路连接，被配置为：在第二电源电压的电压值大于第一电源电压的电压值情况下，导通第二PMOS晶体管以选择第二电源电压作为晶体管的衬底电压。

10.一种电子设备，其特征在于，包括：

电子设备本体；

如权利要求1至9任一项所述的用于晶体管的衬底选择电路，被安装于电子设备本体。