CN117525090B - 阵列基板制备方法、阵列基板、显示面板及显示装置 - Google Patents
阵列基板制备方法、阵列基板、显示面板及显示装置 Download PDFInfo
- Publication number
- CN117525090B CN117525090B CN202410017827.7A CN202410017827A CN117525090B CN 117525090 B CN117525090 B CN 117525090B CN 202410017827 A CN202410017827 A CN 202410017827A CN 117525090 B CN117525090 B CN 117525090B
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- driving
- gate
- active layer
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 135
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 56
- 238000004519 manufacturing process Methods 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 339
- 230000008859 change Effects 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 9
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 8
- 239000010409 thin film Substances 0.000 description 6
- 238000009413 insulation Methods 0.000 description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
Abstract
本申请涉及显示面板技术领域,提出一种阵列基板制备方法、阵列基板、显示面板及显示装置,阵列基板包括衬底基板、第一驱动栅极、第一开关栅极、第一栅极绝缘层以及第二栅极绝缘层,第一栅极绝缘层覆盖在衬底基板上,第二栅极绝缘层覆盖在第一栅极绝缘层上;第一驱动栅极设于第一栅极绝缘层衬底基板的一侧或设于第二栅极绝缘层背离衬底基板的一侧;第二栅极绝缘层具有容纳槽,第一开关栅极设于第一栅极绝缘层朝向衬底基板的一侧或第一开关栅极设于容纳槽内。上述阵列基板中第一驱动栅极和第一开关栅极所对应的绝缘层的厚度不同,使得驱动晶体管和开关晶体管的亚阈值摆幅不同,解决了灰阶的有效控制和开关状态的快速切换难以同时满足的问题。
Description
技术领域
本申请涉及显示面板技术领域,特别涉及一种阵列基板制备方法、阵列基板、显示面板及显示装置。
背景技术
在显示面板行业中,尤其是中大尺寸的AM LCD (Active Matrix Liquid CrystalDisplay,有源矩阵液晶显示器)和AM OLED (Active Matrix Organic Light-EmittingDiode,有源矩阵有机发光显示器),目前行业内部逐渐开始考虑采用氧化物半导体薄膜晶体管(oxide-TFT),如IGZO-TFT(Indium Gallium Zinc Oxide Thin Film Transistor,铟镓锌氧化物薄膜晶体管)作为像素驱动以及面板驱动的电路元件。
在整个电路设计中,往往希望不同功能的器件能够同时具备不同的特性,尤其是在像素电路中。像素电路中包括驱动晶体管和开关晶体管,驱动晶体管要求电流随电压的变化较小,即要求驱动晶体管的亚阈值摆幅较大,以利于画面的灰阶展开;同时,开关晶体管要求电流随电压的变化较大,即要求开关晶体管的亚阈值摆幅较小,以利于开关状态的快速切换。
目前的显示面板中,由于驱动晶体管和开关晶体管采用同一制程,使得二者的结构基本完全一致,即驱动晶体管和开关晶体管的亚阈值摆幅基本相同,导致灰阶的有效控制和开关状态的快速切换难以同时满足。
发明内容
有鉴于此,本申请实施例提供了一种阵列基板制备方法、阵列基板、显示面板及显示装置,以解决灰阶的有效控制和开关状态的快速切换难以同时满足的问题。
本申请的第一方面提出了一种阵列基板制备方法,包括:
在衬底基板上制作第一开关栅极和开关有源层中的一者以及第一驱动栅极和驱动有源层中的一者;
在所述衬底基板上制作第一栅极绝缘层;
在所述第一栅极绝缘层上对应所述第一开关栅极或所述开关有源层的位置制作光刻胶;
在所述第一栅极绝缘层和所述光刻胶上制作第二栅极绝缘层,所述第二栅极绝缘层的厚度小于所述光刻胶的厚度,以使所述第二栅极绝缘层在所述光刻胶的周侧形成减薄区;
将所述减薄区刻蚀掉以露出所述光刻胶的周侧;
将所述光刻胶和所述光刻胶上的所述第二栅极绝缘层去除,以使所述第一栅极绝缘层上的所述第二栅极绝缘层形成容纳槽;
在所述第二栅极绝缘层上制作所述第一驱动栅极和所述驱动有源层中的另一者,并在所述容纳槽内制作所述第一开关栅极和所述开关有源层中的另一者。
通过本申请实施例提供的阵列基板制备方法,使得第一驱动栅极和驱动有源层之间的绝缘层包括第一栅极绝缘层和第二栅极绝缘层,而第一开关栅极和开关有源层之间的绝缘层仅包括第一栅极绝缘层,因此第一驱动栅极所对应的绝缘层的厚度大于第一开关栅极所对应的绝缘层的厚度。第一驱动栅极所对应的绝缘层的厚度较大,使得驱动晶体管的电流随电压的变化较小,其亚阈值摆幅较大,有利于画面的灰阶展开;第一开关栅极所对应的绝缘层的厚度较小,使得开关晶体管的电流随电压的变化较大,其亚阈值摆幅较小,有利于开关状态的快速切换;因此,解决了灰阶的有效控制和开关状态的快速切换难以同时满足的问题。
在一些实施例中,先在所述衬底基板上制作所述第一驱动栅极和所述第一开关栅极,再在所述衬底基板上制作覆盖所述第一驱动栅极和所述第一开关栅极的所述第一栅极绝缘层;或者,先在所述衬底基板上制作所述开关有源层和所述驱动有源层,再在所述衬底基板上制作覆盖所述开关有源层和所述驱动有源层的所述第一栅极绝缘层。
在一些实施例中,所述光刻胶的厚度比所述第二栅极绝缘层的厚度大50-100nm。
在一些实施例中,所述第二栅极绝缘层的厚度为50-150nm;和/或所述光刻胶的厚度为100-200nm。
本申请第二方面的实施例提出了一种阵列基板,包括衬底基板、第一驱动栅极、第一开关栅极、第一栅极绝缘层、第二栅极绝缘层、开关有源层和驱动有源层,所述第一栅极绝缘层覆盖在所述衬底基板上,所述第二栅极绝缘层覆盖在所述第一栅极绝缘层上;所述第一驱动栅极和所述驱动有源层对应布置,所述第一驱动栅极和所述驱动有源层中的一者设于所述第一栅极绝缘层朝向所述衬底基板的一侧,所述第一驱动栅极和所述驱动有源层中的另一者设于所述第二栅极绝缘层背离所述衬底基板的一侧;
所述第二栅极绝缘层具有贯通至所述第一栅极绝缘层的容纳槽,所述第一开关栅极和所述开关有源层对应布置,所述第一开关栅极和所述开关有源层中的一者设于所述第一栅极绝缘层朝向所述衬底基板的一侧,所述第一开关栅极和所述开关有源层中的另一者设于所述容纳槽内。
本申请实施例提供的阵列基板,由于容纳槽的存在,使得第一驱动栅极和驱动有源层之间的绝缘层包括第一栅极绝缘层和第二栅极绝缘层,而第一开关栅极和开关有源层之间的绝缘层仅包括第一栅极绝缘层,因此第一驱动栅极所对应的绝缘层的厚度大于第一开关栅极所对应的绝缘层的厚度。第一驱动栅极所对应的绝缘层的厚度较大,使得驱动晶体管的电流随电压的变化较小,其亚阈值摆幅较大,有利于画面的灰阶展开;第一开关栅极所对应的绝缘层的厚度较小,使得开关晶体管的电流随电压的变化较大,其亚阈值摆幅较小,有利于开关状态的快速切换;因此,解决了灰阶的有效控制和开关状态的快速切换难以同时满足的问题。
在一些实施例中,所述第一驱动栅极和所述第一开关栅极设于所述衬底基板上,所述第一栅极绝缘层覆盖所述第一驱动栅极和所述第一开关栅极;所述开关有源层处于所述容纳槽内,所述驱动有源层设于第二栅极绝缘层背离所述衬底基板的一侧。
在一些实施例中,所述开关有源层和所述驱动有源层设于所述衬底基板上,所述第一栅极绝缘层覆盖所述开关有源层和所述驱动有源层,所述第一开关栅极处于所述容纳槽内,所述第一驱动栅极设于第二栅极绝缘层背离所述衬底基板的一侧。
在一些实施例中,所述第二栅极绝缘层的厚度为50-150nm。
本申请的第三方面提出了一种显示面板,该显示面板包括如第二方面所述的阵列基板。
该显示面板采用了上述阵列基板的所有实施例,因而至少具有上述实施例的所有有益效果,在此不再一一赘述。
本申请的第四方面提出了一种显示装置,该显示装置包括如第三方面所述的显示面板。
该显示装置采用了上述显示面板的所有实施例,因而至少具有上述实施例的所有有益效果,在此不再一一赘述。
上述说明仅是本申请技术方案的概述,为了能够更清楚了解本申请的技术手段,而可依照说明书的内容予以实施,并且为了让本申请的上述和其它目的、特征和优点能够更明显易懂,以下特举本申请的具体实施方式。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例或常规技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本申请一些实施例提供的一种像素电路的结构示意图;
图2是本申请一些实施例提供的另一种像素电路的结构示意图;
图3是现有技术中阵列基板的结构示意图;
图4是本申请一些实施例提供的阵列基板制备方法的流程图;
图5是本申请一些实施例提供的在衬底基板上制作第一驱动栅极和第一开关栅极的结构示意图;
图6是本申请一些实施例提供的在衬底基板上制作第一栅极绝缘层的结构示意图;
图7是本申请一些实施例提供的在第一栅极绝缘层上制作光刻胶的结构示意图;
图8是本申请一些实施例提供的在第一栅极绝缘层上制作第二栅极绝缘层的结构示意图;
图9是本申请一些实施例提供的将减薄区去除后的结构示意图;
图10是本申请一些实施例提供的将光刻胶与其上的第二栅极绝缘层去除后的结构示意图;
图11是本申请一些实施例提供的一种阵列基板的结构示意图;
图12是本申请一些实施例提供的另一种阵列基板的结构示意图;
图13是本申请一些实施例提供的再一种阵列基板的结构示意图。
图中标记的含义为:
100、阵列基板;101、衬底基板;102、第一驱动栅极;103、第一开关栅极;104、第一栅极绝缘层;105、第二栅极绝缘层;1051、减薄区;106、光刻胶;107、容纳槽;108、驱动有源层;109、开关有源层;110、第三栅极绝缘层;111、第四栅极绝缘层;112、第二驱动栅极;113、第二开关栅极;114、层间绝缘层;115、源漏电极;
200、阵列基板;201、衬底基板;202、第一驱动栅极;203、第一开关栅极;204、第一栅极绝缘层;205、驱动有源层;206、开关有源层;207、第二栅极绝缘层;208、第三栅极绝缘层;209、第二驱动栅极;210、第二开关栅极;211、层间绝缘层;212、源漏电极。
具体实施方式
下面将结合附图对本申请技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本申请的技术方案,因此只作为示例,而不能以此来限制本申请的保护范围。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同;本文中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请;本申请的说明书和权利要求书及上述附图说明中的术语“包括”和“具有”以及它们的任何变形,意图在于覆盖不排他的包含。
在本申请实施例的描述中,技术术语“第一”“第二”等仅用于区别不同对象,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量、特定顺序或主次关系。在本申请实施例的描述中,“多个”的含义是两个以上,除非另有明确具体的限定。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
在本申请实施例的描述中,术语“和/或”仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,本文中字符“/”,一般表示前后关联对象是一种“或”的关系。
在本申请实施例的描述中,术语“多个”指的是两个以上(包括两个),同理,“多组”指的是两组以上(包括两组),“多片”指的是两片以上(包括两片)。
在本申请实施例的描述中,技术术语“中心”“纵向”“横向”“长度”“宽度”“厚度”“上”“下”“前”“后”“竖直”“水平”“顶”“底”“内”“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请实施例和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请实施例的限制。
在本申请实施例的描述中,除非另有明确的规定和限定,技术术语“安装”“相连”“连接”“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;也可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请实施例中的具体含义。
在显示面板行业中,尤其是中大尺寸的AM LCD (Active Matrix Liquid CrystalDisplay,有源矩阵液晶显示器)和AM OLED (Active Matrix Organic Light-EmittingDiode,有源矩阵有机发光显示器),目前行业内部逐渐开始考虑采用氧化物半导体薄膜晶体管(oxide-TFT),如IGZO-TFT(Indium Gallium Zinc Oxide Thin Film Transistor,铟镓锌氧化物薄膜晶体管)作为像素驱动以及面板驱动的电路元件。
在整个电路设计中,往往希望不同功能的器件能够同时具备不同的特性,尤其是在像素电路中;像素电路中通常包括至少一个驱动晶体管、至少一个开关晶体管以及至少一个存储电容。如图1所示,一种像素电路为2T1C像素电路,即包括一个开关晶体管T1、一个驱动晶体管DT以及一个存储电容Cst;如图2所示,另一种像素电路为4T2C像素电路,即包括三个开关晶体管(分别为T1、T2、T3)、一个驱动晶体管DT以及两个存储电容(分别为C1、C2)。
在像素电路中,驱动晶体管要求电流随电压的变化较小,即要求驱动晶体管的亚阈值摆幅较大,以利于画面的灰阶展开;同时,开关晶体管要求电流随电压的变化较大,即要求开关晶体管的亚阈值摆幅较小,以利于开关状态的快速切换。
目前的显示面板中,如图3所示,阵列基板200包括衬底基板201、第一驱动栅极202、第一开关栅极203、第一栅极绝缘层204、驱动有源层205、开关有源层206、第二栅极绝缘层207、第三栅极绝缘层208、第二驱动栅极209、第二开关栅极210、层间绝缘层211以及源漏电极212。其中,部分衬底基板201、第一驱动栅极202、部分第一栅极绝缘层204、驱动有源层205、第二栅极绝缘层207、第二驱动栅极209、部分层间绝缘层211以及源漏电极212共同组成驱动晶体管;部分衬底基板201、第一开关栅极203、部分第一栅极绝缘层204、开关有源层206、第三栅极绝缘层208、第二开关栅极210、部分层间绝缘层211以及源漏电极212共同组成开关晶体管。由于驱动晶体管和开关晶体管采用同一制程,使得二者的结构基本完全一致,进而使得驱动晶体管和开关晶体管的亚阈值摆幅基本相同,导致灰阶的有效控制和开关状态的快速切换难以同时满足。
为了解决灰阶的有效控制和开关状态的快速切换难以同时满足的问题,发明人经过深入研究,设计了一种阵列基板制备方法、阵列基板、显示面板及显示装置。
该阵列基板中第一驱动栅极和第一开关栅极所对应的绝缘层的厚度不同,使得驱动晶体管和开关晶体管的亚阈值摆幅不同,解决了灰阶的有效控制和开关状态的快速切换难以同时满足的问题。上述显示面板和显示装置均包括该阵列基板,能够同时满足灰阶的有效控制和开关状态的快速切换,提高显示效果。
本申请第一方面的实施例提出一种阵列基板制备方法。请同时参照图4和图11,该阵列基板制备方法包括:
S1、在衬底基板101上制作第一开关栅极103和开关有源层109中的一者以及第一驱动栅极102和驱动有源层108中的一者。
衬底基板101作为阵列基板100的支撑结构,用于支撑阵列基板100中的其他功能层,以保证阵列基板100整体的结构稳定性。
衬底基板101的材质为多种,只要能够透过光即可;例如,衬底基板101由透明玻璃制成,或者衬底基板101由透明塑料制成。
其中,开关有源层109和驱动有源层108可以为半导体氧化物,例如IGZO,非晶硅、单晶硅或多晶硅等硅材料。
可以理解,如图5所示,衬底基板101上可先制作第一开关栅极103和第一驱动栅极102;或者,衬底基板101上可先制作第一开关栅极103和驱动有源层108;或者,衬底基板101上可先制作开关有源层109和驱动有源层108;或者,衬底基板101上可先制作开关有源层109和第一驱动栅极102。
S2、如图6所示,在衬底基板101上制作第一栅极绝缘层104。
第一栅极绝缘层104可以形成电荷沟道,用来控制电子在器件中流动,以有效控制电流大小。其中,第一栅极绝缘层104为栅极氧化层,其可以为氮化硅、氧化硅、氮氧化硅等。
第一栅极绝缘层104可以但不限于使用沉积的方式在衬底基板101上制作。
可以理解,在衬底基板101上制作第一驱动栅极102和第一开关栅极103时,第一栅极绝缘层104覆盖在第一驱动栅极102和第一开关栅极103上;在衬底基板101上制作第一驱动栅极102和开关有源层109时,第一栅极绝缘层104覆盖在第一驱动栅极102和开关有源层109上;在衬底基板101上制作驱动有源层108和开关有源层109时,第一栅极绝缘层104覆盖在驱动有源层108和开关有源层109上;在衬底基板101上制作驱动有源层108和第一开关栅极103时,第一栅极绝缘层104覆盖在驱动有源层108和第一开关栅极103上。
S3、如图7所示,在第一栅极绝缘层104上对应第一开关栅极103或开关有源层109的位置制作光刻胶106。
可以理解,如果第一栅极绝缘层104覆盖第一开关栅极103,则在第一栅极绝缘层104上对应第一开关栅极103的位置制作光刻胶106;如果第一栅极绝缘层104覆盖开关有源层109,则在第一栅极绝缘层104上对应开关有源层109的位置制作光刻胶106。
光刻胶106具有抗刻蚀的作用,以利于后续刻蚀减薄区1051。
可以理解,光刻胶106可以直接涂覆在第一栅极绝缘层104上;或者光刻胶106先涂抹在薄膜上,再覆盖于第一栅极绝缘层104上。
其中,光刻胶106的形状可以为梯形、矩形等。
S4、如图8所示,在第一栅极绝缘层104和光刻胶106上制作第二栅极绝缘层105,第二栅极绝缘层105的厚度小于光刻胶106的厚度,以使第二栅极绝缘层105在光刻胶106的周侧形成减薄区1051。
第二栅极绝缘层105和第一栅极绝缘层104一样,也可以形成电荷沟道,用来控制电子在器件中流动,以有效控制电流大小。第二栅极绝缘层105为栅极氧化层,其可以为氮化硅、氧化硅、氮氧化硅等;其中,第二栅极绝缘层105和第一栅极绝缘层104的材质可以相同,也可以不同。
第二栅极绝缘层105可以但不限于使用沉积的方式在第一栅极绝缘层104和光刻胶106上制作。
该减薄区1051的尺寸与光刻胶106和第二栅极绝缘层105的厚度差有关,厚度差越大,则减薄区1051的尺寸越大,以便于后续的刻蚀。但减薄区1051也不能太大,这样会导致第二栅极绝缘层105的厚度较小或光刻胶106的厚度太大。如果第二栅极绝缘层105的厚度较小,则导致第一驱动栅极102和第一开关栅极103所对应的绝缘层的厚度差异不明显;如果光刻胶106的厚度太大,则造成光刻胶106的浪费。
其中,减薄区1051即为taper,可通过调整第二栅极绝缘层105的沉积速率,来改变taper角度大小,同时可实现第二栅极绝缘层105厚度的调整。
S5、如图9所示,将减薄区1051刻蚀掉以露出光刻胶106的周侧。
可以理解,刻蚀可以为湿式刻蚀或干式刻蚀。其中,对减薄区1051刻蚀时,第二栅极绝缘层105的其它区域也会被刻蚀;由于减薄区1051相对第二栅极绝缘层105的其它区域较薄,在刻蚀过程中,当减薄区1051刻蚀掉并露出光刻胶106的周侧后即可停止刻蚀,而第二栅极绝缘层105的其它区域仍会有一定的厚度。
减薄区1051为环形,将减薄区1051刻蚀掉以露出光刻胶106的周侧,即使得光刻胶106上的第二栅极绝缘层105与第一栅极绝缘层104上的第二栅极绝缘层105分离,这样,将光刻胶106去除的同时,就可以将光刻胶106上的第二栅极绝缘层105一起去除。
S6、如图10所示,将光刻胶106和光刻胶106上的第二栅极绝缘层105去除,以使第一栅极绝缘层104上的第二栅极绝缘层105形成容纳槽107。
具体地,通过剥离光刻胶106的方式,即可将光刻胶106以及光刻胶106上的第二栅极绝缘层105一并去除。
该容纳槽107贯通至第一栅极绝缘层104背离衬底基板101的一侧,即第一开关栅极103或开关有源层109放置在容纳槽107内后与第一栅极绝缘层104接触。
S7、在第二栅极绝缘层105上制作第一驱动栅极102和驱动有源层108中的另一者,并在容纳槽107内制作第一开关栅极103和开关有源层109中的另一者。
可以理解,在衬底基板101上制作第一开关栅极103和第一驱动栅极102时,在第二栅极绝缘层105上制作驱动有源层108,并在容纳槽107内制作开关有源层109中;在衬底基板101上制作第一开关栅极103和驱动有源层108时,在第二栅极绝缘层105上制作第一驱动栅极102,并在容纳槽107内制作开关有源层109;在衬底基板101上制作开关有源层109和驱动有源层108时,在第二栅极绝缘层105上制作第一驱动栅极102,并在容纳槽107内制作第一开关栅极103;在衬底基板101上制作开关有源层109和第一驱动栅极102时,在第二栅极绝缘层105上制作驱动有源层108,并在容纳槽107内制作第一开关栅极103。
通过本申请实施例提供的阵列基板制备方法,使得第一驱动栅极102和驱动有源层108之间的绝缘层包括第一栅极绝缘层104和第二栅极绝缘层105,而第一开关栅极103和开关有源层109的绝缘层仅包括第一栅极绝缘层104,因此第一驱动栅极102所对应的绝缘层的厚度大于第一开关栅极103所对应的绝缘层的厚度。第一驱动栅极102所对应的绝缘层的厚度较大,使得驱动晶体管的电流随电压的变化较小,其亚阈值摆幅较大,有利于画面的灰阶展开;第一开关栅极103所对应的绝缘层的厚度较小,使得开关晶体管的电流随电压的变化较大,其亚阈值摆幅较小,有利于开关状态的快速切换;因此,解决了灰阶的有效控制和开关状态的快速切换难以同时满足的问题。
请参照图11,在一些实施例中,先在衬底基板101上制作第一驱动栅极102和第一开关栅极103,再在衬底基板101上制作覆盖第一驱动栅极102和第一开关栅极103的第一栅极绝缘层104。
具体地,先在衬底基板101上制作第一驱动栅极102和第一开关栅极103,再重复上述步骤S2-S6;之后,将驱动有源层108设于第二栅极绝缘层105上并与第一驱动栅极102对应布置,将开关有源层109设于容纳槽107内并与第一开关栅极103对应布置;然后,将层间绝缘层114覆盖在驱动有源层108和开关有源层109上,同时在层间绝缘层114上设置源漏电极115,部分源漏电极115与驱动有源层108连接,部分源漏电极115与开关有源层109连接。
其中,第一驱动栅极102和第一开关栅极103分别位于驱动有源层108和开关有源层109的下方,因此第一驱动栅极102和第一开关栅极103均为底栅。
通过采用上述技术方案,使得第一驱动栅极102和第一开关栅极103在同一制程中同时形成,驱动有源层108和开关有源层109在同一制程中同时形成,从而简化制作流程。
可以理解,在其他实施例中,先在衬底基板101上制作驱动有源层108和开关有源层109,再重复上述步骤S2-S6;之后,将第一驱动栅极102设于第二栅极绝缘层105上并与驱动有源层108对应布置,将第一开关栅极103设于容纳槽107内并与开关有源层109对应布置;此时,第一驱动栅极102和第一开关栅极103分别位于驱动有源层108和开关有源层109的上方,因此第一驱动栅极102和第一开关栅极103均为顶栅。
可以理解,在其他实施例中,第一驱动栅极102可以为底栅,第一开关栅极103可以为顶栅;或者,第一驱动栅极102可以为顶栅,第一开关栅极103可以为底栅。
可以理解,在其他实施例中,第一驱动栅极102和第一开关栅极103均为底栅的情况下,如果阵列基板100中还有顶栅;如图12所示,则在层间绝缘层114覆盖在驱动有源层108和开关有源层109上之前,可按常规方法在驱动有源层108上依次制作第三栅极绝缘层110和第二驱动栅极112,并在开关有源层109上依次制作第四栅极绝缘层111和第二开关栅极113;其中,第二驱动栅极112和第二开关栅极113均为顶栅。
如图9所示,在一些实施例中,光刻胶106的厚度比第二栅极绝缘层105的厚度大50-100nm。
即光刻胶106与第二栅极绝缘层105的厚度差t3为50-100nm。
可以理解,光刻胶106的厚度可以比第二栅极绝缘层105的厚度大50nm、70nm或100nm等。
通过采用上述技术方案,以在光刻胶106的周侧形成足够大的减薄区1051,以利于减薄区1051的刻蚀并露出光刻胶106的周侧,进而有利于去除光刻胶106。
如图7和图8所示,在一些实施例中,第二栅极绝缘层105的厚度t2为50-150nm;和/或光刻胶106的厚度t1为100-200nm。
可以理解,在第二栅极绝缘层105的厚度t2为50nm时,光刻胶106的厚度t1可以为100nm、120nm、150nm等;在第二栅极绝缘层105的厚度t2为100nm时,光刻胶106的厚度t1可以为150nm、170nm、200nm等。
本申请第二方面的实施例提出了一种阵列基板100。如图10和图11所示,该阵列基板100可由上述阵列基板制备方法制成。阵列基板100包括衬底基板101、第一驱动栅极102、第一开关栅极103、第一栅极绝缘层104、第二栅极绝缘层105、开关有源层109和驱动有源层108,第一栅极绝缘层104覆盖在衬底基板101上,第二栅极绝缘层105覆盖在第一栅极绝缘层104上;第一驱动栅极102和驱动有源层108对应布置,第一驱动栅极102和驱动有源层108中的一者设于第一栅极绝缘层104朝向衬底基板101的一侧,第一驱动栅极102和驱动有源层108中的另一者设于第二栅极绝缘层105背离衬底基板101的一侧;第二栅极绝缘层105具有贯通至第一栅极绝缘层104的容纳槽107;
第二栅极绝缘层105具有贯通至第一栅极绝缘层104的容纳槽107,第一开关栅极103和开关有源层109对应布置,第一开关栅极103和开关有源层109中的一者设于第一栅极绝缘层104朝向衬底基板101的一侧,第一开关栅极103和开关有源层109中的另一者设于容纳槽107内。
本申请实施例提供的阵列基板100,由于容纳槽107的存在,使得第一驱动栅极102和驱动有源层108之间的绝缘层包括第一栅极绝缘层104和第二栅极绝缘层105,而第一开关栅极103和开关有源层109之间的绝缘层仅包括第一栅极绝缘层104,因此第一驱动栅极102所对应的绝缘层的厚度大于第一开关栅极103所对应的绝缘层的厚度。第一驱动栅极102所对应的绝缘层的厚度较大,使得驱动晶体管的电流随电压的变化较小,其亚阈值摆幅较大,有利于画面的灰阶展开;第一开关栅极103所对应的绝缘层的厚度较小,使得开关晶体管的电流随电压的变化较大,其亚阈值摆幅较小,有利于开关状态的快速切换;因此,解决了灰阶的有效控制和开关状态的快速切换难以同时满足的问题。
如图11所示,在一些实施例中,第一驱动栅极102和第一开关栅极103均设于衬底基板101上,第一栅极绝缘层104覆盖第一驱动栅极102和第一开关栅极103;开关有源层109处于容纳槽107内,驱动有源层108设于第二栅极绝缘层105背离衬底基板101的一侧。
第一驱动栅极102和第一开关栅极103均设于衬底基板101上,即第一驱动栅极102和第一开关栅极103处于同一层。其中,第一驱动栅极102和第一开关栅极103均为底栅,第一栅极绝缘层104和第二栅极绝缘层105均为底栅绝缘层。
由于驱动有源层108设于第二栅极绝缘层105背离衬底基板101的一侧,而开关有源层109处于容纳槽107内,因此驱动有源层108和开关有源层109未处于同一层;而且,驱动有源层108和第一驱动栅极102之间设有第一栅极绝缘层104和第二栅极绝缘层105,开关有源层109和第一开关栅极103之间仅设有第一栅极绝缘层104,即驱动有源层108高于开关有源层109。
可选地,层间绝缘层114直接覆盖于第二栅极绝缘层105、驱动有源层108和开关有源层109上,而且层间绝缘层114上设有分别与驱动有源层108和开关有源层109连接的源漏电极115。
通过采用上述技术方案,使得第一驱动栅极102和第一开关栅极103在同一制程中同时形成,驱动有源层108和开关有源层109在同一制程中同时形成,从而简化制作流程。
可以理解,在其他实施例中,如图12所示,还可以在驱动有源层108上制作第三栅极绝缘层110,并在第三栅极绝缘层110上布置第二驱动栅极112;同时在开关有源层109上制作第四栅极绝缘层111,并在第四栅极绝缘层111上布置第二开关栅极113。其中,第二驱动栅极112和第二开关栅极113均为顶栅,第三栅极绝缘层110和第四栅极绝缘层111均为顶栅绝缘层。
如图13所示,在一些实施例中,驱动有源层108和开关有源层109设于衬底基板101上,第一栅极绝缘层104覆盖驱动有源层108和开关有源层109,第一开关栅极103处于容纳槽107内,第一驱动栅极102设于第二栅极绝缘层105背离衬底基板101的一侧。
驱动有源层108和开关有源层109均设于衬底基板101上,即驱动有源层108和开关有源层109处于同一层。其中,第一驱动栅极102和第一开关栅极103均为顶栅,第一栅极绝缘层104和第二栅极绝缘层105均为顶栅绝缘层。
由于第一驱动栅极102设于第二栅极绝缘层105背离衬底基板101的一侧,而第一开关栅极103处于容纳槽107内,因此第一驱动栅极102和第一开关栅极103未处于同一层;而且,驱动有源层108和第一驱动栅极102之间设有第一栅极绝缘层104和第二栅极绝缘层105,开关有源层109和第一开关栅极103之间仅设有第一栅极绝缘层104,即第一驱动栅极102高于第一开关栅极103。
可选地,层间绝缘层114直接覆盖于第二栅极绝缘层105、第一驱动栅极102和第一开关栅极103上,而且层间绝缘层114上设有分别与驱动有源层108和开关有源层109连接的源漏电极115。
通过采用上述技术方案,使得第一驱动栅极102和第一开关栅极103在同一制程中同时形成,驱动有源层108和开关有源层109在同一制程中同时形成,从而简化制作流程。
在一些实施例中,第二栅极绝缘层105的厚度为50-150nm。
可选地,第二栅极绝缘层105的厚度可以为50mm、100mm、150mm等。
本申请的第三方面提出了一种显示面板。该显示面板包括如第二方面所述的阵列基板100。
可选地,显示面板还包括彩膜基板和液晶层,其中,液晶层处于彩膜基板和阵列基板100之间。
液晶层的作用是控制光的穿透和反射。液晶的分子排列可以控制光线的方向和透过的程度,从而实现对光的控制,使得图像和视频在屏幕上显示。当电场作用到液晶层时,分子的排列会改变,这会导致液晶层的透明度和颜色发生变化,最终显示不同的图像。
彩膜基板的作用是使透过液晶分子的光通过彩色滤光片后能够显示不同的颜色,而后通过不同颜色的光的组合而达到显示色彩图案的效果。
本申请的第四方面提出了一种显示装置。该显示装置包括边框和如第二方面所述的显示面板。其中,显示装置可以为电视、电脑、手机等具有屏幕的显示装置。
以上实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围,均应包含在本申请的保护范围之内。
Claims (10)
1.一种阵列基板制备方法,其特征在于:包括:
在衬底基板上制作第一开关栅极和开关有源层中的一者以及第一驱动栅极和驱动有源层中的一者;
在所述衬底基板上制作第一栅极绝缘层,所述第一栅极绝缘层覆盖所述第一开关栅极和所述开关有源层中的一者以及所述第一驱动栅极和所述驱动有源层中的一者;
在所述第一栅极绝缘层上对应所述第一开关栅极或所述开关有源层的位置制作光刻胶;
在所述第一栅极绝缘层和所述光刻胶上制作第二栅极绝缘层,所述第二栅极绝缘层的厚度小于所述光刻胶的厚度,以使所述第二栅极绝缘层在所述光刻胶的周侧形成减薄区;
将所述减薄区刻蚀掉以露出所述光刻胶的周侧;
将所述光刻胶和所述光刻胶上的所述第二栅极绝缘层去除,以使所述第一栅极绝缘层上的所述第二栅极绝缘层形成容纳槽;
在所述第二栅极绝缘层上制作所述第一驱动栅极和所述驱动有源层中的另一者,并在所述容纳槽内制作所述第一开关栅极和所述开关有源层中的另一者。
2.如权利要求1所述的阵列基板制备方法,其特征在于:先在所述衬底基板上制作所述第一驱动栅极和所述第一开关栅极,再在所述衬底基板上制作覆盖所述第一驱动栅极和所述第一开关栅极的所述第一栅极绝缘层;或者,先在所述衬底基板上制作所述开关有源层和所述驱动有源层,再在所述衬底基板上制作覆盖所述开关有源层和所述驱动有源层的所述第一栅极绝缘层。
3.如权利要求1所述的阵列基板制备方法,其特征在于:所述光刻胶的厚度比所述第二栅极绝缘层的厚度大50-100nm。
4.如权利要求3所述的阵列基板制备方法,其特征在于:所述第二栅极绝缘层的厚度为50-150nm;和/或所述光刻胶的厚度为100-200nm。
5.一种采用权利要求1-4中任一项所述的阵列基板制备方法制备的阵列基板,其特征在于:包括衬底基板、第一驱动栅极、第一开关栅极、第一栅极绝缘层、第二栅极绝缘层、开关有源层和驱动有源层,所述第一栅极绝缘层覆盖在所述衬底基板上,所述第二栅极绝缘层覆盖在所述第一栅极绝缘层上;所述第一驱动栅极和所述驱动有源层对应布置,所述第一驱动栅极和所述驱动有源层中的一者设于所述第一栅极绝缘层朝向所述衬底基板的一侧,所述第一驱动栅极和所述驱动有源层中的另一者设于所述第二栅极绝缘层背离所述衬底基板的一侧;
所述第二栅极绝缘层具有贯通至所述第一栅极绝缘层的容纳槽,所述第一开关栅极和所述开关有源层对应布置,所述第一开关栅极和所述开关有源层中的一者设于所述第一栅极绝缘层朝向所述衬底基板的一侧,所述第一开关栅极和所述开关有源层中的另一者设于所述容纳槽内。
6.如权利要求5所述的阵列基板,其特征在于:所述第一驱动栅极和所述第一开关栅极设于所述衬底基板上,所述第一栅极绝缘层覆盖所述第一驱动栅极和所述第一开关栅极;所述开关有源层处于所述容纳槽内,所述驱动有源层设于第二栅极绝缘层背离所述衬底基板的一侧。
7.如权利要求5所述的阵列基板,其特征在于:所述开关有源层和所述驱动有源层设于所述衬底基板上,所述第一栅极绝缘层覆盖所述开关有源层和所述驱动有源层,所述第一开关栅极处于所述容纳槽内,所述第一驱动栅极设于第二栅极绝缘层背离所述衬底基板的一侧。
8.如权利要求5或6或7所述的阵列基板,其特征在于:所述第二栅极绝缘层的厚度为50-150nm。
9.显示面板,其特征在于:包括如权利要求5-8中任一项所述的阵列基板。
10.显示装置,其特征在于:包括如权利要求9所述的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410017827.7A CN117525090B (zh) | 2024-01-05 | 2024-01-05 | 阵列基板制备方法、阵列基板、显示面板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410017827.7A CN117525090B (zh) | 2024-01-05 | 2024-01-05 | 阵列基板制备方法、阵列基板、显示面板及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117525090A CN117525090A (zh) | 2024-02-06 |
CN117525090B true CN117525090B (zh) | 2024-05-03 |
Family
ID=89757066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410017827.7A Active CN117525090B (zh) | 2024-01-05 | 2024-01-05 | 阵列基板制备方法、阵列基板、显示面板及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117525090B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105514118A (zh) * | 2015-12-24 | 2016-04-20 | 昆山国显光电有限公司 | 薄膜晶体管阵列基板及其制备方法、显示面板及显示装置 |
CN110620120A (zh) * | 2019-09-25 | 2019-12-27 | 福州京东方光电科技有限公司 | 阵列基板及其制作方法、显示装置 |
CN111785734A (zh) * | 2020-06-23 | 2020-10-16 | 合肥领盛电子有限公司 | 一种背板*** |
CN114883346A (zh) * | 2022-05-06 | 2022-08-09 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制作方法、显示面板 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106935660B (zh) * | 2017-05-12 | 2019-10-18 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
-
2024
- 2024-01-05 CN CN202410017827.7A patent/CN117525090B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105514118A (zh) * | 2015-12-24 | 2016-04-20 | 昆山国显光电有限公司 | 薄膜晶体管阵列基板及其制备方法、显示面板及显示装置 |
CN110620120A (zh) * | 2019-09-25 | 2019-12-27 | 福州京东方光电科技有限公司 | 阵列基板及其制作方法、显示装置 |
CN111785734A (zh) * | 2020-06-23 | 2020-10-16 | 合肥领盛电子有限公司 | 一种背板*** |
CN114883346A (zh) * | 2022-05-06 | 2022-08-09 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制作方法、显示面板 |
Also Published As
Publication number | Publication date |
---|---|
CN117525090A (zh) | 2024-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10692893B2 (en) | Substrate for display device and display device including the same | |
US10714557B2 (en) | Substrate for display device and display device including the same | |
US9991295B2 (en) | Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus | |
WO2017166392A1 (zh) | 阵列基板及其制造方法、显示面板和显示装置 | |
US11778886B2 (en) | Display substrate and preparation method thereof, and display apparatus | |
US20130015454A1 (en) | Panel structure, display device including same, and methods of manufacturing panel structure and display device | |
US20200251678A1 (en) | Organic electroluminescent display panel, manufacturing method thereof and display device | |
US8115215B2 (en) | Array substrate and method for manufacturing the same | |
US8183102B2 (en) | Semiconductor device and manufacturing method thereof | |
US20220238614A1 (en) | Display substrates and manufacturing methods thereof, and display devices | |
US9899532B2 (en) | Thin-film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, and display apparatus | |
CN103137555B (zh) | 薄膜晶体管液晶显示器件及其制造方法 | |
CN109545836B (zh) | 一种oled显示装置及其制作方法 | |
KR102152846B1 (ko) | 유기전계 발광소자 및 이의 제조 방법 | |
CN212517205U (zh) | 低温多晶氧化物阵列基板 | |
CN117525090B (zh) | 阵列基板制备方法、阵列基板、显示面板及显示装置 | |
CN111725243A (zh) | 低温多晶氧化物阵列基板及其制作方法 | |
CN109887968A (zh) | 一种显示面板及其制作方法 | |
US6757033B2 (en) | Liquid crystal display device and method for manufacturing the same | |
CN114823725A (zh) | 显示面板及显示面板的制作方法 | |
CN114649349A (zh) | 显示基板及其制作方法、显示面板 | |
CN110783368B (zh) | 显示面板及其制造方法、显示终端 | |
KR20120053768A (ko) | 유기전계발광표시장치 및 그 제조방법 | |
US7924353B2 (en) | Pixel structure and active device array substrate | |
CN114005882B (zh) | 一种薄膜晶体管、显示面板及薄膜晶体管的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |