CN117519398A - 全mos电压基准电路 - Google Patents
全mos电压基准电路 Download PDFInfo
- Publication number
- CN117519398A CN117519398A CN202311462633.XA CN202311462633A CN117519398A CN 117519398 A CN117519398 A CN 117519398A CN 202311462633 A CN202311462633 A CN 202311462633A CN 117519398 A CN117519398 A CN 117519398A
- Authority
- CN
- China
- Prior art keywords
- mos
- current
- mos tube
- temperature coefficient
- voltage reference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 4
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 4
- 239000003990 capacitor Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 2
- 230000008569 process Effects 0.000 description 6
- 239000000969 carrier Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008014 freezing Effects 0.000 description 3
- 238000007710 freezing Methods 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000009472 formulation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- NAWXUBYGYWOOIX-SFHVURJKSA-N (2s)-2-[[4-[2-(2,4-diaminoquinazolin-6-yl)ethyl]benzoyl]amino]-4-methylidenepentanedioic acid Chemical compound C1=CC2=NC(N)=NC(N)=C2C=C1CCC1=CC=C(C(=O)N[C@@H](CC(=C)C(O)=O)C(O)=O)C=C1 NAWXUBYGYWOOIX-SFHVURJKSA-N 0.000 description 1
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 description 1
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本公开提供了一种全MOS电压基准电路，该全MOS电压基准电路包括电压基准产生单元和启动单元。电压基准产生单元包括正温度系数模块和负温度系数模块，正温度系数模块和负温度系数模块的多个MOS管工作于亚阈值区，以分别能够实现负温度系数电流和正温度系数电流，电压基准产生单元将负温度系数电流和正温度系数电流叠加，在电压基准产生单元的第一输出端得到与温度无关的基准电压；启动单元，启动单元的第二输出端与电压基准产生单元连接，用于为电压基准产生单元在启动阶段提供启动电流。
Description
技术领域
本公开涉及集成电路技术领域，具体涉及一种全MOS电压基准电路。
背景技术
带隙基准电路是一种能产生稳定基准电压的电路，它具有良好的PVT(ProcessVoltage Temperature)特性，能够输出稳定的电压，并且受温度变化的影响较小，这使得该技术广泛应用于精密电子设备中，例如数模转换器(DAC)、模数转换器(ADC)等。对于量子测控***而言，需要DAC、ADC、锁相环(Phase Locked Loop，PLL)等电路，因而需要一个良好PVT特性的电压基准电路来提供参考电压。
目前大部分带隙基准电路采用带有三极管的电路结构来提供一个低温度系数及高电源抑制比的参考电压，并且大部分电压带隙基准电路的正常工作范围为-40℃至120℃。由现有经验知识可知，在低温(例如4K-77K温度范围内)环境下三极管失效，带有三极管的带隙基准电路无法正常工作，同时，低温环境下MOS管阈值电压变大，载流子产生冻结等效应的存在，导致原本在常温下能正常工作的电路到低温环境中工作状态发生变化，性能变差甚至无法工作。
发明内容
为解决现有技术中的所述以及其他方面的至少一种技术问题，本公开提供一种全MOS电压基准电路，能够在低温(例如4K-77K温度范围内)下工作，为DAC等电路在低温下提供稳定的基准电压。
本公开实施例的一个方面，提供了一种全MOS电压基准电路，包括：
电压基准产生单元，包括正温度系数模块和负温度系数模块，上述正温度系数模块和上述负温度系数模块的多个MOS管工作于亚阈值区，以分别能够实现负温度系数电流和正温度系数电流，上述电压基准产生单元将上述负温度系数电流和上述正温度系数电流叠加，在上述电压基准产生单元的第一输出端得到与温度无关的基准电压；以及
启动单元，上述启动单元的第二输出端与上述电压基准产生单元连接，用于为上述电压基准产生单元在启动阶段提供启动电流。
根据本公开的实施例，通过调整上述负温度系数模块和上述正温度系数模块的MOS管的宽长比，使上述MOS管的栅源电压小于阈值电压、且漏源电压大于100mV，使上述MOS管工作在上述亚阈值区。
根据本公开的实施例，上述正温度系数模块包括：
第一产生组件，与上述启动单元连接，以在上述启动阶段接收来自于上述启动单元的启动电流，产生与温度成正比的第一电流；以及
第一电流镜组件，与上述第一产生组件和上述启动单元连接，用于将上述第一电流以第一倍数镜像输出为正温度系数电流，并切断上述启动电流以及使上述第一产生组件持续产生上述第一电流，其中，上述第一电流镜单元的输出端与上述第一输出端连接；
上述负温度系数模块包括：
第二产生组件，与上述第一电流镜组件连接，用于产生与温度成反比的第二电流；以及
第二电流镜组件，连接在上述第一电流镜组件与上述第二产生组件之间，适用于将上述第二电流以第二倍数镜像输出为上述负温度系数电流，上述第二电流镜组件的输出端与上述第一输出端连接；以及
上述电压基准产生单元还包括：
负载模块，串联在上述第一输出端与上述供电电源的低电平端之间，上述正温度系数电流和上述负温度系数电流在第一输出端叠加得到基准电流，上述负载模块将上述基准电流转换为上述基准电压。
根据本公开的实施例，上述第一产生组件至少包括：第一MOS管和第二MOS管以及第一电阻，
上述第一MOS管的栅极与上述第二输出端连接，上述第一MOS管的源极与上述低电平端连接；上述第二MOS管的栅极与上述第一MOS管的漏极连接，上述第二MOS管的源极与上述低电平端连接，上述第二MOS管的漏极与上述第一电流镜组件连接；上述第一电阻的一端与上述第一电流镜组件、上述第一MOS管的栅极连接，另一端与上述第一MOS管的漏极连接；
其中，上述第一电阻上的电压降等于上述至少两个第一MOS管的栅源电压之差。
根据本公开的实施例，上述第二产生组件至少包括第三MOS管和第二电阻，
上述第三MOS管的源极与上述低电平端连接，上述第三MOS管的漏极与上述第一电流镜组件连接，上述第三MOS管的栅极与上述第二电流镜组件连接；上述第二电阻的一端与上述第三MOS管的栅极连接，另一端与上述低电平端连接；
其中，上述第二电阻上的电压降等于上述第二MOS管的栅源电压。
根据本公开的实施例，上述第一电流镜组件和第二电流镜组件分别由多个第四MOS管和多个第五MOS管组成共源共栅的电流镜结构，以分别将上述第一电流镜像放大为正温度系数电流输出以及将上述第二电流镜像放大为负温度系数电流输出。
根据本公开的实施例，上述启动单元包括：第六MOS管、第七MOS管以及第八MOS管，
上述第六MOS管的源极与上述供电电源的高电平端连接；上述第八MOS管的栅极与上述第六MOS管的栅极连接，上述第八MOS管的漏极与上述第六MOS管的漏极连接，上述第八MOS管的源极与上述低电平端连接；上述第七MOS管的源极与上述第六MOS管的源极连接，上述第七MOS管的栅极与上述第六MOS管的漏极连接，上述第七MOS管的漏极与上述第一MOS管的栅极连接；上述第六MOS管的栅极与上述第一电流镜组件连接，以在上述电压基准产生单元启动之后切断上述启动电流。
根据本公开的实施例，上述启动单元还包括：
多个第九MOS管，每个上述第九MOS管采用二极管接法，串联连接在上述第六MOS管的源极与上述低电平端之间，以稳定上述启动电流。
根据本公开的实施例，上述负载模块包括：多个第十MOS管，
多个上述第十MOS管串联连接，其中，每个第十MOS管的栅极与上述第一输出端连接，使多个上述第十MOS管能够作为有源负载。
根据本公开的实施例，全MOS电压基准电路还包括：
滤波电容，与上述负载模块并联连接，用于提高上述全MOS电压基准电路的电源抑制比。
根据本公开实施例的全MOS电压基准电路，通过使负温度系数电流实现模块和正温度系数的MOS管工作于亚阈值区，至少部分地克服了低温(例如4K-77K温度范围内)环境下MOS管阈值电压变大，载流子产生冻结等效应的存在，导致原本在常温下能正常工作的电路到低温环境中工作状态发生变化，性能变差甚至无法工作的技术问题，能够在低温下工作，为DAC等电路在低温下提供稳定的基准电压。
附图说明
图1示意性示出了根据本公开实施例的全MOS电压基准电路；
图2示意性示出了根据本公开实施例的输出参考电压VREF随温度变化曲线；
图3示意性示出了根据本公开实施例的全MOS电压基准电路的电源抑制比。
附图标记说明：
1-电压基准产生单元；
11-正温度系数模块；
111-第一产生组件；
112-第一电流镜组件；
12-负温度系数模块；
121-第二产生组件；
122-第二电流镜组件；
13-负载模块；
2-启动单元。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开作进一步的详细说明。但是，本公开能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本公开的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大，自始至终相同附图标记表示相同元件。
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本公开实施例的全面理解。然而，明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在此使用的术语仅仅是为了描述具体实施例，而并非意在限制本公开。在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在，但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。
在此使用的所有术语(包括技术和科学术语)具有本领域技术人员通常所理解的含义，除非另外定义。应注意，这里使用的术语应解释为具有与本说明书的上下文相一致的含义，而不应以理想化或过于刻板的方式来解释。
为便于本领域技术人员理解本公开技术方案，现对如下技术术语进行解释说明。
在使用类似于“A、B和C等中至少一个”这样的表述的情况下，一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释(例如，“具有A、B和C中至少一个的***”应包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B、C的***等)。在使用类似于“A、B或C等中至少一个”这样的表述的情况下，一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释(例如，“具有A、B或C中至少一个的***”应包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B、C的***等)。
现有技术中，传统带隙基准电路采用带有三极管的电路结构来提供一个低温度系数及高电源抑制比的参考电压，但是在低温环境下，三极管失效，带有三极管的带隙基准电路无法正常工作，同时，低温环境下MOS管阈值电压变大，载流子产生冻结等效应的存在，导致原本在常温下能正常工作的电路到低温环境中工作状态发生变化，性能变差甚至无法工作。
针对上述问题，本公开提供了一种可在低温下工作的电压基准电路，使负温度系数模块12和正温度系数模块11的MOS管工作于亚阈值区，能够在低温下工作，为DAC等电路在低温下提供稳定的基准电压。
图1示出了根据本公开实施例的全MOS电压基准电路。
本公开提供了一种全MOS电压基准电路，如图1所示，全MOS电压基准电路包括电压基准产生单元1和启动单元2。电压基准产生单元1包括正温度系数模块11和负温度系数模块12，正温度系数模块11和负温度系数模块12的多个MOS管工作于亚阈值区，以分别能够实现负温度系数电流和正温度系数电流，电压基准产生单元1将负温度系数电流和正温度系数电流叠加，在电压基准产生单元1的第一输出端得到与温度无关的基准电压；启动单元2，启动单元2的第二输出端与电压基准产生单元1连接，用于为电压基准产生单元1在启动阶段提供启动电流。
根据本公开的一些实施例，如图1所示，启动单元2由P型MOS管：MP1、MP2和N型MOS管：MN1、MN2、MN3、MN4组成，其余MOS管组成电压基准产生单元1。第一输出端输出的电压为VREF，第二输出端输出的电压为V2，启动单元2的主要作用是将V2传递给电压基准产生单元1，使得电压基准产生单元1启动；在电压基准产生单元1正常工作后，将MP2的栅极置为高电平，将启动单元2断开，这样，一方面，避免启动单元2持续运行对电压基准产生单元1的运行产生影响，保证电压基准产生单元1的安全运行；另一方面，可以减小一定的功耗。
根据本公开的一些实施例，正温度系数是指基准电压(或电流)与温度成正比；负温度系数是指基准电压(或电流)与温度成反比。零温度系数是指物质在特定温度范围内，随着温度的变化，其某个性质的变化趋势趋近于零。零温度系数的基准电压(或电流)可通过正温度系数的电压(或电流)和负温度系数的电压(或电流)加权相加。加权相加指的是根据各个数据的重要性系数(即权重)进行相乘后再相加求和的过程。
根据本公开的一些实施例，本公开中全MOS(MOSFET金属-氧化物半导体场效应晶体管，Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)，是指电压基准产生单元1和启动单元2中晶体管均采用MOS管，使得全MOS电压基准电路可以在低温(例如4K至77K温度范围)环境下正常工作。
根据本公开的一些实施例，通过调整负温度系数模块12和正温度系数模块11的MOS管的宽长比，使MOS管的栅源电压小于阈值电压、且漏源电压大于100mV，使MOS管工作在亚阈值区。
根据本公开的一些实施例，MOS管的宽长比指的是MOS管宽度与长度的比值，亚阈值区指的是MOS管的栅源电压VGS低于阈值电压VTH时，MOS管仍能够导通一定的电流，但由于沟道中的电子浓度非常低，因此MOS管的电流也非常小，这个电流范围通常在几纳安到几十纳安之间。在亚阈值区，MOS管的导通模式主要是恒压恒流模式，即MOS管的漏极电流几乎与漏极电压无关。由于MOS管在亚阈值区的电流非常小，所以用工作在亚阈值区的MOS管来设计的数字电路和模拟电路的功耗较低。
根据本公开的一些实施例，如图1所示，正温度系数模块11包括第一产生组件111和第一电流镜组件112。第一产生组件111与启动单元2连接，以在启动阶段接收来自于启动单元2的启动电流，产生与温度成正比的第一电流。第一电流镜组件112与第一产生组件111和启动单元2连接，用于将第一电流以第一倍数镜像输出为正温度系数电流，并切断启动电流以及使第一产生组件111持续产生第一电流，第一电流镜单元的输出端与第一输出端连接。
根据本公开的一些实施例，如图1所示，负温度系数模块12包括第二产生组件121和第二电流镜组件122。第二产生组件121与第一电流镜组件112连接，用于产生与温度成反比的第二电流；第二电流镜组件122，连接在第一电流镜组件112与第二产生组件121之间，适用于将第二电流以第二倍数镜像输出为负温度系数电流，第二电流镜组件122的输出端与第一输出端连接。
根据本公开的一些实施例，如图1所示，电压基准产生单元1还包括负载模块13，负载模块13串联在第一输出端与供电电源的低电平端之间，正温度系数电流和负温度系数电流在第一输出端叠加得到基准电流，负载模块13将基准电流转换为基准电压。
根据本公开的一些实施例，如图1所示，第一产生组件111产生与温度成正比的第一电流I1，第二产生组件121产生与温度成反比的第二电流I2。第一电流I1为正温度系数电流，第二电流I2为负温度系数电流，基准电流为零温度系数电流，基准电流为正温度系数电流和负温度系数电流的加权相加。负载模块13将基准电流转换为基准电压，进而输出稳定的基准电压，使基准电压几乎不受工艺、电源电压和温度(PVT)影响。
根据本公开的一些实施例，如图1所示，第一产生组件111至少包括第一MOS管和第二MOS管以及第一电阻，第一MOS管的栅极与第二输出端连接，第一MOS管的源极与低电平端连接。第二MOS管的栅极与第一MOS管的漏极连接，第二MOS管的源极与低电平端连接，第二MOS管的漏极与第一电流镜组件112连接；第一电阻的一端与第一电流镜组件112、第一MOS管的栅极连接，另一端与第一MOS管的漏极连接。第一电阻上的电压降等于至少两个第一MOS管的栅源电压之差。
根据本公开的一些实施例，如图1所示，第一MOS管为N型MOS管：MN5，第二MOS管为N型MOS管：MN6，第一电阻为R1，第一产生组件111包括MN5和MN6(N型MOS管)以及第一电阻R1，第一电阻R1上的电压降等于第一MOS管(MN5)的栅源电压与第二MOS管(MN6)的栅源电压之差。当MOS管的栅源电压VGS小于阈值电压VTH时，即VGS<VTH，漏极电流ID很小但不为零，漏极电流ID的大小与栅源电压VGS呈指数关系，当漏源电压VDS大于100mV时，漏极电流ID可表示为公式(1)：
其中，ζ为非理想因子，ζ>1，VGS为栅源电压，ID为漏极电流，VT为热电压，I0为特征电流，T为温度。
热电压VT的大小可表示为公式(2)：
其中，k为玻尔兹曼常数，q为电子的电荷量，T为温度。
特征电流I0可表示为公式(3)：
其中，μ表示电子的迁移速率，Cox表示介电常数，m为工艺因子，特征电流I0与工艺有关。
将公式(1)改写成关于栅源电压VGS的关系式可表示为公式(4)：
其中，ζ为非理想因子，ζ>1，VT为热电压，ID为漏极电流，I0为特征电流。
在本实施例中，MN5和MN6管的栅源电压关系可表示为公式(5)：
VGSN5＝VGSN6+I1R1 (5)。
其中，VGSN5为MN5的栅源电压，VGSN6为MN6的栅源电压，I1为第一电流，R1为第一电阻。
在本实施例中，将公式(4)和公式(5)联立可得第一电流I1的大小，可表示为公式(6)：
其中，P为MOS管的宽长比，P5/P6为一常数，P5为MN5的宽长比，P6为MN6的宽长比，对电流I1关于温度求偏导，可得I1提供了一个与绝对温度成正比的电流。
MOS管的宽长比P可表示为公式(7)：
其中，Weff为MOS管的有效宽度，Leff为MOS管的有效长度。
根据本公开的一些实施例，如图1所示，第二产生组件121至少包括第三MOS管和第二电阻，第三MOS管的源极与低电平端连接，第三MOS管的漏极与第一电流镜组件112连接，第三MOS管的栅极与第二电流镜组件122连接；第二电阻的一端与第三MOS管的栅极连接，另一端与低电平端连接；第二电阻上的电压降等于第二MOS管的栅源电压。
根据本公开的一些实施例，如图1所示，第三MOS管为N型MOS管MN8，第二电阻为R2，第二电流I2的大小由MN8决定，MN8工作在亚阈值区，第二电流I2的大小可表示为公式(8)：
其中，VGSN8为MN8的栅源电压，R2为第二电阻。
根据本公开的一些实施例，如图1所示，第一电流镜组件112和第二电流镜组件122分别由多个第四MOS管和多个第五MOS管组成共源共栅的电流镜结构，以分别将第一电流镜像放大为正温度系数电流输出以及将第二电流镜像放大为负温度系数电流输出。
根据本公开的实施例，第一电流镜组件112可以包括的第四MOS管的数量为6个、8个、10个、20个等数量中的任一种，第四MOS管可以为P型MOS管；第二电流镜组件122可以包括的第五MOS管的数量为6个、8个、10个、20个等数量中的任一种，第五MOS管可以为P型MOS管。通过第一电流镜组件112将第一电流I1进行复制，通过调整第四MOS管的数量，使第一电流镜组件112的输出电流可以加权输出为αI1；通过第二流镜组件122将第二电流Ie进行复制，通过调整第五MOS管的数量，使第二流镜组件122的输出电流可以加权输出为βI2，并在特定温度下达到使αI1+βI2接近于零。
在一种示意性的实施例中，如图1所示，第一电流镜组件112包括八个P型MOS管：MP3、MP4、MP5、MP6、MP7、MP8、MP9、MP10，八个P型MOS管共同组成共源共栅(Cascode)电流镜结构，
第二电流镜组件122包括六个P型MOS管：MP11、MP12、MP13、MP14、MP15、MP16，六个P型MOS管共同组成共源共栅(Cascode)电流镜结构。
第一电流镜组件112将第一电流I1镜像放大为正温度系数电流输出至MN9，第二电流镜组件122将第二电流I2镜像放大为负温度系数电流输出至MN10。
在一种示意性的实施例中，流过P型MOS管MP15和MP16的电流大小为βI2，流过N型MOS管MN9和MN10的电流大小为流过P型MOS管MP15和MP16的电流大小加上流过P型MOS管MP9、MP10的电流大小，可表示为公式(9)：
IREF＝αI1+βI2 (9)。
其中，α为I1的重要性系数(即权重)，β为I2的重要性系数(即权重)。
在本实施例中，将公式(6)和(8)代入公式(9)中可得基准电流的公式(10)：
在一种示意性的实施例中，调节N型MOS管MN5、MN6和MN8的宽长比以及第一电阻R1，第二电阻R2的大小，可以得到一个与温度无关的基准电流，通过N型MOS管MN10和MN9将基准电流转换成想要得到的基准电压值，进而达到整个全MOS电压基准电路输出稳定的基准电压的目的。
根据本公开的一些实施例，如图1所示，启动单元2包括：第六MOS管、第七MOS管以及第八MOS管，第六MOS管的源极与供电电源的高电平端连接；第八MOS管的栅极与第六MOS管的栅极连接，第八MOS管的漏极与第六MOS管的漏极连接，第八MOS管的源极与低电平端连接；第七MOS管的源极与第六MOS管的源极连接，第七MOS管的栅极与第六MOS管的漏极连接，第七MOS管的漏极与第一MOS管的栅极连接；第六MOS管的栅极与第一电流镜组件112连接，以在电压基准产生单元1启动之后切断启动电流。
根据本公开的一些实施例，启动单元2中第六MOS管为P型MOS管MP1，第七MOS管为P型MOS管MP2，第八MOS管为P型MOS管MN4。
在本实施例中，若电源刚开始供电时电压基准产生单元1未开始工作，P型MOS管MP2给N型MOS管MN5的栅电容充电，使得N型MOS管MN5的栅电压上升，使N型MOS管MN5管导通。电压基准产生单元1启动之后，P型MOS管MP2的栅极电压升高，使P型MOS管MP2管截止，启动单元2不再工作，这样，一方面可以减小一定的功耗，另一方面也不会对电压基准产生单元1产生影响，也就不会影响整个全MOS管电压基准电路输出电压值的稳定性。
根据本公开的一些实施例，启动单元2还包括多个第九MOS管，每个第九MOS管采用二极管接法，串联连接在第六MOS管的源极与低电平端之间，以稳定启动电流。
根据本公开的一些实施例，启动单元2可以包括的多个第九MOS管的数量为1个、2个、3个等数量中的任一种，第九MOS管可以为N型MOS管。
在一种示意性的实施例中，如图1所示，多个第九MOS管包括三个N型MOS管：MN1、MN2、MN3，MN1、MN2、MN3这三个N型MOS管之间的连接方式可采用二极管接法，但不限于此连接方式。MN3的漏极和栅极均与MN4的源极相连接，MN2的漏极和栅极与MN3的源极相连接，MN1的漏极和栅极与MN2的源极相连接，MN1的源极与MN5的源极相连接。
根据本公开的一些实施例，负载模块13包括多个第十MOS管，多个第十MOS管串联连接，每个第十MOS管的栅极与第一输出端连接，使多个第十MOS管能够作为有源负载。
根据本公开的实施例，负载模块13可以包括的第十MOS管的数量可以根据目标基准电压值进行调整，例如为1个、2个、3个等数量中的任一种，第十MOS管可以为N型MOS管。
在一种示意性的实施例中，如图1所示，负载模块13的多个第十MOS管包括两个N型MOS管：MN9和MN10，MN9的栅极和漏极与第一输出端VREF连接，MN9的源极与MN10的栅极和漏极相连接。由于MN9和MN10的栅极与第一输出端VREF连接，所以MN9和MN10可作为有源负载，有源负载又称主动式负载，是一种表现出稳流非线性电阻特性的元件或电路。
根据本公开的一些实施例，如图1所示，全MOS电压基准电路还包括滤波电容，与负载模块13并联连接，用于提高全MOS电压基准电路的电源抑制比。
根据本公开的一些实施例，在高频情况下，电路的电源抑制比变差，为了保证高频下电源抑制比仍满足要求，在基准电压VREF处接一个到地的电容，即滤波电容C2，可以提高在高频处的电源抑制比。电源抑制比(Power Supply Rejection Ratio，PSRR)是输入电源变化量(以伏V为单位)与转换器输出变化量(以伏V为单位)的比值，常用分贝(dB)表示，PSRR描述了电路抑制任何电源变化传递到其输出信号的能力，PSRR越大，输出信号受到电源的影响也就越小。根据本公开的一些实施例，如图1所示，滤波电容为C2的一端与第一输出端以及MN9的栅极和漏极相连接，滤波电容为C2的另一端与MN10的源极相连接。
根据本公开的一些实施例，如图1所示，本公开提供的全MOS电压基准电路还包括N型MOS管MN7以及电容C1，电容C1的一端与低电平端连接，电容C1的另一端与MN7的栅极连接，MN7的源极与低电平端连接，MN7的漏极与MP12的漏极、MP11的栅极连接。
图2示出了根据本公开实施例的输出参考电压VREF随温度变化曲线。
在本实施例中，本公开提供的全MOS电压基准电路的基准电压值为664.63mV，如图2所示，横坐标表示温度T(℃)，纵坐标表示全MOS电压基准电路的基准电压值V(mV)，在整个-269℃至-189℃温度范围内基准电压的最大值为667.2mV，基准电压的最小值为661.7mV。在-269℃至-189℃温度范围内总的基准电压波动为5.5mV，可见基准电压波动范围较小，输出的基准电压较稳定，因此，本公开提供的全MOS电压基准电路在-269℃到-189℃温度范围内能够正常工作。
图3示出了根据本公开实施例的全MOS电压基准电路的电源抑制比。
在本实施例中，如图3所示，横坐标表示频率f(也就是图3中的freq，单位为Hz)，纵坐标表示电源抑制比V(dB)。由图3可看出在低频(f<104Hz)时电源抑制比大于68dB，在频率f为1GHz处电源抑制比仍有54dB，即使在频率f为107Hz附近范围内，电路的电源抑制比接近于35dB，因此，无论是在低频还是高频，该全MOS电压基准电路的电源抑制比均较高，输出的基准电压受到电源的影响也较低。
在本实施例中，针对低温环境下一般电路无法正常工作的情况，该电压基准电路所使用的工艺通过了低温下的测试、表征和建模，使得仿真结果更接近于低温下电路的工作状态，所设计的电路在很大程度上避免了在常温下可用，到低温下不可用的情况。
在本实施例中，针对低温下三极管失效，导致传统的带隙基准电路在低温下无法正常工作的情况，目前已有的全MOS结构电压基准电路工作温度范围大多为-40℃到120℃，没有可以用于低温下的电压基准电路。本公开提供了一种全MOS电压基准电路，采用全MOS管结构，解决了低温环境下三极管失效，带有三极管的带隙基准电路无法正常工作问题，使电路在-269℃到-189℃范围能够正常工作，并且在-269℃到-189℃的温度范围内实现较小的温度系数及较高的电源抑制比，同时，该电压基准电路中没有采用运放，整体功耗较低。本公开提供的全MOS电压基准电路可直接工作于低温环境，减少了线路连接，同时可提高低温下工作电路的性能。
还需要说明的是，实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造，并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。
除非有所知名为相反之意，本说明书及所附权利要求中的数值参数是近似值，能够根据通过本公开的内容所得的所需特性改变。具体而言，所有使用于说明书及权利要求中表示组成的含量、反应条件等等的数字，应理解为在所有情况中是受到“约”的用语所修饰。一般情况下，其表达的含义是指包含由特定数量在一些实施例中±10％的变化、在一些实施例中±5％的变化、在一些实施例中±1％的变化、在一些实施例中±0.5％的变化。
说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。
此外，除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
Claims (10)
1.一种全MOS电压基准电路，其特征在于，包括：
电压基准产生单元，包括正温度系数模块和负温度系数模块，所述正温度系数模块和所述负温度系数模块的多个MOS管工作于亚阈值区，以分别能够实现负温度系数电流和正温度系数电流，所述电压基准产生单元将所述负温度系数电流和所述正温度系数电流叠加，在所述电压基准产生单元的第一输出端得到与温度无关的基准电压；以及
启动单元，所述启动单元的第二输出端与所述电压基准产生单元连接，用于为所述电压基准产生单元在启动阶段提供启动电流。
2.根据权利要求1所述的全MOS电压基准电路，其特征在于，通过调整所述负温度系数模块和所述正温度系数模块的MOS管的宽长比，使所述MOS管的栅源电压小于阈值电压、且漏源电压大于100mV，使所述MOS管工作在所述亚阈值区。
3.根据权利要求1所述的全MOS电压基准电路，其特征在于，
所述正温度系数模块包括：
第一产生组件，与所述启动单元连接，以在所述启动阶段接收来自于所述启动单元的启动电流，产生与温度成正比的第一电流；以及
第一电流镜组件，与所述第一产生组件和所述启动单元连接，用于将所述第一电流以第一倍数镜像输出为正温度系数电流，并切断所述启动电流以及使所述第一产生组件持续产生所述第一电流，其中，所述第一电流镜单元的输出端与所述第一输出端连接；
所述负温度系数模块包括：
第二产生组件，与所述第一电流镜组件连接，用于产生与温度成反比的第二电流；以及
第二电流镜组件，连接在所述第一电流镜组件与所述第二产生组件之间，适用于将所述第二电流以第二倍数镜像输出为所述负温度系数电流，所述第二电流镜组件的输出端与所述第一输出端连接；以及
所述电压基准产生单元还包括：
负载模块，串联在所述第一输出端与所述供电电源的低电平端之间，所述正温度系数电流和所述负温度系数电流在第一输出端叠加得到基准电流，所述负载模块将所述基准电流转换为所述基准电压。
4.根据权利要求3所述的全MOS电压基准电路，其特征在于，所述第一产生组件至少包括：第一MOS管和第二MOS管以及第一电阻，
所述第一MOS管的栅极与所述第二输出端连接，所述第一MOS管的源极与所述低电平端连接；所述第二MOS管的栅极与所述第一MOS管的漏极连接，所述第二MOS管的源极与所述低电平端连接，所述第二MOS管的漏极与所述第一电流镜组件连接；所述第一电阻的一端与所述第一电流镜组件、所述第一MOS管的栅极连接，另一端与所述第一MOS管的漏极连接；
其中，所述第一电阻上的电压降等于所述至少两个第一MOS管的栅源电压之差。
5.根据权利要求4所述的全MOS电压基准电路，其特征在于，所述第二产生组件至少包括第三MOS管和第二电阻，
所述第三MOS管的源极与所述低电平端连接，所述第三MOS管的漏极与所述第一电流镜组件连接，所述第三MOS管的栅极与所述第二电流镜组件连接；所述第二电阻的一端与所述第三MOS管的栅极连接，另一端与所述低电平端连接；
其中，所述第二电阻上的电压降等于所述第二MOS管的栅源电压。
6.根据权利要求5所述的全MOS电压基准电路，其特征在于，所述第一电流镜组件和第二电流镜组件分别由多个第四MOS管和多个第五MOS管组成共源共栅的电流镜结构，以分别将所述第一电流镜像放大为正温度系数电流输出以及将所述第二电流镜像放大为负温度系数电流输出。
7.根据权利要求6所述的全MOS电压基准电路，其特征在于，所述启动单元包括：第六MOS管、第七MOS管以及第八MOS管，
所述第六MOS管的源极与所述供电电源的高电平端连接；所述第八MOS管的栅极与所述第六MOS管的栅极连接，所述第八MOS管的漏极与所述第六MOS管的漏极连接，所述第八MOS管的源极与所述低电平端连接；所述第七MOS管的源极与所述第六MOS管的源极连接，所述第七MOS管的栅极与所述第六MOS管的漏极连接，所述第七MOS管的漏极与所述第一MOS管的栅极连接；所述第六MOS管的栅极与所述第一电流镜组件连接，以在所述电压基准产生单元启动之后切断所述启动电流。
8.根据权利要求7所述的全MOS电压基准电路，其特征在于，所述启动单元还包括：
多个第九MOS管，每个所述第九MOS管采用二极管接法，串联连接在所述第六MOS管的源极与所述低电平端之间，以稳定所述启动电流。
9.根据权利要求3所述的全MOS电压基准电路，其特征在于，所述负载模块包括：多个第十MOS管，
多个所述第十MOS管串联连接，其中，每个第十MOS管的栅极与所述第一输出端连接，使多个所述第十MOS管能够作为有源负载。
10.根据权利要求3所述的全MOS电压基准电路，其特征在于，还包括：
滤波电容，与所述负载模块并联连接，用于提高所述全MOS电压基准电路的电源抑制比。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311462633.XA CN117519398A (zh) | 2023-11-02 | 2023-11-02 | 全mos电压基准电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311462633.XA CN117519398A (zh) | 2023-11-02 | 2023-11-02 | 全mos电压基准电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117519398A true CN117519398A (zh) | 2024-02-06 |
Family
ID=89743026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311462633.XA Pending CN117519398A (zh) | 2023-11-02 | 2023-11-02 | 全mos电压基准电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117519398A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118051088A (zh) * | 2024-04-16 | 2024-05-17 | 成都电科星拓科技有限公司 | 一种电压电流复用带隙基准源 |
-
2023
- 2023-11-02 CN CN202311462633.XA patent/CN117519398A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118051088A (zh) * | 2024-04-16 | 2024-05-17 | 成都电科星拓科技有限公司 | 一种电压电流复用带隙基准源 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10152078B2 (en) | Semiconductor device having voltage generation circuit | |
| CN102193574B (zh) | 一种高阶曲率补偿的带隙基准电压源 | |
| US9122290B2 (en) | Bandgap reference circuit | |
| JP2008108009A (ja) | 基準電圧発生回路 | |
| CN117519398A (zh) | 全mos电压基准电路 | |
| CN112859996B (zh) | 一种低压高精度带隙基准电路 | |
| CN101943926B (zh) | 具有温度补偿的电压参考电路 | |
| CN102622031A (zh) | 一种低压高精度带隙基准电压源 | |
| KR101163457B1 (ko) | 저전압 레귤레이티드 캐스코드 회로 및 이를 이용한 시모스아날로그 회로 | |
| CN212484194U (zh) | 一种cmos电压基准源 | |
| CN111752325B (zh) | 一种高精度线性稳压电路 | |
| US20230288951A1 (en) | Bandgap circuit with noise reduction and temperature stability | |
| US20230124021A1 (en) | Bandgap current reference | |
| Chen et al. | A curvature compensated CMOS bandgap voltage reference for high precision applications | |
| KR101892069B1 (ko) | 밴드갭 전압 기준 회로 | |
| CN115840486A (zh) | 一种曲率补偿带隙基准电路 | |
| CN115826667A (zh) | 一种低压高阶补偿带隙基准电压源 | |
| KR20220136184A (ko) | 기준 전류원 | |
| TWI484316B (zh) | 電壓產生器及能帶隙參考電路 | |
| CN113804319A (zh) | 温度传感器及集成电路 | |
| Koushaeian et al. | A 65nm CMOS low-power, low-voltage bandgapreference with using self-biased composite cascode opamp | |
| Yin et al. | A high precision CMOS band-gap reference with exponential curvature-compensation | |
| Zhang et al. | High precision low power CMOS bandgap for RFID | |
| CN202075651U (zh) | 一种高阶曲率补偿的带隙基准电压源 | |
| Rikan et al. | A high current efficiency cmos ldo regulator with low power consumption and small output voltage variation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |