CN117501349A - 显示基板以及显示装置 - Google Patents

显示基板以及显示装置 Download PDF

Info

Publication number
CN117501349A
CN117501349A CN202280001605.5A CN202280001605A CN117501349A CN 117501349 A CN117501349 A CN 117501349A CN 202280001605 A CN202280001605 A CN 202280001605A CN 117501349 A CN117501349 A CN 117501349A
Authority
CN
China
Prior art keywords
pixel
sub
light emitting
region
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280001605.5A
Other languages
English (en)
Inventor
舒晓青
杨慧娟
刘庭良
廖茂颖
李灵通
魏立恒
尚庭华
刘彪
龙祎璇
徐鹏
黄耀
王彬艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN117501349A publication Critical patent/CN117501349A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示基板以及显示装置。显示基板包括显示区和周边区。显示基板包括位于衬底基板上的多个子像素，位于显示区的至少部分子像素包括发光元件和像素电路，发光元件包括发光功能层以及沿垂直于衬底基板的方向位于发光功能层两侧的第一电极和第二电极，第一电极位于发光功能层与衬底基板之间；像素电路包括驱动晶体管和发光控制晶体管，发光元件的第一电极与发光控制晶体管电连接，显示基板还包括位于周边区的绑定区，绑定区位于显示区的第一侧。同一像素电路中，发光控制晶体管的沟道区位于驱动晶体管的沟道区远离绑定区的一侧。本公开实施例中对位于显示区的像素电路进行设计，在充分利用像素空间的基础上，有利于减小显示装置的下边框。

Description

显示基板以及显示装置 技术领域
本公开至少一个实施例涉及一种显示基板以及显示装置。
背景技术
目前，有源矩阵有机发光二极管(AMOLED)柔性屏技术日趋成熟，其具有的可弯曲，对比度高，功耗低等特点，由此具有较高的发展前景。随着显示技术的不断发展，优化显示效果已成为必然趋势，为了提高显示器件的均一性，一些显示产品采用双层源漏金属层结构。
发明内容
本公开至少一个实施例提供一种显示基板以及显示装置。
本公开实施例提供一种显示基板，包括显示区和位于所述显示区至少一侧的周边区。所述显示基板包括：衬底基板；多个子像素，位于所述衬底基板上，位于所述显示区的至少部分子像素包括发光元件和像素电路，所述发光元件包括发光功能层以及沿垂直于所述衬底基板的方向位于所述发光功能层两侧的第一电极和第二电极，所述第一电极位于所述发光功能层与所述衬底基板之间；所述像素电路包括驱动晶体管和发光控制晶体管，所述发光元件的所述第一电极与所述发光控制晶体管电连接；以及绑定区，位于所述周边区，且所述绑定区位于所述显示区的第一侧。所述像素电路包括有源半导体图案，所述有源半导体图案包括各晶体管的沟道区和源漏区；同一个所述像素电路中，所述发光控制晶体管的沟道区位于所述驱动晶体管的沟道区远离所述绑定区的一侧。
例如，根据本公开的实施例，最靠近所述绑定区的子像素中，所述像素电路的有源半导体图案最靠近所述绑定区的一端为第一端部，所述发光元件的所述第一电极最靠近所述绑定区的一端为第二端部，所述第二端部比所述第一端部更靠近所述绑定区。
例如，根据本公开的实施例，至少一个子像素的同一子像素中，所述发光控制晶体管的沟道区位于所述发光元件的发光区的中心远离所述绑定区的一 侧。
例如，根据本公开的实施例，所述多个子像素包括多个第一子像素、多个第二子像素以及多个第三子像素，所述多个第一子像素和所述多个第三子像素沿第一方向和第二方向均交替设置以形成多个第一像素行和多个第一像素列，所述多个第二子像素沿所述第一方向和所述第二方向阵列排布以形成多个第二像素行和多个第二像素列，所述多个第一像素行和所述多个第二像素行沿所述第二方向交替设置且在所述第一方向上彼此错开，所述多个第一像素列和所述多个第二像素列沿所述第一方向交替设置且在所述第二方向上彼此错开，所述第一方向和所述第二方向相交；一个第二像素行包括沿所述第一方向排列的多个第二子像素对，一个第二子像素对中的两个第二子像素分别为第一像素块和第二像素块，且所述第一像素块和所述第二像素块沿所述第一方向交替设置；一个第二像素列中的所述第一像素块和所述第二像素块沿所述第二方向交替设置；所述多个子像素包括多个最小重复单元，一个最小重复单元包括一个第一子像素，一个第一像素块、一个第二像素块以及一个第三子像素，一个最小重复单元中，所述第一像素块与所述第一子像素构成第一像素单元，所述第二像素块与所述第三子像素构成第二像素单元；所述第一像素单元中，所述第一像素块位于所述第一子像素远离所述绑定区的一侧；所述第二像素单元中，所述第二像素块位于所述第三子像素远离所述绑定区的一侧。
例如，根据本公开的实施例，所述第一子像素和所述第三子像素的至少之一的同一子像素中，所述发光控制晶体管的沟道区位于所述发光元件的发光区的中心远离所述绑定区的一侧。
例如，根据本公开的实施例，所述发光元件的所述第一电极包括彼此电连接的主体电极和连接电极，所述主体电极与所述发光元件的发光区交叠，所述连接电极与所述发光区没有交叠，且所述连接电极与所述发光控制晶体管电连接；所述第一子像素和所述第三子像素的至少之一的同一子像素中，所述发光控制晶体管的沟道区位于所述主体电极的中心远离所述绑定区的一侧。
例如，根据本公开的实施例，同一第二子像素的所述发光控制晶体管的沟道区和所述发光元件的发光区中，所述沟道区相对于所述发光元件的发光区更远离所述绑定区。
例如，根据本公开的实施例，所述驱动晶体管的沟道区的形状包括U形，所述U形的开口朝向远离所述绑定区的一侧。
例如，根据本公开的实施例，最靠近所述绑定区的一行子像素为所述第一像素行。
例如，根据本公开的实施例，所述第一像素单元中，所述第一像素块的所述像素电路与所述第一子像素的所述像素电路沿所述第一方向排列；所述第二像素单元中，所述第二像素块的所述像素电路与所述第三子像素的所述像素电路沿所述第一方向排列。
例如，根据本公开的实施例，所述第一像素单元中，所述第一像素块的有源半导体图案和所述第一子像素的有源半导体图案相对于位于两者之间且沿所述第二方向延伸的直线对称分布；所述第二像素单元中，所述第二像素块的有源半导体图案和所述第三子像素的有源半导体图案相对于位于两者之间且沿所述第二方向延伸的直线对称分布。
例如，根据本公开的实施例，显示基板还包括：第一导电层，位于所述发光元件的所述第一电极与所述衬底基板之间；第二导电层，位于所述第一导电层与所述发光元件的所述第一电极之间。所述第一导电层包括第一连接结构和第一电源信号线，所述第二导电层包括数据线、第二连接结构和第二电源信号线，所述第二电源信号线与所述第一电源信号线电连接；所述发光控制晶体管的第一极与所述驱动晶体管电连接，所述发光控制晶体管的第二极通过所述第一连接结构和所述第二连接结构与所述发光元件的所述第一电极电连接。
例如，根据本公开的实施例，所述第二导电层还包括与所述第一子像素和所述第三子像素至少之一的发光区交叠的第一交叠部，所述第一交叠部的面积与该发光区的面积之比为0.6～1，且所述第一交叠部相对于沿所述第二方向延伸的一直线基本为对称分布。
例如，根据本公开的实施例，所述第二导电层还包括与所述第二子像素的发光区交叠的第二交叠部，所述第二交叠部相对于沿所述第二方向延伸的一直线基本为对称分布。
例如，根据本公开的实施例，所述第一子像素和所述第三子像素至少之一中，所述发光元件的发光区的顶角包括相对设置的第一角部和第二角部，构成所述第一角部的两条边的延长线的交点到该发光区的中心的距离大于构成所述第二角部的两条边或其延长线的交点到该发光区的中心的距离；所述第一子像素和所述第三子像素至少之一包括第一类型子像素和第二类型子像素，不同类型子像素中，所述第一角部的顶点指向所述第二角部的顶点的方向不同，且 所述第一类型子像素和所述第二类型子像素中，所述第一角部的顶点指向所述第二角部的顶点的方向分别为第一指向方向和第二指向方向，所述第一指向方向和所述第二指向方向相反。
例如，根据本公开的实施例，所述第一子像素和所述第三子像素至少之一还包括第三类型子像素和第四类型子像素，所述第三类型子像素和所述第四类型子像素中，所述第一角部的顶点指向所述第二角部的顶点的方向分别为第三指向方向和第四指向方向，所述第三指向方向和所述第四指向方向相反，所述第一指向方向与所述第三指向方向相交。
例如，根据本公开的实施例，所述第一子像素和所述第三子像素之一为被配置为发出红光的红色子像素，所述第一子像素和所述第三子像素的另一个为被配置为发出蓝光的蓝色子像素，所述第二子像素为被配置为发出绿光的绿色子像素。
本公开实施例提供一种显示装置，包括上述任一显示基板。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为一种显示基板中像素排布结构的示意图；
图2为图1所示显示基板中显示区边界与下pad区的示意图；
图3为图2所示区域B的放大图；
图4为根据本公开实施例提供的显示基板上局部像素排列结构示意图；
图5为图4所示显示基板的显示区与周边区邻接部分示意图；
图6为图5所示显示基板中的区域C的放大图；
图7为沿图6所示CC’线所截的局部截面结构示意图；
图8为根据本公开实施例提供的像素电路的等效图；
图9A为图4所示显示基板中的有源半导体图案的局部结构示意图；
图9B为图1所示显示基板中的有源半导体图案的局部结构示意图；
图10A为根据本公开实施例提供的第一导电层的局部结构示意图；
图10B为根据本公开实施例提供的第二导电层的局部结构示意图；
图10C为根据本公开实施例提供的有源半导体图案、第一导电层以及第二 导电层的叠层结构示意图；
图10D为根据本公开实施例提供的有源半导体图案、第二导电层以及发光元件的第一电极的叠层结构示意图；
图10E为根据本公开实施例提供的发光元件的第一电极的结构示意图；
图11A至图11E为根据本公开实施例中不同示例中的像素排布示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
本公开实施例中使用的“垂直”以及“相同”等特征均包括严格意义的“垂直”、“相同”等特征，以及“大致垂直”、“大致相同”等包含一定误差的情况，考虑到测量和与特定量的测量相关的误差(也就是，测量***的限制)，表示在本领域的普通技术人员所确定的对于特定值的可接受的偏差范围内。本公开实施例中的“中心”可以包括严格的位于几何中心的位置以及位于几何中心周围一小区域内的大致中心的位置。例如，“大致”能够表示在一个或多个标准偏差内，或者在所述值的10％或者5％内。
图1为一种显示基板中像素排布结构的示意图。如图1所示，显示基板包括显示区，显示区包括多个子像素，如被配置为发出红光的红色子像素01、被配置为发出蓝光的蓝色子像素02以及被配置为发出绿光的绿色子像素03。至少部分子像素包括发光元件和驱动该发光元件的像素电路，发光元件包括依次层叠设置的阳极06、发光功能层以及阴极，像素电路包括多个晶体管以及至少一个电容。显示基板包括有源半导体图案05，有源半导体图案05包括各晶体 管的沟道区和源漏区。
如图1所示，多个子像素包括多个最小重复单元，每个最小重复单元包括一个红色子像素01、一个蓝色子像素02以及两个绿色子像素03。每个最小重复单元中，红色子像素01与一个绿色子像素03构成第一像素单元010，蓝色子像素02与另一个绿色子像素03构成第二像素单元020，如每个最小重复单元中，红色子像素01和蓝色子像素02分别被第一像素单元010和第二像素单元020共用。
如图1所示，第一像素单元010中，红色子像素01的像素电路和绿色子像素03中的像素电路沿X方向排列；第二像素单元020中，蓝色子像素02和绿色子像素03中的像素电路沿X方向排列。
以图1中的Y方向的箭头所指的方向为向上，X方向的箭头所指的方向为向右，图1示意性的示出第一像素单元010中的绿色子像素03位于红色子像素01右下方，第二像素单元020中的绿色子像素03位于蓝色子像素02的右下方，且各子像素的发光元件的阳极06电连接至有源半导体图案05中的位置04(如发光控制晶体管的源极或漏极)。
采用图1所示的像素借用关系，红色子像素01和蓝色子像素02的阳极06都需要向下延伸以与有源半导体图案05中的位置04(如发光控制晶体管的源极或漏极)处电连接，此时，子像素中阳极的用于电连接有源半导体图案05的位置04的部分位于子像素的发光区下方。
图2为图1所示显示基板中显示区边界与下pad区的示意图，图3为图2所示区域B的放大图。如图2和图3所示，显示基板还包括位于显示区AA的一侧的pad区，例如位于显示区AA的下方的下pad区，下pad区可以包括下边框，下pad区包括绑定区，绑定区位于下pad区靠近显示区AA的位置。
如图2和图3所示，最靠近绑定区的一行子像素为一行绿色子像素03。
如图3所示，显示基板还包括导电层07，导电层07位于发光元件的阳极06与有源半导体图案05之间，例如导电层07可以包括电源信号线以传输VDD信号，导电层07还可以包括数据线以传输数据线号。下pad区设置有与电源信号线电连接的信号传输线08。
如图3所示，采用图1所示的像素借用关系，至少部分子像素中阳极的用于电连接有源半导体图案05的部分向靠近下pad区的一侧延伸，与最靠近下pad区的子像素的阳极电连接的有源半导体图案05包括位于显示区AA的边界 B01靠近信号源08的边界B02的一侧的部分。为了满足最靠近下pad区的子像素的像素电路设计，需要将边界B01与边界B02之间的间距设置的较大，由此容易导致下pad区需要保留较大的尺寸，即显示装置的下边框在Y方向的尺寸较大。
本公开实施例提供一种显示基板以及显示装置。显示基板包括显示区和位于显示区至少一侧的周边区。显示基板包括位于衬底基板上的多个子像素，位于显示区的至少部分子像素包括发光元件和像素电路，发光元件包括发光功能层以及沿垂直于衬底基板的方向位于发光功能层两侧的第一电极和第二电极，第一电极位于发光功能层与衬底基板之间；像素电路包括驱动晶体管和发光控制晶体管，发光元件的第一电极与发光控制晶体管电连接，显示基板还包括位于周边区的绑定区，绑定区仅位于显示区的一侧。像素电路中，发光控制晶体管位于驱动晶体管远离绑定区的一侧。本公开实施例通过对位于显示区的像素电路进行设计，在充分利用像素空间的基础上，有利于减小显示装置的下边框。
下面结合附图对本公开实施例提供的显示基板以及显示装置进行描述。
图4为根据本公开实施例提供的显示基板上局部像素排列结构示意图，图5为图4所示显示基板的显示区与周边区邻接部分示意图，图6为图5所示显示基板中的区域C的放大图，图7为沿图6所示CC’线所截的局部截面结构示意图。
如图4至图7所示，显示基板包括显示区10和位于显示区10至少一侧的周边区20。例如，显示区10为显示基板中用于显示的区域，周边区20为位于显示区10的周边且不用于显示的区域。
如图4至图7所示，显示基板包括衬底基板11以及位于衬底基板11上的多个子像素40。例如，多个子像素40的至少部分位于显示区10。例如，位于显示区10的子像素40的至少部分用于显示画面。例如，位于显示区10的所有子像素40均用于显示画面。
如图4至图7所示，位于显示区10的至少部分子像素40包括发光元件410和像素电路420，发光元件410包括发光功能层413以及沿垂直于衬底基板11的方向位于发光功能层413两侧的第一电极411和第二电极412，第一电极411位于发光功能层413与衬底基板11之间。
例如，如图7所示，显示基板还包括像素限定图案50，像素限定图案50位于发光元件410的第一电极411远离衬底基板11的一侧，且像素限定图案 50包括多个开口51以及围绕多个开口51的限定部52，多个发光元件410至少部分位于多个开口51中。图7示意性的示出发光元件410的第一电极411远离第二电极412的一侧设置有结构层011，结构层011可以包括衬底基板、有源半导体图案所在层、栅线所在膜层、数据线所在膜层、多个绝缘层等膜层。
例如，限定部52为限定开口51的结构。例如，限定部52的材料可以包括聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等。
例如，像素限定图案50的开口51被配置为限定发光元件410的发光区401。例如，多个子像素40的发光元件410可以与多个开口51一一对应设置。例如，发光元件410可以包括位于开口51中的部分，以及在垂直于衬底基板11的方向与限定部52交叠的部分。
例如，像素限定图案50的开口51被配置为暴露发光元件410的第一电极411，暴露的第一电极411至少部分与发光元件410中的发光功能层413接触。例如，第一电极411的至少部分位于限定部52与衬底基板11之间。例如，当发光功能层413位于像素限定图案50的开口51中时，位于发光功能层413两侧的第一电极411和第二电极220能够驱动像素限定图案50的开口51中的发光功能层413进行发光。例如，上述发光区401可以指发光元件的有效发光的区域，发光区401的形状指二维形状，例如发光区401的形状可以与像素限定图案50的开口51的形状相同。例如，像素限定图案50的开口51可以为靠近衬底基板11一侧尺寸小，远离衬底基板11一侧尺寸大的形状。例如，发光区401的形状可以与像素限定图案50的开口51靠近衬底基板11一侧的大小和形状大致相同。
例如，第一电极411可以为阳极，第二电极412可以为阴极。例如，阴极可由高导电性和低功函数的材料形成，例如，阴极可采用金属材料制成。例如，阳极可由具有高功函数的导电材料形成。
如图4至图7所示，像素电路420包括驱动晶体管T3和发光控制晶体管T6，发光元件410的第一电极411与发光控制晶体管T6电连接。
如图4至图7所示，显示基板还包括位于周边区20的绑定区21，绑定区21位于显示区10的第一侧。例如，绑定区21仅位于显示区10的一侧。例如，绑定区21位于显示区10在Y方向上的一侧。例如，以图5中的Y方向的箭头所指的方向为向上，绑定区21位于显示区10的下方。
如图4至图7所示，同一个像素电路420中，发光控制晶体管T6位于驱 动晶体管T3远离绑定区21的一侧。例如，像素电路420包括有源半导体图案，有源半导体图案包括各晶体管的沟道区和源漏区，发光控制晶体管T6的沟道区位于驱动晶体管T3的沟道区远离绑定区21的一侧。例如。发光控制晶体管T6的栅极位于驱动晶体管T3的栅极远离绑定区的一侧。
例如，各像素电路420中的驱动晶体管T3位于发光控制晶体管T6与绑定区21之间。例如，各像素电路420中，驱动晶体管T3位于发光控制晶体管T6的下方。例如，同一像素电路420中，驱动晶体管T3的沟道区位于发光控制晶体管T6的沟道区与绑定区21之间。例如，各像素电路420中，驱动晶体管T3的沟道区位于发光控制晶体管T6的沟道区的下方。
本公开实施例通过对位于显示区的像素电路进行设计，将像素电路中的发光控制晶体管设置在驱动晶体管远离绑定区的一侧，可以在充分利用像素空间的基础上，有利于提高子像素的第一电极的平坦性以及减小显示装置的下边框。
例如，如图5所示，绑定区21所在周边区20包括pad区，该pad区包括绑定区21、CT(Cell Test)22、COP(IC On Panel)23、第一信号传输线24(如传输VSS信号)、第二信号传输线25(如传输VDD信号)以及FOP(FPC On Panel)26等结构。
例如，绑定区21被配置为与数据驱动芯片和栅极驱动芯片的至少之一绑定。例如，绑定区21可以包括信号输入垫以及与信号输入垫电连接的传输线，如数据线可以通过传输线与信号输入垫电连接。例如，绑定区21可以包括弯折区，上述CT(Cell Test)22、COP(IC On Panel)23以及FOP(FPC On Panel)26等结构可以弯折到显示基板不用显示的背面，如发光元件位于显示基板的第一面(如正面)，上述CT(Cell Test)22、COP(IC On Panel)23以及FOP(FPC On Panel)26等结构可以弯折到显示基板的第二面(如背面)。
图8为根据本公开实施例提供的像素电路的等效图。例如，如图8所示，像素电路420中的发光控制晶体管T6可以为第一发光控制晶体管T6，像素电路420还包括第二复位晶体管T1、第二发光控制晶体管T5、数据写入晶体管T4、阈值补偿晶体管T2、第一复位控制晶体管T7以及存储电容C。
例如，显示基板还包括复位电源信号线、扫描信号线、电源信号线、复位控制信号线、发光控制信号线以及数据线。
例如，阈值补偿晶体管T2的第一极与驱动晶体管T3的第一极电连接，阈 值补偿晶体管T2的第二极与驱动晶体管T3的栅极电连接；第一复位控制晶体管T7的第一极与复位电源信号线电连接以接收复位信号Vinit，第一复位控制晶体管T7的第二极与发光元件410的第一电极电连接(即N4节点)；数据写入晶体管T4的第一极与驱动晶体管T3的第二极电连接，数据写入晶体管T4的第二极与数据线电连接以接收数据信号Data，数据写入晶体管T4的栅极与扫描信号线电连接以接收扫描信号Gate；存储电容C的第一极与电源信号线电连接，存储电容C的第二极与驱动晶体管T3的栅极电连接；阈值补偿晶体管T2的栅极与扫描信号线电连接以接收补偿控制信号；第一复位晶体管T7的栅极与复位控制信号线电连接以接收复位控制信号Reset(N+1)；第二复位晶体管T1的第一极与复位电源信号线电连接以接收复位信号Vinit，第二复位晶体管T1的第二极与驱动晶体管T3的栅极电连接，第二复位晶体管T1的栅极与复位控制信号线电连接以接收复位控制信号Reset(N)；第一发光控制晶体管T6的栅极与发光控制信号线电连接以接收发光控制信号EM；第一发光控制晶体管T6的第一极与驱动晶体管T3的第一极电连接，第一发光控制晶体管T6的第二极与发光元件410的第一电极电连接；第二发光控制晶体管T5的第一极与电源信号线电连接以接收第一电源信号VDD，第二发光控制晶体管T5的第二极与驱动晶体管T3的第二极电连接，第二发光控制晶体管T5的栅极与发光控制信号线电连接以接收发光控制信号EM，发光元件410的第二电极与电压端VSS连接。上述电源信号线指输出电压信号VDD的信号线，可以与电压源连接以输出恒定的电压信号，例如正电压信号。
例如，扫描信号和补偿控制信号可以相同，即，数据写入晶体管T3的栅极和阈值补偿晶体管T2的栅极可以电连接到同一条信号线以接收相同的信号，减少信号线的数量。例如，数据写入晶体管T3的栅极和阈值补偿晶体管T2的栅极也可以分别电连接至不同的信号线，即数据写入晶体管T3的栅极电连接到第一扫描信号线，阈值补偿晶体管T2的栅极电连接到第二扫描信号线，而第一扫描信号线和第二扫描信号线传输的信号可以相同，也可以不同，从而使得数据写入晶体管T3的栅极和阈值补偿晶体管T2可以被分开单独控制，增加控制像素电路的灵活性。
例如，第一发光控制晶体管T6和第二发光控制晶体管T5被输入的发光控制信号可以相同，即，第一发光控制晶体管T6的栅极和第二发光控制晶体管T5的栅极可以电连接到同一条信号线以接收相同的信号，减少信号线的数量。 例如，第一发光控制晶体管T6的栅极和第二发光控制晶体管T5的栅极也可以分别电连接至不同的发光控制信号线，而不同的发光控制信号线传输的信号可以相同，也可以不同。
例如，第一复位晶体管T7和第二复位晶体管T1被输入的复位控制信号可以相同，即，第一复位晶体管T7的栅极和第二复位晶体管T1的栅极可以电连接到同一条信号线以接收相同的信号，减少信号线的数量。例如，第一复位晶体管T7的栅极和第二复位晶体管T1的栅极也可以分别电连接至不同的复位控制信号线，此时，不同复位控制信号线上的信号可以相同也可以不相同。
例如，如图8所示，显示基板工作时，在画面显示的第一阶段，第二复位晶体管T1打开，使N1节点的电压初始化；在画面显示的第二阶段，data数据通过数据写入晶体管T4、驱动晶体管T3以及阈值补偿晶体管T2存储在N1节点；在第三发光阶段，第二发光控制晶体管T5、驱动晶体管T3以及第一发光控制晶体管T6均打开，发光元件410正向导通发光。
需要说明的是，在本公开实施例中，各像素电路除了可以为图8所示的7T1C(即七个晶体管和一个电容)结构之外，还可以为包括其他数量的晶体管的结构，如7T2C结构、6T1C结构、6T2C结构或者9T2C结构，本公开实施例对此不作限定。图1所示显示基板中像素电路的等效图可以与图8所示像素电路的等效图相同。
图9A为图4所示显示基板中的有源半导体图案的局部结构示意图。例如，如图4至图7以及图9A所示，像素电路420包括有源半导体图案500，有源半导体图案500包括各晶体管的沟道区510和源漏区520。例如，源漏区520可以包括源极区和漏极区。
例如，图9A示意性示出了有源半导体图案500可采用半导体材料图案化形成。有源半导体图案500可用于制作上述的驱动晶体管T3、数据写入晶体管T4、第二发光控制晶体管T5、第一发光控制晶体管T6和第一复位控制晶体管T7的有源层以用于形成上述晶体管的沟道区。有源半导体图案500包括各子像素的上述晶体管的有源层图案(沟道区)和掺杂区图案(源漏区)，且同一像素电路中的上述晶体管的有源层图案和掺杂区图案一体设置。
例如，有源半导体图案500可采用非晶硅、多晶硅、氧化物半导体材料等制作。需要说明的是，上述的源极区域和漏极区域可为掺杂有n型杂质或p型杂质的区域。
例如，有源半导体图案500远离衬底基板的一侧设置有金属层，如栅极金属层，该金属层包括上述扫描信号线、复位控制信号线、发光控制信号线以及驱动晶体管T3、数据写入晶体管T4、第二发光控制晶体管T5、第一发光控制晶体管T6和第一复位控制晶体管T7的栅极。图9A中各虚线矩形框示出了上述金属层与有源半导体图案500交叠的各个部分以作为各个晶体管的沟道区510，在每个沟道区510两侧的有源半导体图案500通过离子掺杂等工艺导体化作为各个晶体管的第一极和第二极(即上述源漏区520)。晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在物理结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管，除作为控制极的栅极，直接描述了其中一极为第一极，另一极为第二极，所以本公开的实施例中全部或部分晶体管的第一极和第二极根据需要是可以互换的。
例如，如图5和图9A所示，驱动晶体管T3的沟道区的形状包括U形，U形的开口朝向远离绑定区21的一侧。例如，U形的开口朝上。
例如，下pad区可以包括与数据线电连接的扇形布线。
例如，如图5和图9A所示，同一像素电路中，数据写入晶体管T4的沟道区位于驱动晶体管T3的沟道区靠近下pad区的一侧。例如，同一像素电路中，数据写入晶体管T4的沟道区位于驱动晶体管T3的沟道区靠近下pad区的一侧。例如，同一像素电路中，第二发光控制晶体管T5的沟道区位于驱动晶体管T3的沟道区远离下pad区的一侧。例如，同一像素电路中，第一复位控制晶体管T7的沟道区位于驱动晶体管T3的沟道区远离下pad区的一侧。
例如，显示基板还包括用于放置摄像头的摄像区，如摄像区可以位于显示区远离绑定区的一侧(如显示区的上侧)，或者位于显示区的中心远离绑定区的一侧。例如，摄像区位于显示区远离绑定区的一侧，像素电路中的发光控制晶体管位于驱动晶体管靠近摄像区的一侧。例如，摄像区位于显示区的中心远离绑定区的一侧，位于摄像区与绑定区之间的像素电路中的发光控制晶体管位于驱动晶体管靠近摄像区的一侧。
例如，形成像素电路中的第二复位晶体管T1和阈值补偿晶体管T2的沟道区的半导体层可以位于有源半导体图案远离衬底基板的一侧，该半导体层可以包括氧化物半导体材料。例如，像素电路的第二复位晶体管T1和阈值补偿晶体管T2中的有源层采用氧化物半导体的情况下，因用氧化物半导体的晶体管具备磁滞特性好，漏电流低的特点，同时迁移率(Mobility)较低，故可以采 用氧化物半导体的晶体管代替晶体管中的低温多晶硅材料，形成低温多晶硅-氧化物的(LTPO)像素电路，实现低漏电，利于提高晶体管的栅极电压的稳定性。
当然，本公开实施例不限于像素电路的有源半导体图案为图9A所示的有源半导体图案，第二复位晶体管T1和阈值补偿晶体管T2的沟道区的半导体层也可以与其他晶体管的沟道区的半导体层位于同一层，即有源半导体图案可以包括第二复位晶体管T1、阈值补偿晶体管T2、驱动晶体管T3、数据写入晶体管T4、第二发光控制晶体管T5、第一发光控制晶体管T6和第一复位控制晶体管T7的沟道区。
图9B为图1所示显示基板中的有源半导体图案的局部结构示意图。例如，如图9B所示，有源半导体图案05可采用半导体材料图案化形成。有源半导体图案05可用于制作上述的驱动晶体管T3、数据写入晶体管T4、第二发光控制晶体管T5、第一发光控制晶体管T6和第一复位控制晶体管T7的有源层以形成各晶体管的沟道区。例如，有源半导体图案05可采用非晶硅、多晶硅、氧化物半导体材料等制作。需要说明的是，上述的源极区域和漏极区域可为掺杂有n型杂质或p型杂质的区域。
例如，有源半导体图案05远离衬底基板的一侧设置有金属层，如栅极金属层，该金属层包括上述扫描信号线、复位控制信号线、发光控制信号线以及驱动晶体管T3、数据写入晶体管T4、第二发光控制晶体管T5、第一发光控制晶体管T6和第一复位控制晶体管T7的栅极。图9B中各虚线矩形框示出了上述晶体管栅极所在导电层与有源半导体图案05交叠的各个部分以作为各个晶体管的沟道区。例如，形成像素电路中的第二复位晶体管T1和阈值补偿晶体管T2的沟道区的半导体层可以位于有源半导体图案远离衬底基板的一侧，该半导体层可以包括氧化物半导体材料。
例如，如图1至图3以及图9B所示，至少一个像素电路的同一像素电路中，驱动晶体管T3的沟道区位于发光控制晶体管T6的沟道区远离下pad区的一侧。
例如，如图1至图3以及图9B所示，至少一个像素电路的同一像素电路中，第二发光控制晶体管T5的沟道区位于驱动晶体管T3的沟道区靠近下pad区的一侧。
例如，如图1至图3以及图9B所示，最靠近下pad区的子像素中，像素 电路比发光元件的第一电极更靠近下pad区。例如，有源半导体图案05包括位于边界B01与边界B02之间的部分。
例如，如图1至图3以及图9B所示，驱动晶体管T3的沟道区的形状包括U形，U形的开口朝向绑定区21所在周边区20的一侧。例如，U形的开口朝下。
图10A为根据本公开实施例提供的第一导电层的局部结构示意图，图10B为根据本公开实施例提供的第二导电层的局部结构示意图，图10C为根据本公开实施例提供的有源半导体图案、第一导电层以及第二导电层的叠层结构示意图，图10D为根据本公开实施例提供的有源半导体图案、第二导电层以及发光元件的第一电极的叠层结构示意图，图10E为根据本公开实施例提供的发光元件的第一电极的结构示意图。图10A至图10E仅示意性示出了显示基板中部分膜层的叠层结构示意图，除此之外的其他膜层还可以包括栅线所在膜层、第二复位晶体管T1和阈值补偿晶体管T2的沟道区的半导体层等膜层。
例如，如图8、图9A、图10A至图10D所示，显示基板包括位于发光元件的第一电极与衬底基板之间的第一导电层600(如SD1层)，第一导电层600包括复位电源信号线610，该复位电源信号线610与第一复位晶体管T7的第一极电连接以提供复位信号。例如，上述复位电源信号线610可以为与第一复位晶体管T7的第一极电连接的第一复位电源信号线，显示基板还包括第二复位电源信号线，第二复位电源信号线的第一部分位于第一导电层600与第一复位晶体管T7的栅极所在膜层之间，被配置为与第二复位晶体管T1的第一极电连接以提供复位信号。
例如，如图8、图9A、图10A至图10D所示，第一导电层600还包括连接结构620，连接结构620的一端与驱动晶体管T1的栅极电连接，连接结构620的另一端与第二复位晶体管T1的第二极和阈值补偿晶体管T2的第二极电连接。
例如，如图8、图9A、图10A至图10D所示，第一导电层600还包括第一电源信号线630，显示基板还包括位于第一导电层600与发光元件的第一电极之间的第二导电层700(如SD2层)，第二导电层700包括沿Y方向延伸的数据线710和第二电源信号线720，每个第一电源信号线630分别与位于其两侧的两条第二电源信号线720电连接以形成网格状。网格状的电源线号线设置方式可以将各个像素的第二电源信号线电连接，有利于降低第二电源信号线的 压降，从而改善显示器件的均一性。
例如，如图8、图9A、图10A至图10D所示，第一导电层600还包括与第二复位电源信号线的第一部分电连接的第二部分640。
例如，如图8、图9A、图10A至图10D所示，第一导电层600还包括连接结构650，数据写入晶体管T4的第二极通过连接结构650与数据线710电连接以接收数据信号。
例如，如图8、图9A、图10A至图10D所示，第一导电层600还包括连接结构660(即第一连接结构660)，第二导电层700还包括的连接结构730(即第二连接结构730)，第一发光控制晶体管T6的第二极通过第一连接结构660和第二连接结构730与发光元件的第一电极411电连接。
例如，如图8、图9A、图10A至图10D所示，第一导电层600还包括连接结构670，第一发光控制晶体管T6的第一极通过连接结构670与阈值补偿晶体管T2的第一极电连接。
例如，如图4、图10B和图10D所示，第二电源信号线720包括垫块721，多条第二电源信号线720包括的多个垫块721可以与一部分子像素(如后续提到的第一子像素100和第三子像素100的至少之一)的发光元件的发光区处的第一电极交叠，以起到提高子像素的发光区处发光功能层的平坦度的作用，降低显示时出现色偏等不良的几率，以改善显示效果。
例如，如图4和图10A所示，第一电源信号线630包括垫块631，多条第一电源信号线630包括的多个垫块631可以与另一部分子像素(如后续提到的第二子像素200)的发光元件的发光区处的第一电极交叠，以起到提高子像素的发光区处发光功能层的平坦度的作用，降低显示时出现色偏等不良的几率，以改善显示效果。
例如，如图4至图6所示，最靠近绑定区21的子像素40中，像素电路420的有源半导体图案500最靠近绑定区21的一端为第一端部501，发光元件410的第一电极411最靠近绑定区21的一端为第二端部4110，第二端部4110比第一端部501更靠近绑定区21。
例如，如图4至图6和图9A所示，最靠近绑定区21的子像素40中，像素电路420的有源半导体图案500最靠近绑定区21的第一端部501为数据写入晶体管T4的第二极以与数据线710电连接。例如，发光元件410的第一电极411的第二端部4110可以为该第一电极411最靠近绑定区的点。
例如，如图4至图6所示，显示区10靠近绑定区21所在周边区20的边界为边界B10，最靠近绑定区21的子像素40中，像素电路420中有源半导体图案500的第一端部501与边界B10之间的距离大于发光元件410的第一电极411的第二端部4110与边界B10之间的距离。
例如，如图4至图6所示，最靠近绑定区21的子像素40中，像素电路420的有源半导体图案500均位于显示区10的边界B10内。
例如，如图4至图6所示，最靠近绑定区21的子像素40中，像素电路420的各个晶体管均位于显示区10内。例如，最靠近绑定区21的子像素40中，像素电路420的各个晶体管的沟道区均比发光元件410的第一电极411的第二端部4110更远离绑定区21。
例如，如图6所示，第二信号传输线25与第二电源信号线720电连接以向第二电源信号线720传输电源信号，如VDD信号。例如，第二信号传输线25包括多个开孔，以利于第二信号传输线25与衬底基板之间的有机层的形变以及放水汽等，通过对有机层进行放水汽，可以有效保护显示区的发光元件。
例如，图6所示第二信号传输线25靠近显示区10的一侧的边界B20与显示区边界B10之间的距离比图3所示边界B01与边界B02之间的距离小30～50微米。例如，图6所示第二信号传输线25靠近显示区10的一侧的边界B20与显示区边界B10之间的距离比图3所示边界B01与边界B02之间的距离小35～45微米。图6所示第二信号传输线25靠近显示区10的一侧的边界B20与显示区边界B10之间的距离比图3所示边界B01与边界B02之间的距离小37～42微米。图6所示第二信号传输线25靠近显示区10的一侧的边界B20与显示区边界B10之间的距离比图3所示边界B01与边界B02之间的距离小39～40微米。
本公开实施例提供的显示基板中，通过将像素电路的发光控制晶体管设置在驱动晶体管远离绑定区的一侧，可以使得最靠近绑定区的像素电路中的第一电极比像素电路各晶体管更靠近绑定区，有利于降低显示区靠近绑定区的边缘与绑定区所在pad区中第二信号传输线靠近显示区的边缘之间的距离，进而使得该pad区无需保留较大的尺寸，有利于减小显示装置的下边框的尺寸。
例如，如图4、图5和图9A所示，至少一个子像素40中的同一子像素中，发光控制晶体管T6的沟道区位于发光元件410的发光区401的中心远离绑定区21的一侧。例如，至少一个子像素40中，发光控制晶体管T6位于发光元 件410的发光区401远离绑定区21的一侧。例如，至少一行子像素40中相同颜色的子像素中，发光控制晶体管T6的沟道区位于发光元件410的发光区401的中心远离绑定区21的一侧。例如，至少两行相同颜色子像素40中，发光控制晶体管T6的沟道区位于发光元件410的发光区401的中心远离绑定区21的一侧。例如，至少一行子像素40中的每个子像素40中，发光控制晶体管T6的沟道区位于发光元件410的发光区401的中心远离绑定区21的一侧。例如，每个子像素40中，发光控制晶体管T6的沟道区位于发光元件410的发光区401的中心远离绑定区21的一侧。
上述发光区的中心例如为该子像素的发光区的几何中心，或者为该子像素的发光区的各个边的中垂线的交点，或者为该子像素的发光区中到各个边的垂直距离大致相等的点。当然，上述发光区的中心可以允许有一定的误差。例如，发光区的中心可以为以发光区的几何中心为圆心半径为3μm范围内的任何一个点。
例如，多个子像素40包括被配置为发出不同颜色光的不同颜色子像素，发出一种颜色光的子像素中，发光控制晶体管T6位于发光元件410的发光区401远离绑定区21的一侧。例如，发出两种不同颜色光的两种不同颜色子像素中，发光控制晶体管T6位于发光元件410的发光区401远离绑定区21的一侧。
例如，如图4和图10E所示，多个子像素40包括多个第一子像素100、多个第二子像素200以及多个第三子像素300。例如，第一子像素100和第三子像素300之一为发出红光的红色子像素，第一子像素100和第三子像素300的另一个为发出蓝光的蓝色子像素，第二子像素200为发出绿光的绿色子像素。例如，第一子像素100为红色子像素，第三子像素300为蓝色子像素，蓝色子像素的发光区的面积大于红色子像素的发光区的面积。例如，蓝色子像素的发光区的面积大于绿色子像素的发光区的面积。当然，本公开实施例不限于此，第一子像素、第二子像素以及第三子像素的名称可以互换，如第一子像素可以为绿色子像素，第二子像素可以为蓝色子像素，第三子像素可以为红色子像素；或者，第一子像素可以为蓝色子像素，第二子像素可以为红色子像素，第三子像素可以为绿色子像素等。
例如，如图4和图10E所示，多个第一子像素100和多个第三子像素300沿第一方向(如图所示的X方向)和第二方向(如图所示的Y方向)均交替设置以形成多个第一像素行R1和多个第一像素列C1，多个第二子像素200沿 第一方向和第二方向阵列排布以形成多个第二像素行R2和多个第二像素列C2，多个第一像素行R1和多个第二像素行R2沿第二方向交替设置且在第一方向上彼此错开，多个第一像素列C1和多个第二像素列C2沿第一方向交替设置且在第二方向上彼此错开，第一方向和第二方向相交。例如，第一方向与第二方向可以垂直。例如，第一方向和第二方向可以互换。
例如，以第一像素行R1中相邻的第一子像素100和第三子像素300的发光区的中心，以及沿列方向与该相邻的第一子像素100和第三子像素300分别相邻的第一子像素100和第三子像素300的发光区的中心为虚拟四边形的四个顶点，虚拟四边形内设置有一个第二子像素200的发光区的中心。
例如，如图4和图10E所示，一个第二像素行R2包括沿第一方向排列的多个第二子像素对2120，一个第二子像素对2120中的两个第二子像素200分别为第一像素块210和第二像素块220，且第一像素块210和第二像素块220沿第一方向交替设置。例如，一个第二像素列C2中的第一像素块210和第二像素块220沿第二方向交替设置。
例如，如图4和图10E所示，至少两个第二像素行R2包括沿第一方向排列的多个第二子像素对2120，至少两个第二子像素对2120中的两个第二子像素200分别为第一像素块210和第二像素块220，且第一像素块210和第二像素块220沿第一方向交替设置。例如，至少两个第二像素列C2中的第一像素块210和第二像素块220沿第二方向交替设置。
例如，如图4和图10E所示，每个第二像素行R2包括沿第一方向排列的多个第二子像素对2120，每个第二子像素对2120中的两个第二子像素200分别为第一像素块210和第二像素块220，且第一像素块210和第二像素块220沿第一方向交替设置。例如，每个第二像素列C2中的第一像素块210和第二像素块220沿第二方向交替设置。
例如，如图4和图10E所示，多个子像素40包括多个最小重复单元R，一个最小重复单元R包括一个第一子像素100，一个第一像素块210、一个第二像素块220以及一个第三子像素300。例如，至少两个最小重复单元R包括一个第一子像素100，一个第一像素块210、一个第二像素块220以及一个第三子像素300。例如，每个最小重复单元R包括一个第一子像素100，一个第一像素块210、一个第二像素块220以及一个第三子像素300。例如，每个最小重复单元R包括两行四列子像素40。
例如，如图4和图10E所示，一个最小重复单元R中，第一像素块210与第一子像素100构成第一像素单元R1，第二像素块220与第三子像素300构成第二像素单元R2。例如，至少两个最小重复单元R中，第一像素块210与第一子像素100构成第一像素单元R1，第二像素块220与第三子像素300构成第二像素单元R2。例如，每个最小重复单元R中，第一像素块210与第一子像素100构成第一像素单元R1，第二像素块220与第三子像素300构成第二像素单元R2。
上述第一像素单元和第二像素单元不是严格意义上的像素，即由完整的一个第一子像素、一个第二子像素以及一个第三子像素定义的一个像素。这里的最小重复单元是指像素排列结构可以包括多个重复排列的该最小重复单元。
例如，第一子像素100和第三子像素300为共用子像素，通过虚拟算法，可以使得四个子像素实现两个虚拟像素单元的显示。例如，同一行重复单元中，第二个重复单元中的第一子像素100、第一个重复单元中的第三子像素300以及第一个重复单元中靠近第二个重复单元的第二子像素200形成一个虚拟像素单元，同时第二个重复单元中的第一子像素100还与该重复单元中的第三子像素300以及与该重复单元中的靠近第一个重复单元的第二子像素200形成一个虚拟像素单元；另外，第二个重复单元中的第三子像素300还与该重复单元中的另一个第二子像素200以及第三个重复单元中的第一子像素100形成一个虚拟像素单元，从而可以有效的提高该显示基板的分辨率。
例如，如图4、图6和图10E所示，第一像素单元R1中，第一像素块210位于第一子像素100远离绑定区21的一侧；第二像素单元R2中，第二像素块220位于第三子像素300远离绑定区21的一侧。
例如，以Y方向的箭头所指的方向为向上，X方向的箭头所指的方向为向右，第一像素单元R1中的第一像素块210位于第一子像素100的右上方，第二像素单元R2中的第二像素块220位于第三子像素300右上方。
在本公开实施例提供的显示基板的第一像素单元与第二像素单元中，通过改变第一子像素和第三子像素借用不同位置的第二子像素来优化像素空间与设计，从而达到改善发光元件的第一电极的平坦性和优化像素空间结构，进而减小下边框的目的。
例如，如图4和图5所示，第一子像素100和第三子像素300的至少之一中的同一子像素中，发光控制晶体管T6的沟道区位于发光元件410的发光区 的中心远离绑定区21的一侧。例如，第一子像素100和第三子像素300中的同一子像素中，发光控制晶体管T6的沟道区均位于发光元件410的发光区的中心远离绑定区21的一侧。
例如，如图10E所示，第一子像素100可以与位于其右上方的第二子像素200，或者与位于其右下方的第二子像素100构成第一像素单元；同理，第三子像素300可以与位于其右上方的第二子像素200，或者与位于其右下方的第二子像素100构成第二像素单元。本公开实施例中，第一子像素100中，发光控制晶体管T6位于发光区的上方，该第一子像素100通过与位于其右上方的第二子像素200构成第一像素单元，可以方便像素电路设计，降低对第二导电层中起到平坦化作用的垫块的形状进行改变而影响像素平坦性的几率，有利于防止色偏的产生；此外，还可以降低对发光元件的第一电极对应节点的电容的影响，如防止影响低灰阶的画质，如果此处电容越大，低灰阶下就需要先把发光元件的第一电极对应节点的电容充满，导致低灰阶下对该节点充电的电压减小，这样像素起亮的时间就会较长(响应时间)，进而影响画质。同理，第三子像素300中，发光控制晶体管T6位于发光区的上方，该第三子像素300通过与位于其右上方的第二子像素200构成第二像素单元，可以方便像素电路设计。
例如，如图4、图9A、图10A至图10E所示，第一像素单元R1中，第一像素块210的像素电路与第一子像素100的像素电路沿第一方向排列；第二像素单元R2中，第二像素块220的像素电路与第三子像素300的像素电路沿第一方向排列。例如，位于同一像素单元中的两个子像素的像素电路沿第一方向排列，以方便像素借用。
例如，如图4、图9A、图10A至图10E所示，第一像素单元R1中，第一像素块210的有源半导体图案500和第一子像素100的有源半导体图案500相对于位于两者之间且沿第二方向延伸的直线对称分布；第二像素单元R2中，第二像素块220的有源半导体图案500和第三子像素300的有源半导体图案500相对于位于两者之间且沿第二方向延伸的直线对称分布，以有利于节省有源半导体图案的分布空间。
例如，如图4、图9A、图10A至图10E所示，第一像素单元R1中的第一像素块210的有源半导体图案500和位于第二像素单元R2且与该第一像素块210相邻的第三子像素300的有源半导体图案500为一体化结构，以有利于节 省有源半导体图案的分布空间的同时，可以将两条数据线设置为与第二子像素的发光区交叠以利于提高第二子像素的发光区内发光功能层的平坦性。例如，第二像素单元R2中的第二像素块220的有源半导体图案500和位于第一像素单元R1且与该第二像素块220相邻的第一子像素100的有源半导体图案500为一体化结构，以有利于节省有源半导体图案的分布空间的同时，可以将两条数据线设置为与第二子像素的发光区交叠以利于提高第二子像素的发光区内发光功能层的平坦性。
例如，如图4、图9A、图10A至图10E所示，第一子像素100在X方向的两侧各设置两条数据线710。例如，在X方向排列的相邻第一子像素100和第三子像素300之间设置两条数据线710。
例如，如图4和图10E所示，发光元件410的第一电极411包括彼此电连接的主体电极4111和连接电极4112，主体电极4111与发光元件410的发光区401交叠，连接电极4112与发光区401没有交叠，且连接电极4112与发光控制晶体管T6电连接。例如，主体电极4111和连接电极4112可以为一体化的结构。
例如，如图4、图10A至图10E所示，主体电极4111的形状与发光区401的形状大致相同，例如四边形。例如，发光区401在衬底基板11上的正投影位于主体电极4111在衬底基板11上的正投影内。
例如，如图4、图10A至图10E所示，第一子像素100和第三子像素300中，主体电极4111的至少部分在衬底基板11上的正投影与垫块721在衬底基板11上的正投影交叠。例如，第一子像素100和第三子像素300中，主体电极4111的中心在衬底基板11上的正投影位于垫块721在衬底基板11上的正投影内。例如，第一子像素100和第三子像素300中，发光区401的中心在衬底基板11上的正投影位于垫块721在衬底基板11上的正投影内。例如，第一子像素100和第三子像素300中，发光区401在衬底基板11上的正投影位于垫块721在衬底基板11上的正投影内。
例如，如图4、图10A至图10E所示，第一子像素100和第三子像素300中，主体电极4111在衬底基板11上的正投影与复位电源信号线610、连接结构620以及第二复位电源信号线的第二部分640在衬底基板11上的正投影交叠。第一子像素100和第三子像素300中，每个主体电极4111在衬底基板11上的正投影与两个连接结构620在衬底基板11上的正投影交叠。
例如，如图4、图10A至图10E所示，与第一子像素100和第三子像素300中的主体电极4111交叠的两个连接结构620相对于该主体电极4111的沿Y方向延伸的中心线大致呈对称分布，以提高子像素的平坦性。例如，与第一子像素100和第三子像素300中的主体电极4111交叠的复位电源信号线610基本覆盖该主体电极4111的沿X方向延伸的中心线，以提高子像素的平坦性。
例如，如图4、图10A至图10E所示，第二子像素200中的主体电极4111在衬底基板11上的正投影与垫块631、数据线710以及第二电源信号线720在衬底基板11上的正投影交叠。
例如，如图4、图10A至图10E所示，第二子像素200中的主体电极4111在衬底基板11上的正投影与两条数据线710交叠，两条数据线710与该主体电极4111交叠的部分相对于该主体电极4111的沿Y方向延伸的中心线基本呈对称分布，以提高子像素的平坦性。
例如，如图4、图10A至图10E所示，第二导电层700还包括与第一子像素100和第三子像素300至少之一的发光区401交叠的第一交叠部701(例如为垫块721的一部分)，第一交叠部701的面积与该发光区401的面积之比为0.6～1。例如，第一交叠部701的面积与该发光区401的面积之比为0.7～0.9。例如，第一交叠部701的面积与该发光区401的面积之比为0.75～0.85。
例如，如图4、图10A至图10E所示，第一交叠部701相对于沿第二方向延伸的直线基本为对称分布。
例如，如图4、图10A至图10E所示，第二导电层700还包括与第二子像素200的发光区401交叠的第二交叠部702(例如为数据线710的一部分)，第二交叠部702相对于沿第二方向延伸的直线基本为对称分布。
例如，每个子像素40中，连接电极4112通过第一连接结构660和第二连接结构730与发光控制晶体管T6电连接。例如，第二连接结构730包括两端，第二连接结构730的一端与连接电极4112交叠以通过位于一绝缘层中的过孔与连接电极4112电连接，第二连接结构730的另一端与第一连接结构660交叠以通过位于另一绝缘层中的过孔与第一连接结构660电连接。
例如，如图4、图10A至图10E所示，第一子像素100和第三子像素300的至少之一的同一子像素中，发光控制晶体管T6的沟道区位于主体电极4111的中心远离绑定区21的一侧。例如，第一子像素100和第三子像素300中的同一子像素中，发光控制晶体管T6的沟道区均位于主体电极4111的中心远离 绑定区21的一侧。第一子像素100和第三子像素300的至少之一中的同一子像素中，连接电极4112位于主体电极4111远离绑定区21的一侧。
例如，如图4至图6以及图10A至图10E所示，最靠近绑定区21的一行子像素40为第一像素行R1。例如，最靠近绑定区21的一行子像素40包括交替设置的第一子像素100和第三子像素300。例如，最靠近绑定区21的一行子像素40包括交替设置的红色子像素100和蓝色子像素300。
例如，如图4至图6以及图10A至图10E所示，同一第二子像素200的发光控制晶体管T6的沟道区和发光元件410的发光区401的中心与绑定区210之间的距离分别为第一距离和第二距离，第一距离大于第二距离。例如，同一第二子像素200的发光控制晶体管T6的沟道区和发光元件410的发光区401中，沟道区相对于发光元件410的发光区401更远离绑定区21。
例如，如图4至图6以及图10A至图10E所示，第一子像素100和第三子像素300至少之一中，发光元件410的发光区401的顶角包括相对设置的第一角部A1和第二角部A2，构成第一角部A1的两条边的延长线的交点到该发光区401的中心的距离大于构成第二角部A2的两条边或其延长线的交点到该发光区401的中心的距离。例如，第一子像素100中，发光元件410的发光区401的顶角包括相对设置的第一角部A1和第二角部A2。
例如，如图4至图6以及图10A至图10E所示，第一子像素100和第三子像素300至少之一包括第一类型子像素40-1和第二类型子像素40-2，不同类型子像素中，第一角部A1的顶点指向第二角部A2的顶点的方向不同，且第一类型子像素40-1和第二类型子像素40-2中，第一角部A1的顶点指向第二角部A2的顶点的方向分别为第一指向方向和第二指向方向，第一指向方向和第二指向方向相反。例如，第一子像素100包括第一类型子像素40-1和第二类型子像素40-2。
例如，第一指向方向可以为图中所示的U方向的箭头所指的方向，第二指向方向可以为U方向的箭头所指的方向相反的方向，第一指向方向和第二指向方向可以互换；例如，第一指向方向也可以为图中所示的V方向的箭头所指的方向，第二指向方向也可以为V方向的箭头所指的方向相反的方向，第一指向方向和第二指向方向可以互换。
例如，如图4至图6以及图10A至图10E所示，第三子像素300的发光区的第一角部A1可以为圆倒角，第三子像素300的发光区的第一角部A1和 该第一角部A1相对的第一子像素100的发光区的顶角之间的距离为第一角部间距，第三子像素300的发光区的第二角部A2和该第二角部A2相对的第一子像素100的发光区的顶角之间的距离为第二角部间距，第一角部间距大于第二角部间距。
上述圆倒角可以指一段曲线形成的顶角，该曲线可以为圆弧，也可以为非规则的曲线，例如椭圆形中截取的曲线、波浪线等。本公开实施例示意性的示出该曲线具有相对于子像素的中心向外凸的形状，但不限于此，也可以为该曲线具有相对于子像素的中心向内凹的形状。例如，曲线为圆弧时，该圆弧的圆心角的范围可以为10°～150°。例如，该圆弧的圆心角的范围可以为60°～120°。例如，该圆弧的圆心角的范围可以为90°。例如，第一角部111包括的圆倒角的曲线长度可以为10～60微米。
例如，如图4至图6以及图10A至图10E所示，第一子像素100和第三子像素300至少之一还包括第三类型子像素40-3和第四类型子像素40-4，第三类型子像素40-3和第四类型子像素40-4中，第一角部A1的顶点指向第二角部A2的顶点的方向分别为第三指向方向和第四指向方向，第三指向方向和第四指向方向相反，第三指向方向与第一指向方向相交。例如，第一子像素100还包括第三类型子像素40-3和第四类型子像素40-4。
例如，第三指向方向可以为V方向的箭头所指的方向，第四指向方向可以为V方向的箭头所指的方向相反的方向，第三指向方向和第四指向方向可以互换；例如，第三指向方向可以为U方向的箭头所指的方向，第四指向方向可以为U方向的箭头所指的方向相反的方向，第三指向方向和第四指向方向可以互换。
图11A至图11E为根据本公开实施例中不同示例中像素排布示意图。
例如，图11A所示像素排布与图10E所示像素排布的不同之处在于第一子像素100可以至少包括图10E所示的第一类型子像素，但不限于此，第一子像素100还可以包括图10E所示第二类型子像素、第三类型子像素和第四类型子像素的至少之一。本公开实施例不限于仅第一子像素或第三子像素包括第一类型子像素、第二类型子像素、第三类型子像素和第四类型子像素的至少之一，第一子像素、第二子像素和第三子像素中的任意两种不同颜色子像素，或者三种不同颜色子像素可以均包括第一类型子像素、第二类型子像素、第三类型子像素和第四类型子像素的至少之一。
例如，图11B所示像素排布与图10E所示像素排布的不同之处在于第三子像素300仅包括两种类型子像素，但不限于此，第三子像素300还可以仅包括一种类型子像素或者三种类型子像素，如在第三子像素300仅包括一种类型子像素时，该一种类型子像素可以为图10E所示的任一类型子像素；在第三子像素300包括两种类型子像素时，该两种类型子像素可以为图10E所示的第一类型子像素和第二类型子像素，或者第三类型子像素和第四类型子像素，但不限于此，也可以为第一类型子像素和第三类型子像素，或者第二类型子像素和第四类型子像素，或者第一类型子像素和第四类型子像素，或者第二类型子像素和第三类型子像素，本公开实施例对此不作限制。
例如，图11C所示像素排布与图10E所示像素排布的不同之处在于各子像素均不包括图10E所示的四种类型子像素。例如，如图11C所示，第一子像素100和第三子像素300的发光区的边均向发光区中心弯曲。
各子像素的发光区的形状可以不限于图中所示的形状，还可以选自椭圆形，圆形，方形，长条形，菱形，梯形或其他形状。
例如，图11D和图11E所示子像素的排列不同于图10E所示子像素的排列。例如，第一子像素100、第二子像素200和第三子像素300的像素排列可以为real像素排列、三角形排列或者马赛克像素排列等。
例如，如图11D所示，第一子像素100、第二子像素200和第三子像素300可以沿X方向或者Y方向依次循环排列。例如，如图11E所示，第一子像素100和第二子像素200的发光区在沿X方向延伸的直线上的正投影交叠。
本公开实施例对于具有图4至图10C所示像素电路的显示基板中第一子像素、第二子像素和第三子像素的发光区的形状以及子像素的排列不作限制。
本公开另一实施例提供一种显示装置，包括上述任一种显示基板。本公开实施例提供的显示装置通过对位于显示区的像素电路进行设计，在充分利用像素空间的基础上，有利于减小显示装置的下边框。
例如，本公开实施例提供的显示装置可以为有机发光二极管显示装置。
例如，显示装置还可以包括位于显示基板的显示侧的盖板。
例如，该显示装置可以为具有屏下摄像头的手机、平板电脑、笔记本电脑、导航仪等任何具有显示功能的产品或者部件，本实施例不限于此。
有以下几点需要说明：
(1)本公开的实施例附图中，只涉及到与本公开实施例涉及到的结构， 其他结构可参考通常设计。
(2)在不冲突的情况下，本公开的同一实施例及不同实施例中的特征可以相互组合。
以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围由所附的权利要求确定。

Claims (18)

  1. 一种显示基板，包括显示区和位于所述显示区至少一侧的周边区，所述显示基板包括：
    衬底基板；
    多个子像素，位于所述衬底基板上，位于所述显示区的至少部分子像素包括发光元件和像素电路，所述发光元件包括发光功能层以及沿垂直于所述衬底基板的方向位于所述发光功能层两侧的第一电极和第二电极，所述第一电极位于所述发光功能层与所述衬底基板之间；所述像素电路包括驱动晶体管和发光控制晶体管，所述发光元件的所述第一电极与所述发光控制晶体管电连接；以及
    绑定区，位于所述周边区，且所述绑定区位于所述显示区的第一侧，
    其中，所述像素电路包括有源半导体图案，所述有源半导体图案包括各晶体管的沟道区和源漏区；
    同一个所述像素电路中，所述发光控制晶体管的沟道区位于所述驱动晶体管的沟道区远离所述绑定区的一侧。
  2. 根据权利要求1所述的显示基板，其中，最靠近所述绑定区的子像素中，所述像素电路的有源半导体图案最靠近所述绑定区的一端为第一端部，所述发光元件的所述第一电极最靠近所述绑定区的一端为第二端部，所述第二端部比所述第一端部更靠近所述绑定区。
  3. 根据权利要求1或2所述的显示基板，其中，至少一个子像素的同一子像素中，所述发光控制晶体管的沟道区位于所述发光元件的发光区的中心远离所述绑定区的一侧。
  4. 根据权利要求1-3任一项所述的显示基板，其中，所述多个子像素包括多个第一子像素、多个第二子像素以及多个第三子像素，所述多个第一子像素和所述多个第三子像素沿第一方向和第二方向均交替设置以形成多个第一像素行和多个第一像素列，所述多个第二子像素沿所述第一方向和所述第二方向阵列排布以形成多个第二像素行和多个第二像素列，所述多个第一像素行和所述多个第二像素行沿所述第二方向交替设置且在所述第一方向上彼此错开，所述多个第一像素列和所述多个第二像素列沿所述第一方向交替设置且在所述第二方向上彼此错开，所述第一方向和所述第二方向相交；
    一个第二像素行包括沿所述第一方向排列的多个第二子像素对，一个第二子像素对中的两个第二子像素分别为第一像素块和第二像素块，且所述第一像素块和所述第二像素块沿所述第一方向交替设置；
    一个第二像素列中的所述第一像素块和所述第二像素块沿所述第二方向交替设置；
    所述多个子像素包括多个最小重复单元，一个最小重复单元包括一个第一子像素，一个第一像素块、一个第二像素块以及一个第三子像素，一个最小重复单元中，所述第一像素块与所述第一子像素构成第一像素单元，所述第二像素块与所述第三子像素构成第二像素单元；
    所述第一像素单元中，所述第一像素块位于所述第一子像素远离所述绑定区的一侧；所述第二像素单元中，所述第二像素块位于所述第三子像素远离所述绑定区的一侧。
  5. 根据权利要求4所述的显示基板，其中，所述第一子像素和所述第三子像素的至少之一的同一子像素中，所述发光控制晶体管的沟道区位于所述发光元件的发光区的中心远离所述绑定区的一侧。
  6. 根据权利要求4或5所述的显示基板，其中，所述发光元件的所述第一电极包括彼此电连接的主体电极和连接电极，所述主体电极与所述发光元件的发光区交叠，所述连接电极与所述发光区没有交叠，且所述连接电极与所述发光控制晶体管电连接；
    所述第一子像素和所述第三子像素的至少之一的同一子像素中，所述发光控制晶体管的沟道区位于所述主体电极的中心远离所述绑定区的一侧。
  7. 根据权利要求4-6任一项所述的显示基板，其中，同一第二子像素的所述发光控制晶体管的沟道区和所述发光元件的发光区中，所述沟道区相对于所述发光元件的发光区更远离所述绑定区。
  8. 根据权利要求4-7任一项所述的显示基板，其中，所述驱动晶体管的沟道区的形状包括U形，所述U形的开口朝向远离所述绑定区的一侧。
  9. 根据权利要求4-8任一项所述的显示基板，其中，最靠近所述绑定区的一行子像素为所述第一像素行。
  10. 根据权利要求4-9任一项所述的显示基板，其中，所述第一像素单元中，所述第一像素块的所述像素电路与所述第一子像素的所述像素电路沿所述第一方向排列；所述第二像素单元中，所述第二像素块的所述像素电路与所述 第三子像素的所述像素电路沿所述第一方向排列。
  11. 根据权利要求4-10任一项所述的显示基板，其中，所述第一像素单元中，所述第一像素块的有源半导体图案和所述第一子像素的有源半导体图案相对于位于两者之间且沿所述第二方向延伸的直线对称分布；所述第二像素单元中，所述第二像素块的有源半导体图案和所述第三子像素的有源半导体图案相对于位于两者之间且沿所述第二方向延伸的直线对称分布。
  12. 根据权利要求4-11任一项所述的显示基板，还包括：
    第一导电层，位于所述发光元件的所述第一电极与所述衬底基板之间；
    第二导电层，位于所述第一导电层与所述发光元件的所述第一电极之间，
    其中，所述第一导电层包括第一连接结构和第一电源信号线，所述第二导电层包括数据线、第二连接结构和第二电源信号线，所述第二电源信号线与所述第一电源信号线电连接；
    所述发光控制晶体管的第一极与所述驱动晶体管电连接，所述发光控制晶体管的第二极通过所述第一连接结构和所述第二连接结构与所述发光元件的所述第一电极电连接。
  13. 根据权利要求12所述的显示基板，其中，所述第二导电层还包括与所述第一子像素和所述第三子像素至少之一的发光区交叠的第一交叠部，所述第一交叠部的面积与该发光区的面积之比为0.6～1，且所述第一交叠部相对于沿所述第二方向延伸的一直线基本为对称分布。
  14. 根据权利要求12或13所述的显示基板，其中，所述第二导电层还包括与所述第二子像素的发光区交叠的第二交叠部，所述第二交叠部相对于沿所述第二方向延伸的一直线基本为对称分布。
  15. 根据权利要求4-14任一项所述的显示基板，其中，所述第一子像素和所述第三子像素至少之一中，所述发光元件的发光区的顶角包括相对设置的第一角部和第二角部，构成所述第一角部的两条边的延长线的交点到该发光区的中心的距离大于构成所述第二角部的两条边或其延长线的交点到该发光区的中心的距离；
    所述第一子像素和所述第三子像素至少之一包括第一类型子像素和第二类型子像素，不同类型子像素中，所述第一角部的顶点指向所述第二角部的顶点的方向不同，且所述第一类型子像素和所述第二类型子像素中，所述第一角部的顶点指向所述第二角部的顶点的方向分别为第一指向方向和第二指向方 向，所述第一指向方向和所述第二指向方向相反。
  16. 根据权利要求15所述的显示基板，其中，所述第一子像素和所述第三子像素至少之一还包括第三类型子像素和第四类型子像素，所述第三类型子像素和所述第四类型子像素中，所述第一角部的顶点指向所述第二角部的顶点的方向分别为第三指向方向和第四指向方向，所述第三指向方向和所述第四指向方向相反，所述第一指向方向与所述第三指向方向相交。
  17. 根据权利要求4-16任一项所述的显示基板，其中，所述第一子像素和所述第三子像素之一为被配置为发出红光的红色子像素，所述第一子像素和所述第三子像素的另一个为被配置为发出蓝光的蓝色子像素，所述第二子像素为被配置为发出绿光的绿色子像素。
  18. 一种显示装置，包括权利要求1-17任一项所述的显示基板。
CN202280001605.5A 2022-05-31 2022-05-31 显示基板以及显示装置 Pending CN117501349A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/096446 WO2023230908A1 (zh) 2022-05-31 2022-05-31 显示基板以及显示装置

Publications (1)

Publication Number Publication Date
CN117501349A true CN117501349A (zh) 2024-02-02

Family

ID=89026714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280001605.5A Pending CN117501349A (zh) 2022-05-31 2022-05-31 显示基板以及显示装置

Country Status (2)

Country Link
CN (1) CN117501349A (zh)
WO (1) WO2023230908A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4703887B2 (ja) * 2001-04-27 2011-06-15 株式会社半導体エネルギー研究所 画像表示装置
CN113327546B (zh) * 2020-02-28 2022-12-06 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
EP4123713A4 (en) * 2020-03-19 2023-05-10 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND DISPLAY DEVICE
CN114255703B (zh) * 2020-09-21 2023-06-16 京东方科技集团股份有限公司 显示基板及显示装置
CN113066435B (zh) * 2021-03-25 2022-07-12 京东方科技集团股份有限公司 像素驱动电路、显示面板和显示装置

Also Published As

Publication number Publication date
WO2023230908A1 (zh) 2023-12-07

Similar Documents

Publication Publication Date Title
CN112820763B (zh) 电致发光显示面板及显示装置
US11908410B2 (en) Display substrate and preparation method thereof, display panel, and display device
US20220052147A1 (en) Display substrate and display apparatus
EP3751613A1 (en) Display substrate and display apparatus
KR20210015929A (ko) 디스플레이 기판 및 디스플레이 디바이스
US20230157102A1 (en) Display substrate and display device
CN114679914B (zh) 显示基板及其制作方法、显示装置
WO2021217994A1 (zh) 显示基板及显示装置
US20220328570A1 (en) Display substrate and display device
CN114550652B (zh) 显示基板以及显示装置
JP2024524786A (ja) 表示基板及び表示装置
EP4123713A1 (en) Display substrate and display device
WO2021258318A9 (zh) 显示基板及其制作方法、显示装置
US11847970B2 (en) Display substrate and display device
CN215266306U (zh) 显示面板及显示装置
CN216389369U (zh) 显示面板和显示装置
US20230117888A1 (en) Display substrate and display device
CN117501349A (zh) 显示基板以及显示装置
CN114616616B (zh) 一种显示基板及其制作方法、显示装置
WO2023230873A1 (zh) 显示基板及显示装置
US20240194144A1 (en) Display panel and display apparatus
CN117396928A (zh) 显示基板和显示装置
CN115241226A (zh) 显示面板及显示装置
CN117835740A (zh) 显示面板及显示装置
CN115942838A (zh) 显示面板及其制作方法和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination