CN117498865A - 一种同步时钟校准和异步时钟量化的两级模数转换器 - Google Patents
一种同步时钟校准和异步时钟量化的两级模数转换器 Download PDFInfo
- Publication number
- CN117498865A CN117498865A CN202311493418.6A CN202311493418A CN117498865A CN 117498865 A CN117498865 A CN 117498865A CN 202311493418 A CN202311493418 A CN 202311493418A CN 117498865 A CN117498865 A CN 117498865A
- Authority
- CN
- China
- Prior art keywords
- digital converter
- clock
- stage analog
- asynchronous
- synchronous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 56
- 238000013139 quantization Methods 0.000 title claims abstract description 35
- 239000003990 capacitor Substances 0.000 claims abstract description 69
- 238000004364 calculation method Methods 0.000 claims abstract description 11
- 238000005070 sampling Methods 0.000 claims description 18
- 230000007306 turnover Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种同步时钟校准和异步时钟量化的两级模数转换器，其特征在于：包括异步控制时钟、同步控制时钟、剩余电压放大器和量化输入信号的两级模数转换器；所述两级模数转换器对各自输入信号量化时，是异步控制时钟控制；所述两级模数转换器在对电容校准时，是同步控制时钟控制的；这样很大程度的保障了电容校准的可靠性和准确度，也保证了模数转换器的量化速度；采用可调节频率的振荡器作为的同步控制时钟，灵活地调整每一位电容的建立时间和电容权重的计算时间，可以根据需求改变电容的建立时间和电容权重的计算时间。
Description
技术领域
本发明涉及模数转换器领域，尤其涉及同步时钟校准和异步时钟量化的两级模数转换器。
背景技术
随着现代通信技术的快速发展，通信领域对模数转换器的需求不断提高，对模数转换器的速度和精度都提出了新的挑战。为了提高模数转换器的量化速率，目前普遍使用了异步控制逻辑，异步控制会在每一位电容量化完成后自动进入下一位的电容的量化，这样大大节约了量化时间。但是在第二级模数转换器设计上，无法避免的问题是在工艺制造过程中产生的电容失配，所以在第二级模数转换器的设计方面，一般需要进行电容校准。在进行电容校准的过程中，如果其中的某一位电容因为异步控制逻辑造成了计算偏差，会使整个校准精度降低，所以传统的异步模数转换器在电容校准方面存在一定弊端。
发明内容
发明目的：为了克服现有技术中存在的不足，本发明提供一种同步时钟校准和异步时钟量化的两级模数转换器。在电容校准的过程中使用同步时钟进行校准，在模数转换器正常工作时，采用异步使用进行控制，这样很大程度的保障了电容校准的可靠性，也保证了模数转换器的量化速度。
技术方案：为实现上述目的，本发明的一种同步时钟校准和异步时钟量化的两级模数转换器，其特征在于：包括异步控制时钟、同步控制时钟和量化VIN输入信号的两级模数转换器；所述两级模数转换器对VIN输入信号量化时，是异步控制时钟控制；所述两级模数转换器在对电容校准时，是同步控制时钟控制的。
进一步的，所述同步控制时钟为可调节频率的振荡器。
进一步的，在异步控制时钟逻辑中，采样结束的信号作为量化开始的信号；采样结束后，VALID信号拉低，两级模数转换器的比较器进入第一次比较周期，使用VALID的信号做一定的延迟后提供给比较器，用作比较器的比较时钟，使每一位电容比较完成后，自动进入下一位电容的比较；所述VALID信号是使用比较器的比较结果做与非逻辑产生的。
进一步的，当比较器处于复位状态时，所述VALID信号拉高，比较器比较出一次结果后，VALID信号会自行翻转；所述VALID信号可以表明比较器是否完成比较。
进一步的，在电容校准时，两级模数转换器中的电容采用同步控制时钟校准，控制同步控制时钟的频率，灵活地调整每一位电容的建立时间和电容权重的计算时间；所述电容校准完成后，校准完成信号的拉高来标志两级模数转换器进入正常量化模式。
进一步的，所述两级模数转换器包括第一级模数转换器、第二级模数转换器和放大器；所述第一级模数转换器量化输入信号，所述放大器将第一级模数转换器量化VIN信号后产生的剩余电压信号放大，所述第二级模数转换器对放大后的剩余电压信号量化处理。
进一步的，所述异步控制时钟通过第三数字控制电路和第四数字控制电路分别控制两级模数转换器的第一级模数转换器和第二级模数转换器对输入信号的量化；所述同步控制时钟通过第一数字控制电路和第二数字控制电路分别控制两级模数转换器的第一级模数转换器和第二级模数转换器中的电容校准。
进一步的，所述异步控制时钟和同步控制时钟与同步异步交替控制电路电性连接；所述同步异步交替控制电路控制异步控制时钟和同步控制时钟交替输出，在两级模数转换器的电容校准时，同步异步交替控制电路输出同步控制时钟的信号到两级模数转换器；在两级模数转换器对VIN输入信号量化时，同步异步交替控制电路输出异步控制时钟的信号到两级模数转换器。
有益效果：本发明的一种同步时钟校准和异步时钟量化的两级模数转换器，在电容校准的过程中使用同步时钟进行校准，在模数转换器正常工作时，采用异步使用进行控制对信号量化，这样很大程度的保障了电容校准的可靠性和准确度，也保证了模数转换器的量化速度；通过可调节频率的振荡器作为的同步控制时钟，灵活地调整每一位电容的建立时间和电容权重的计算时间，可以根据需求改变电容的建立时间和电容权重的计算时间。
附图说明
附图1同步时钟校准和异步时钟量化的两级模数转换器示意图；
附图2单个电容连接方式示意图；
附图3异步控制时钟时序图；
附图4模数转换器的基本架构示意图；
附图5同步时钟校准和异步时钟量化的两级模数转换器时序图；
附图6同步异步交替控制电路图。
具体实施方式
下面结合附图对本发明作更进一步的说明。
如附图1所示，一种同步时钟校准和异步时钟量化的两级模数转换器，包括异步控制时钟1、同步控制时钟2和量化VIN输入信号的两级模数转换器3；所述两级模数转换器3对VIN输入信号量化时，是异步控制时钟1控制；所述两级模数转换器3在对电容校准时，是同步控制时钟2控制的。
如附图1所示，所述两级模数转换器3包括第一级模数转换器31、第二级模数转换器32和放大器33；所述第一级模数转换器31量化VIN输入信号，所述放大器33将第一级模数转换器31量化VIN信号后产生的剩余电压信号放大，所述第二级模数转换器32对放大后的剩余电压信号量化处理。
所述放大器33为固定增益的放大器；
所述同步控制时钟2为可调节频率的振荡器。
如附图1所示，在异步控制时钟(1)逻辑中，采样结束的信号作为量化开始的信号；采样结束后，VALID信号拉低，两级模数转换器(3)的比较器进入第一次比较周期，使用VALID的信号做一定的延迟后提供给比较器，用作比较器的比较时钟，使每一位电容比较完成后，自动进入下一位电容的比较；所述VALID信号是使用比较器的比较结果做与非逻辑产生的。
如附图1所示，所述异步控制时钟1通过第三数字控制电路6和第四数字控制电路7分别控制两级模数转换器3的第一级模数转换器31和第二级模数转换器32对输入信号的量化；所述同步控制时钟2通过第一数字控制电路4和第二数字控制电路5分别控制两级模数转换器3的第一级模数转换器31和第二级模数转换器32中的电容校准。
如附图1所示，第一级模数转换器1采样输入信号时，VIN信号的正端电压信号通过采样开关输入到第一上电容阵列的一边极板，VIN信号的负端电压信号通过采样开关输入到第一下电容阵列的一边极板，所述第一上电容阵列的另一极板和第一下电容阵列的另一极板均与第三数字控制电路6电性连接；VIN信号的正负端电压信号分别输入到第一比较器的正负输入端，第一比较器的输出端输出信号到第三数字控制电路6，所述第一比较器的正负输入端分别与放大器33正负输入端电性连接。
第二级模数转换器2在接收剩余电压信号时，经过放大器33放大后的剩余电压信号的正端电压信号通过采样开关输入到第二上电容阵列的一边极板，经过放大器33放大后的剩余电压信号的负端电压信号通过采样开关输入到第二下电容阵列的一边极板，所述第二上电容阵列的另一极板和第二下电容阵列的另一极板均与第四数字控制电路7电性连接；经过放大器3放大后的剩余电压信号正负端电压信号分别输入到第二比较器的正负输入端，所述第二比较器的输出端输出信号到第四数字控制电路7。
如附图1所示，第一比较器比较VIN信号的正端电压信号和负端电压信号，正端电压信号大于负端电压信号时，第一比较器输出1，正端电压信号小于或等于负端电压信号时，第一比较器输出0；所述第二比较器比较经过放大器33放大后的剩余电压信号的正端电压信号和负端电压信号，正端电压信号大于负端电压信号时，第二比较器输出1，正端电压信号小于或等于负端电压信号时，第二比较器输出0；
如附图2所示，在采样过程中，电容的上级板通过采样开关S0连接到VIN信号，电容下级板通过第一置位开关S1、第二置位开关S2和第三置位开关S3分别连接到VREFP参考高电压、VREFN参考低电压和VCM共摸电压上。
如附图3所示，在异步控制时钟1逻辑中，采样结束的信号作为量化开始的信号；采样结束后，VALID信号拉低，两级模数转换器3的比较器进入第一次比较周期，使用VALID的信号做一定的延迟后提供给比较器，用作比较器的比较时钟，使每一位电容比较完成后，自动进入下一位电容的比较；所述VALID信号是使用比较器的比较结果做与非逻辑产生的；当比较器处于复位状态时，所述VALID信号拉高，比较器比较出一次结果后，VALID信号会自行翻转；所述VALID信号可以表明比较器是否完成比较；所以，电容建立的时间长短取决于比较器的比较速度和电路中提供的延迟。
正常量化模式中采用异步控制时钟1逻辑来提高模数转换器的量化速度。
校准思路是将低位的电容和比较器用作一个小型模数转换器，对高位电容的实际大小进行量化。
如附图4所示，假设以校准C1电容为例，在校准过程中，采样阶段，C1电容上极板开关短接接到VCM共摸电压上，除C1P电容的下极板开关接到VIN信号正端电压信号上以外，其余所有电容的下级板开关全部接到VCM共摸电压上；采样结束后，C1P电容的下级板开关接到VCM共摸电压上，其余开关仍保持连接到VCM共摸电压上；此时比较器的正端电压就是C1P电容翻转的电压值，通过C0电容对C1P电容翻转的电压进行量化，即C0电容的电容权重*量化结果；此时可以得到C1P电容的实际电容大小。同理，其他电容的真实权重也可以通过计算得到。
由此可知，采建立样时间的长短、电容建立的时间、权重的计算这三个过程都是需要时间控制的，异步控制逻辑中的延迟时间是相对固定的，无法对电容建立的时间和权重计算这两段时间进行灵活性的控制，导致完全的异步控制时钟1逻辑中电容校准效果的不理想；因此采用同步控制时钟2对两级模数转换器3中的电容进行校准。
如附图1-5所示，在电容校准时，两级模数转换器3中的电容采用同步控制时钟2校准，控制同步控制时钟2的频率，灵活地调整每一位电容的建立时间和电容权重的计算时间；所述电容校准完成后，校准完成信号的拉高来标志两级模数转换器3进入正常量化模式。
如附图6所示，所述异步控制时钟1和同步控制时钟2与同步异步交替控制电路电性连接；所述同步异步交替控制电路控制异步控制时钟1和同步控制时钟2交替输出，在两级模数转换器3的电容校准时，同步异步交替控制电路输出同步控制时钟2的信号到两级模数转换器3；在两级模数转换器3对VIN输入信号量化时，同步异步交替控制电路输出异步控制时钟1的信号到两级模数转换器3。
如附图6所示，同步异步交替控制电路由一个MOD_CALI控制的控制器和不少于五个的一组D触发器组成，MOD_CALI控制模数转换器是处于校准状态还是量化状态，CLK_CALI为校准使用的同步控制时钟2，CLK_ASCY为量化时使用的VALID异步控制时钟1，使用该电路可以高效的解决同步异步时钟切换的问题，进而实现使用同步时钟进行电容校准，使用异步时钟进行正常量化。
实施例
如附图1-5所示，当两级模数转换器3对VIN信号进行量化前，通过可调节频率的振荡器作为同步控制时钟2对两级模数转换器3中的电容进行校准，灵活地调节每一位电容的建立时间以及电容权重的计算时间；通过改变同步控制时钟2的频率来达到需要电容的建立时间以及电容权重的计算时间，可以根据需求改变电容的建立时间和电容权重的计算时间；
两级模数转换器3中的电容校准完成后，两级模数转换器3再对电信号采样，采样完成后，通过异步控制时钟1控制两级模数转换器3对采样的信号进行量化；
在完成对输入信号的量化后，可以再通过同步控制时钟2对两级模数转换器3中的电容校准，以利于两级模数转换器3下一次对采样的信号进行量化。
如附图1-6所示，当两级模数转换器3的电容校准时，同步异步交替控制电路中的MOD_CALI控制器控制CLK_CALI同步控制时钟2输出的信号经过一组的D触发器输入到两级模数转换器3进行电容校准；当两级模数转换器3对电信号量化时，同步异步交替控制电路中的MOD_CALI控制器控制CLK_ASCY异步控制时钟1输出的信号经过一组的D触发器输入到两级模数转换器3对输入信号量化。
以上为本发明记载的优选实施方式，应当指出：对于本技术领域的普通技术人员而言，在不脱离本发明原理的情况下，还可以做出若干的改进和润饰，这些改进和润饰也应当同样视为本发明保护范围。
Claims (8)
1.一种同步时钟校准和异步时钟量化的两级模数转换器，其特征在于：包括异步控制时钟(1)、同步控制时钟(2)和量化VIN输入信号的两级模数转换器(3)；所述两级模数转换器(3)对VIN输入信号量化时，是异步控制时钟(1)控制；所述两级模数转换器(3)在对电容校准时，是同步控制时钟(2)控制的。
2.根据权利要求1所述的一种同步时钟校准和异步时钟量化的两级模数转换器，其特征在于：所述同步控制时钟(2)为可调节频率的振荡器。
3.根据权利要求1所述的一种同步时钟校准和异步时钟量化的两级模数转换器，其特征在于：在异步控制时钟(1)逻辑中，采样结束的信号作为量化开始的信号；采样结束后，VALID信号拉低，两级模数转换器(3)的比较器进入第一次比较周期，使用VALID的信号做一定的延迟后提供给比较器，用作比较器的比较时钟，使每一位电容比较完成后，自动进入下一位电容的比较；所述VALID信号是使用比较器的比较结果做与非逻辑产生的。
4.根据权利要求3所述的一种同步时钟校准和异步时钟量化的两级模数转换器，其特征在于：当比较器处于复位状态时，所述VALID信号拉高，比较器比较出一次结果后，VALID信号会自行翻转；所述VALID信号可以表明比较器是否完成比较。
5.根据权利要求2所述的一种同步时钟校准和异步时钟量化的两级模数转换器，其特征在于：在电容校准时，两级模数转换器(3)中的电容采用同步控制时钟(2)校准，控制同步控制时钟(2)的频率，灵活地调整每一位电容的建立时间和电容权重的计算时间；所述电容校准完成后，校准完成信号的拉高来标志两级模数转换器(3)进入正常量化模式。
6.根据权利要求1所述的一种同步时钟校准和异步时钟量化的两级模数转换器，其特征在于：所述两级模数转换器(3)包括第一级模数转换器(31)、第二级模数转换器(32)和放大器(33)；所述第一级模数转换器(31)量化输入信号，所述放大器(33)将第一级模数转换器(31)量化VIN信号后产生的剩余电压信号放大，所述第二级模数转换器(32)对放大后的剩余电压信号量化处理。
7.根据权利要求6所述的一种同步时钟校准和异步时钟量化的两级模数转换器，其特征在于：所述异步控制时钟(1)通过第三数字控制电路(6)和第四数字控制电路(7)分别控制两级模数转换器(3)的第一级模数转换器(31)和第二级模数转换器(32)对输入信号的量化；所述同步控制时钟(2)通过第一数字控制电路(4)和第二数字控制电路(5)分别控制两级模数转换器(3)的第一级模数转换器(31)和第二级模数转换器(32)中的电容校准。
8.根据权利要求7所述的一种同步时钟校准和异步时钟量化的两级模数转换器，其特征在于：所述异步控制时钟(1)和同步控制时钟(2)与同步异步交替控制电路电性连接；所述同步异步交替控制电路控制异步控制时钟(1)和同步控制时钟(2)交替输出，在两级模数转换器(3)的电容校准时，同步异步交替控制电路输出同步控制时钟(2)的信号到两级模数转换器(3)；在两级模数转换器(3)对VIN输入信号量化时，同步异步交替控制电路输出异步控制时钟(1)的信号到两级模数转换器(3)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311493418.6A CN117498865B (zh) | 2023-11-10 | 2023-11-10 | 一种同步时钟校准和异步时钟量化的两级模数转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311493418.6A CN117498865B (zh) | 2023-11-10 | 2023-11-10 | 一种同步时钟校准和异步时钟量化的两级模数转换器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117498865A true CN117498865A (zh) | 2024-02-02 |
| CN117498865B CN117498865B (zh) | 2024-06-28 |
Family
ID=89682468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311493418.6A Active CN117498865B (zh) | 2023-11-10 | 2023-11-10 | 一种同步时钟校准和异步时钟量化的两级模数转换器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117498865B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101277112A (zh) * | 2008-05-15 | 2008-10-01 | 复旦大学 | 采用运算放大器共享的低功耗流水线模数转换器 |
| US20100201552A1 (en) * | 2009-02-09 | 2010-08-12 | Prolific Technology Inc. | Self-calibration circuit and method for capacitors |
| CN104242942A (zh) * | 2014-09-29 | 2014-12-24 | 清华大学 | 带比较器失调校正的六位异步逐次逼近模数转换器 |
| CN107911117A (zh) * | 2017-11-22 | 2018-04-13 | 成都九芯微科技有限公司 | 一种高位建立时间动态校准电路 |
| CN213585748U (zh) * | 2019-09-05 | 2021-06-29 | 半导体元件工业有限责任公司 | 多级模数转换器及用于多级模数转换器的模数转换器级 |
| US20210359696A1 (en) * | 2020-05-13 | 2021-11-18 | Ciena Corporation | High resolution analog to digital converter with factoring and background clock calibration |
| CN115733493A (zh) * | 2022-11-18 | 2023-03-03 | 江苏谷泰微电子有限公司 | 一种异步同步共存的两级模数转换器及其工作方法 |
| KR20230108188A (ko) * | 2022-01-10 | 2023-07-18 | 삼성전자주식회사 | 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법 |
-
2023
- 2023-11-10 CN CN202311493418.6A patent/CN117498865B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101277112A (zh) * | 2008-05-15 | 2008-10-01 | 复旦大学 | 采用运算放大器共享的低功耗流水线模数转换器 |
| US20100201552A1 (en) * | 2009-02-09 | 2010-08-12 | Prolific Technology Inc. | Self-calibration circuit and method for capacitors |
| CN104242942A (zh) * | 2014-09-29 | 2014-12-24 | 清华大学 | 带比较器失调校正的六位异步逐次逼近模数转换器 |
| CN107911117A (zh) * | 2017-11-22 | 2018-04-13 | 成都九芯微科技有限公司 | 一种高位建立时间动态校准电路 |
| CN213585748U (zh) * | 2019-09-05 | 2021-06-29 | 半导体元件工业有限责任公司 | 多级模数转换器及用于多级模数转换器的模数转换器级 |
| US20210359696A1 (en) * | 2020-05-13 | 2021-11-18 | Ciena Corporation | High resolution analog to digital converter with factoring and background clock calibration |
| KR20230108188A (ko) * | 2022-01-10 | 2023-07-18 | 삼성전자주식회사 | 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법 |
| CN115733493A (zh) * | 2022-11-18 | 2023-03-03 | 江苏谷泰微电子有限公司 | 一种异步同步共存的两级模数转换器及其工作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117498865B (zh) | 2024-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6967611B2 (en) | Optimized reference voltage generation using switched capacitor scaling for data converters | |
| CN109120268B (zh) | 一种动态比较器失调电压校准方法 | |
| CN107994903B (zh) | 模数转换电路及流水线模数转换器 | |
| US8860600B1 (en) | Successive-approximation-register analog-to-digital converter for programmably amplifying amplitude of input signal and method thereof | |
| US10862498B1 (en) | Calibration circuit and calibration method for ADC | |
| US8174423B2 (en) | Pipelined analog-to-digital converter and sub-converter stage | |
| US20050024250A1 (en) | Space efficient low power cyclic A/D converter | |
| US20210266004A1 (en) | Residue transfer loop, successive approximation register analog-to-digital converter, and gain calibration method | |
| CN108880545B (zh) | 一种流水线模数转换器比较器失调前台校准电路及方法 | |
| CN113839673A (zh) | 一种新型数字域自校准逐次逼近模数转换器 | |
| CN115473533B (zh) | Flash-sar adc转换方法及电路 | |
| CN114172512A (zh) | 多通道过采样噪声整形逐次渐进型模数转换器及转换方法 | |
| US9276596B1 (en) | Analog to digital converting apparatus and initial method thereof | |
| CN115733493A (zh) | 一种异步同步共存的两级模数转换器及其工作方法 | |
| CN117498865B (zh) | 一种同步时钟校准和异步时钟量化的两级模数转换器 | |
| CN110535473B (zh) | 无路径失配的无采保高速高输入带宽流水线结构adc | |
| CN109660259B (zh) | 恒定输出共模电压的逐次逼近型模数转换器及其开关方法 | |
| CN109921795B (zh) | 逐次逼近型模数转换器、基于双比较器的纠错方法及装置 | |
| CN111740741A (zh) | 一种流水线型adc电容失配校准电路及方法 | |
| CN114629497B (zh) | 用于列并行单斜坡模数转换器的比较器失调电压消除电路 | |
| CN112953546B (zh) | 基于自动归零的逐次逼近型模拟数字转换器及工作方法 | |
| CN108649956A (zh) | 一种基于非对称型差分电容阵列的逐次逼近型模数转换器 | |
| CN114285414A (zh) | 缩放式增量型模数转换方法及转换器 | |
| CN103546153A (zh) | 时间常数的校正电路及校正方法 | |
| CN217883396U (zh) | 模拟数字转换器、芯片、及其电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |