CN117461143A - 碳化硅半导体装置以及使用碳化硅半导体装置的电力变换装置 - Google Patents

碳化硅半导体装置以及使用碳化硅半导体装置的电力变换装置 Download PDF

Info

Publication number
CN117461143A
CN117461143A CN202180099162.3A CN202180099162A CN117461143A CN 117461143 A CN117461143 A CN 117461143A CN 202180099162 A CN202180099162 A CN 202180099162A CN 117461143 A CN117461143 A CN 117461143A
Authority
CN
China
Prior art keywords
region
silicon carbide
semiconductor device
carbide semiconductor
current diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180099162.3A
Other languages
English (en)
Inventor
日野史郎
川原洸太朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN117461143A publication Critical patent/CN117461143A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本公开的碳化硅半导体装置具备n型半导体基板(10)上的n型漂移层(20)、漂移层的表层的p型阱区域(30)、阱区域间n型第1分离区域(21)、n型第2分离区域(22)、阱区域内的n型源极区域(40)、p型接触区域(35)、阱区域表层的n型电流扩散区域、栅极绝缘膜(50)、栅电极(60)、欧姆电极(70)、以及第1分离区域上肖特基电极(71)。

Description

碳化硅半导体装置以及使用碳化硅半导体装置的电力变换 装置
技术领域
本公开涉及碳化硅半导体装置以及使用碳化硅半导体装置的电力变换装置。
背景技术
已知内置MOSFET(Metal-Oxide-Semiconductor Field-Effect-Transistor：绝缘栅极型场效应晶体管)等单极型的开关元件、和肖特基势垒二极管(SBD：Schottky BarrierDiode)等单极型的回流二极管的电力用的半导体装置(例如专利文献1)。这样的半导体装置能够通过在同一芯片并联地配置MOSFET单元和SBD单元来实现，一般而言，能够通过在芯片内的特定的区域设置肖特基电极并使该区域作为SBD动作来实现。
通过在开关元件的芯片中内置回流二极管，能够比对开关元件外装回流二极管的情况降低成本。特别，在将碳化硅(SiC)用作母材的MOSFET中，还能够通过内置SBD来抑制由寄生pn二极管引起的双极性动作。
现有技术文献
专利文献
专利文献1：日本特开2007-234925号公报
发明内容
在这样的内置SBD的MOSFET中，有由肖特基电极和某个导电类型(例如n型)的半导体层构成的肖特基二极管，该某个导电类型(例如n型)的半导体层被与该导电类型相反的导电类型(例如p型)的阱区域夹住地形成，距两侧的相反的导电类型(例如p型)的阱区域的距离越大，施加到肖特基界面的电场变得越大。
另一方面，关于在肖特基二极管中流过的电流，由于两侧的相反的导电类型(例如p型)的阱区域，电流路径在空间上受到限制，而有时无法充分增大在肖特基二极管中流过的电流的最大值。
本公开是为了解决如上述的课题而完成的，其目的在于，通过不提高施加到肖特基界面的电场而增大在肖特基二极管中流过的电流，提供可靠性高的碳化硅半导体装置。
本公开的碳化硅半导体装置具备：碳化硅半导体的第1导电类型的漂移层，形成于第1导电类型的半导体基板的第1主面上；第2导电类型的阱区域，在漂移层表层在剖面横向上分离地形成，其间具备第1导电类型的第1分离区域；第1导电类型的第2分离区域，形成于阱区域与阱区域之间，形成于未形成第1分离区域的区域；第1导电类型的源极区域，形成于阱区域内的半导体表层的剖面横向的内部；第2导电类型的接触区域，形成于阱区域内的半导体表层的剖面横向的内部的比源极区域更靠第1分离区域侧的位置；第1导电类型的电流扩散区域，形成于接触区域与第1分离区域之间的阱区域的表层部；栅极绝缘膜，形成于第2分离区域以及与第2分离区域邻接的阱区域上；栅电极，形成于栅极绝缘膜上；欧姆电极，形成于接触区域上；肖特基电极，形成于第1分离区域上，与第1分离区域肖特基连接；源电极，形成于欧姆电极和肖特基电极上；以及漏电极，形成于所述半导体基板的与第1主面相反的第2主面。
根据本公开所涉及的碳化硅半导体装置，能够得到可靠性高的碳化硅半导体装置。
附图说明
图1是实施方式1所涉及的碳化硅半导体装置的剖面图。
图2是实施方式1所涉及的碳化硅半导体装置的俯视图。
图3是实施方式1所涉及的碳化硅半导体装置的俯视图。
图4是实施方式1所涉及的碳化硅半导体装置的变形例的剖面图。
图5是实施方式2所涉及的碳化硅半导体装置的剖面图。
图6是示出实施方式3所涉及的电力变换装置图的结构的示意图。
(附图标记说明)
10：半导体基板；20：漂移层；30：阱区域；21：第1分离区域；22：第2分离区域；35：接触区域；40：源极区域；41：电流扩散区域；42：沟道电流扩散区域；50：栅极绝缘膜；55：层间绝缘膜；60：栅电极；70：欧姆电极；71：肖特基电极；80：源电极；81：漏电极；100：电源；200；电力变换装置；201：主变换电路；202：驱动电路；203：控制电路；300：负载。
具体实施方式
以下，参照附图说明实施方式。此外，附图是示意地示出的图，在不同的附图中分别示出的图像的尺寸以及位置的相互关系未必准确地记载，而可适宜地变更。另外，在以下的说明中，对同样的构成要素附加相同的符号而图示，它们的名称以及功能也相同。因此，有时省略关于它们的详细的说明。
在以下的实施方式中，将第1导电类型设为n型、将第2导电类型设为p型而进行说明，但导电类型也可以相反。
实施方式1.
首先，说明本公开的实施方式1的碳化硅半导体装置。
图1是作为实施方式1的碳化硅半导体装置的内置肖特基势垒二极管的碳化硅MOSFET(内置SBD的SiC-MOSFET)的活性区域的一部分的剖面图。另外，图2是图1所示的内置SBD的SiC沟槽MOSFET的活性区域的一部分的俯视图。
如图1所示，在由n型且低电阻的碳化硅构成的半导体基板10的表面上，形成有由n型的碳化硅构成的漂移层20。在漂移层20的上层部，设置有在剖面视图中分离的、由p型的碳化硅构成的一对阱区域30。一对阱区域30之间成为作为漂移层20的一部分的第1分离区域21。
夹着第1分离区域21而阱区域30的外侧成为作为漂移层20的一部分的第2分离区域22。在从第2分离区域22侧朝向第1分离区域21从阱区域30的第2分离区域22侧的端向内部进入预定的间隔的剖面横向的内部的位置，形成有由n型的碳化硅构成的源极区域40。另外，在源极区域40的更内侧、即比源极区域40靠第1分离区域21侧的阱区域30的表层部的剖面横向的内部，形成有由低电阻p型的碳化硅构成的接触区域35。在此，与有无离子注入无关地，将由碳化硅构成的区域、即形成为漂移层20的区域称为碳化硅层。
在此，源极区域40和接触区域35相接地形成。
另外，在第1分离区域21与接触区域35之间的阱区域30的表层部，形成有n型杂质浓度比第1分离区域21高的n型的电流扩散区域41。
在源极区域40以及接触区域35的表面上，形成有欧姆电极70。在第1分离区域21上以及电流扩散区域41上，形成有肖特基电极71，肖特基电极71和第1分离区域21被肖特基连接。由第1分离区域21和肖特基电极71构成SBD，第1分离区域21和肖特基电极71的界面成为肖特基界面。
在阱区域30内的源极区域40的表面上、第2分离区域22上、以及源极区域40与第2分离区域22之间的阱区域30上，形成有由氧化硅构成的栅极绝缘膜50。在从源极区域40到第2分离区域22的区域的栅极绝缘膜50上，形成有由低电阻多晶硅构成的栅电极60。在形成有栅电极60的部位的下部，隔着栅极绝缘膜50与栅电极60相向的阱区域30的表层部成为沟道区域。
在栅电极60和栅极绝缘膜50上，形成有由氧化硅构成的层间绝缘膜55。肖特基电极71上以及欧姆电极70上是栅极绝缘膜50和层间绝缘膜55被去除的接触孔，在肖特基电极71和欧姆电极70上的接触孔内以及层间绝缘膜55上，形成有源电极80。
另外，在半导体基板10的与漂移层20相反的一侧的面，形成有背面欧姆电极72，并且在其外侧形成有漏电极81。
图2是本公开的实施方式1的内置SBD的SiC-MOSFET的活性区域的碳化硅层表面附近的俯视图。在图2中，以包围第1分离区域21的方式，从内侧起依次形成有电流扩散区域41、接触区域35、源极区域40、阱区域30、第2分离区域22。即使在俯视时，肖特基电极71形成于从第1分离区域21上到电流扩散区域41上的区域上。欧姆电极70形成于接触区域35上。栅电极60形成于比欧姆电极70更靠外侧的位置。在电流扩散区域41的剖面下侧形成有阱区域30。
此外，本公开的实施方式1的内置SBD的SiC-MOSFET的活性区域的单位单元也可以如在图3中其俯视图所示为条纹状。即便是条纹状的单位单元，也以第1分离区域21为中心从内侧起依次形成有电流扩散区域41、接触区域35、源极区域40、阱区域30、第2分离区域22。
以下，说明作为本公开的实施方式1的碳化硅半导体装置的内置SBD的SiC-MOSFET的制造方法。
首先，在第1主面的面方位为具有偏离角的(0001)面、且具有4H的多型的、由n型且低电阻的碳化硅构成的半导体基板10上，通过化学气相堆积法(Chemical VaporDeposition：CVD法)，以1×1015cm-3以上且1×1017cm-3以下的杂质浓度外延生长由n型、5μm以上且80μm以下的厚度的碳化硅构成的漂移层20。漂移层20的厚度根据碳化硅半导体装置的耐压，也可以是80μm以上。
接着，在漂移层20的表面的预定的区域利用光致抗蚀剂等形成注入掩模，将作为p型的杂质的Al(铝)进行离子注入。此时，Al的离子注入的深度成为不超过漂移层20的厚度的0.5μm以上且3μm以下程度。另外，离子注入的Al的杂质浓度是1×1017cm-3以上且1×1019cm-3以下的范围，高于漂移层20的杂质浓度。之后，去除注入掩模。通过本工序进行Al离子注入后的区域成为阱区域30。
接下来，以使漂移层20的表面的阱区域30的内侧的预定的部位开口的方式利用光致抗蚀剂等形成注入掩模，将作为n型的杂质的N(氮)进行离子注入。设为N的离子注入深度比阱区域30的厚度浅。另外，设为离子注入的N的杂质浓度是1×1018cm-3以上且1×1021cm-3以下的范围，超过阱区域30的p型的杂质浓度。在本工序中注入了N的区域中的呈现n型的区域成为源极区域40。之后，去除注入掩模。
另外，利用同样的方法，在阱区域30的内侧的预定的区域以比阱区域30的杂质浓度高的杂质浓度将Al进行离子注入，由此形成接触区域35。接触区域35的Al的杂质浓度是1×1018cm-3以上且1×1020cm-3以下的范围即可。
进而，通过同样的方法，在接触区域35与第1分离区域21之间的阱区域30的表层部，注入N离子来形成电流扩散区域41。N的离子注入深度为比阱区域30的厚度浅的、例如10nm以上且200nm以下。另外，电流扩散区域41的N的杂质浓度是1×1016cm-3以上且1×1019cm-3以下的范围即可。
接下来，利用热处理装置，在氩(Ar)气等非活性气体气氛中，在1300至1900℃的温度下，进行30秒至1小时的退火。通过该退火，使离子注入的N以及Al电气地活性化。
接着，对漂移层20、阱区域30、源极区域40、电流扩散区域41、以及接触区域35的碳化硅层的表面进行热氧化，形成作为10nm以上且300nm以下的厚度的栅极绝缘膜50的氧化硅膜。接下来，通过在栅极绝缘膜50上利用减压CVD法形成具有导电性的多晶硅膜并对其进行构图，形成栅电极60。接着，通过减压CVD法形成由氧化硅构成的层间绝缘膜55。
另外，在半导体基板10上的未形成漂移层20的面形成背面欧姆电极72。
接下来，通过干蚀刻法，形成贯通层间绝缘膜55和栅极绝缘膜50而到达活性区域内的接触区域35和源极区域40的接触孔(接触孔的第1部分)。通过利用干蚀刻法形成接触孔，能够形成与碳化硅层的表面垂直的接触孔，能够缩小单位单元的反复周期(单元间距)，能够增加每单位面积的导通电流密度。
接着，在通过溅射法等形成以镍(Ni)为主成分的金属膜之后，进行600至1100℃的温度的热处理，使以Ni为主成分的金属膜、和接触孔(第1部分)内的碳化硅层反应，在碳化硅层与金属膜之间形成硅化物。在金属膜是Ni的情况下，硅化物为镍硅化物。接着，通过湿蚀刻去除反应而成的硅化物以外的残留的金属膜。在此形成的硅化物成为欧姆电极70。
接下来，在欧姆电极70以及层间绝缘膜55的表面上，通过光刻法形成抗蚀剂掩模。
接着，在形成有抗蚀剂掩模90的状态下，使用包含氢氟酸的蚀刻液，对包括第1分离区域21的表面以及电流扩散区域41的表面的区域的上方的栅极绝缘膜50和层间绝缘膜55进行湿蚀刻。在此湿蚀刻的区域也成为接触孔的一部分(接触孔的第2部分)。之后，去除抗蚀剂掩模。
接下来，在第1分离区域21的表面上以及电流扩散区域41的表面上，形成与第1分离区域21肖特基连接的、Ti、Mo等的肖特基电极71。另外，在肖特基电极71上、欧姆电极70上，形成以Al为主成分的源电极80。
接着，通过形成背面侧的背面欧姆电极72、并且与背面欧姆电极72相接地在底侧形成漏电极81，能够制造在图1中示出剖面图的、作为本实施方式的碳化硅半导体装置的内置SBD的SiC-MOSFET。
在此，关于电流扩散区域41的n型杂质浓度，形成得高于漂移层20尤其是第1分离区域21的n型杂质浓度。另外，设为电流扩散区域41的n型杂质浓度低于源极区域40的n型杂质浓度。
进而，电流扩散区域41的n型杂质浓度形成得比阱区域30的p型杂质浓度低。通过成为该结构，能够使在截止状态下从电流扩散区域41与阱区域30之间的pn结面延伸到电流扩散区域41侧的耗尽层到达至形成于电流扩散区域41上的肖特基电极71，能够降低施加到肖特基电极71的电场。
此外，本实施方式的内置SBD的SiC-MOSFET的漂移层20无需在全域中为相同的杂质浓度，而也可以如在图4中其剖面图所示，使从碳化硅层的表面至阱区域30的底部的位置附近的n型杂质浓度高于比阱区域30靠半导体基板10侧的漂移层20。由此，能够使第1分离区域21以及第2分离区域22的n型杂质浓度高于比阱区域30靠下部的漂移层20，能够进一步降低导通状态的电阻。
另外，源极区域40和接触区域35也可以分离地形成。在相接地形成源极区域40和接触区域35时，能够减小单位单元的尺寸，能够进一步增加在每单位面积中流过的导通电流，能够进一步低电阻化。
进而，肖特基电极71和源电极80也可以由相同的材料形成，也可以源电极80是层叠多个材料而成的结构。
根据本实施方式的碳化硅半导体装置，与形成于第1分离区域21和肖特基电极71之间的SBD邻接地，设置n型的电流扩散区域41和肖特基电极71邻接的区域，所以在回流动作状态时在肖特基界面流过的单极性电流所流过的区域即第1分离区域21中，能够在剖面横向上扩大实质上单极性电流所流过的区域，无需扩大第1分离区域21的宽度来增加在MOSFET为截止状态时施加到肖特基界面的电场强度，能够增加在回流状态下流过的单极性电流密度。
因此，相比于未形成电流扩散区域41的碳化硅半导体装置，能够缩小为了抑制形成于阱区域30与漂移层20之间的体二极管的动作而所需的芯片尺寸，降低成本。
实施方式2.
图5是实施方式2的碳化硅半导体装置中的活性区域的一部分的剖面图。本实施方式的碳化硅半导体装置与实施方式1的碳化硅半导体装置不同，在第2分离区域22与接触区域35之间的阱区域30的表层部也形成有与电流扩散区域41同样的n型的沟道电流扩散区域42。其他点与实施方式1相同，所以省略详细的说明。
图5是作为本实施方式的碳化硅半导体装置的内置SBD的SiC-MOSFET的活性区域的一部分的剖面图。
如图5所示，在本实施方式的内置SBD的SiC-MOSFET中，在第2分离区域22与源极区域40之间的阱区域30的表层部，形成有与电流扩散区域41同样的、n型杂质浓度高的n型的沟道电流扩散区域42。电流扩散区域41和沟道电流扩散区域42以相同的厚度以相同的杂质浓度形成。
本实施方式的内置SBD的SiC-MOSFET能够通过与实施方式的内置SBD的SiC-MOSFET同样的制造方法制造，使用在形成p型的阱区域30时使用的抗蚀剂掩模注入N离子，来形成电流扩散区域41以及沟道电流扩散区域42即可。
此时，在源极区域40和接触区域35的表面部分也注入N离子，但注入的离子的密度比源极区域40以及接触区域35的杂质浓度低1个数量级以上程度，所以几乎不影响源极区域40和接触区域35。
通过使用在形成阱区域30时使用的抗蚀剂掩模来形成电流扩散区域41和沟道电流扩散区域42，无需形成用于形成电流扩散区域41的其他抗蚀剂掩模，能够在抑制制造成本的上升的状态下制造本公开的碳化硅半导体装置。
另外，根据本实施方式的内置SBD的SiC-MOSFET，在沟道区域的表层形成有n型的沟道电流扩散区域42，所以能够使沟道电阻进一步低电阻化。
此外，在上述实施方式中，作为p型杂质使用了铝(Al)，但p型杂质也可以是硼(B)或者镓(Ga)。n型杂质也可以并非氮(N)而是磷(P)。在实施方式1～2中说明的MOSFET中，栅极绝缘膜无需一定为SiO2等的氧化膜，也可以是氧化膜以外的绝缘膜、或者氧化膜以外的绝缘膜和氧化膜的组合。另外，在上述实施方式中，使用具体的例子说明了晶体构造、主面的面方位、偏离角以及各注入条件等，但应用范围不限于这些数值范围。
另外，在上述实施方式中，说明了在所谓纵型MOSFET的碳化硅半导体装置中内置SBD的例子，但还能够应用于在具有超级结构造的MOSFET中内置SBD的情形。
实施方式3.
本实施方式是将上述实施方式1～2所涉及的碳化硅半导体装置应用于电力变换装置的例子。本公开不限定于特定的电力变换装置，但以下作为实施方式3，说明将本公开应用于三相的逆变器的情况。
图6是示出应用本实施方式的电力变换装置的电力变换***的结构的框图。
图6所示的电力变换***包括电源100、电力变换装置200、负载300。电源100是直流电源，对电力变换装置200供给直流电力。电源100能够由各种例子构成，例如，既能够由直流***、太阳能电池、蓄电池构成，也可以由与交流***连接的整流电路、AC/DC转换器构成。另外，电源100也可以由将从直流***输出的直流电力变换为预定的电力的DC/DC转换器构成。
电力变换装置200是连接于电源100与负载300之间的三相的逆变器，将从电源100供给的直流电力变换为交流电力，对负载300供给交流电力。电力变换装置200如图6所示，具备：主变换电路201，将直流电力变换为交流电力而输出；驱动电路202，输出驱动主变换电路201的各开关元件的驱动信号；以及控制电路203，将控制驱动电路202的控制信号输出给驱动电路202。
驱动电路202通过使栅电极的电压和源电极的电压成为同电位，对常断型的各开关元件进行截止控制。
负载300是通过从电力变换装置200供给的交流电力驱动的三相的电动机。此外，负载300不限于特定的用途，是搭载于各种电气设备的电动机、例如被用作面向混合动力汽车、电动汽车、铁路车辆、电梯、或者、空调设备的电动机。
以下，详细说明电力变换装置200。主变换电路201具备开关元件和回流二极管(未图示)，通过开关元件进行开关，将从电源100供给的直流电力变换为交流电力，供给给负载300。主变换电路201的具体的电路结构有各种例子，但本实施方式的主变换电路201是2电平的三相全桥电路，能够由6个开关元件和与各个开关元件逆并联的6个回流二极管构成。在主变换电路201的各开关元件中，应用通过上述实施方式1～3的任意一个所涉及的碳化硅半导体装置的制造方法制造的碳化硅半导体装置。6个开关元件针对每2个开关元件串联连接而构成上下支路，各上下支路构成全桥电路的各相(U相、V相、W相)。而且，各上下支路的输出端子、即主变换电路201的3个输出端子与负载300连接。
驱动电路202生成驱动主变换电路201的开关元件的驱动信号，供给给主变换电路201的开关元件的控制电极。具体而言，依照来自后述控制电路203的控制信号，将使开关元件成为导通状态的驱动信号和使开关元件成为截止状态的驱动信号输出给各开关元件的控制电极。在将开关元件维持为导通状态的情况下，驱动信号是开关元件的阈值电压以上的电压信号(导通信号)，在将开关元件维持为截止状态的情况下，驱动信号成为开关元件的阈值电压以下的电压信号(截止信号)。
控制电路203以对负载300供给期望的电力的方式，控制主变换电路201的开关元件。具体而言，根据应供给给负载300的电力，计算主变换电路201的各开关元件应成为导通状态的时间(导通时间)。例如，能够通过根据应输出的电压来调制开关元件的导通时间的PWM控制，控制主变换电路201。而且，在各时间点，以向应成为导通状态的开关元件输出导通信号，向应成为截止状态的开关元件输出截止信号的方式，向驱动电路202输出控制指令(控制信号)。驱动电路202依照该控制信号，向各开关元件的控制电极输出导通信号或者截止信号作为驱动信号。
在本实施方式所涉及的电力变换装置中，作为主变换电路201的开关元件应用实施方式1～2所涉及的碳化硅半导体装置，所以能够实现低损失并且提高高速开关动作的可靠性的电力变换装置。
在本实施方式中，说明了将本公开应用于2电平的三相逆变器的例子，但本公开不限于此，能够应用于各种电力变换装置。在本实施方式中，成为2电平的电力变换装置，但也可以是3电平、多电平的电力变换装置，在对单相负载供给电力的情况下，也可以将本公开应用于单相的逆变器。另外，在对直流负载等供给电力的情况下，还能够将本公开应用于DC/DC转换器、AC/DC转换器。
另外，应用本公开的电力变换装置不限定于上述负载是电动机的情况，例如，既能够用作放电加工机、激光加工机、或者感应加热烹调器、非接触器供电***的电源装置，进而也能够用作太阳能发电***、蓄电***等的功率调节器。

Claims (9)

1.一种碳化硅半导体装置，具备：
碳化硅半导体的第1导电类型的漂移层，形成于第1导电类型的半导体基板的第1主面上；
第2导电类型的阱区域，在所述漂移层表层中在剖面横向上分离地形成，其间具备第1导电类型的第1分离区域；
第1导电类型的第2分离区域，形成于所述阱区域与所述阱区域之间，形成于未形成所述第1分离区域的区域；
第1导电类型的源极区域，形成于所述阱区域内的半导体表层的剖面横向的内部；
第2导电类型的接触区域，形成于所述阱区域内的半导体表层的剖面横向的内部的比所述源极区域更靠所述第1分离区域侧的位置；
第1导电类型的电流扩散区域，形成于所述接触区域与所述第1分离区域之间的所述阱区域的表层部；
栅极绝缘膜，形成于所述第2分离区域以及与所述第2分离区域邻接的所述阱区域上；
栅电极，形成于所述栅极绝缘膜上；
欧姆电极，形成于所述接触区域上；
肖特基电极，形成于所述第1分离区域上，与所述第1分离区域肖特基连接；
源电极，形成于所述欧姆电极和所述肖特基电极上；以及
漏电极，形成于所述半导体基板的与所述第1主面相反的第2主面。
2.根据权利要求1所述的碳化硅半导体装置，其中，
在所述源极区域与所述第2分离区域之间的所述阱区域的表层部，还具备第1导电类型的沟道电流扩散区域。
3.根据权利要求1或者2所述的碳化硅半导体装置，其中，
所述电流扩散区域的第1导电类型杂质浓度高于所述第1分离区域的第1导电类型杂质浓度。
4.根据权利要求1至3中的任意一项所述的碳化硅半导体装置，其中，
所述电流扩散区域的第1导电类型杂质浓度低于所述源极区域的第1导电类型杂质浓度。
5.根据权利要求1至4中的任意一项所述的碳化硅半导体装置，其中，
所述电流扩散区域的第1导电类型杂质浓度低于所述阱区域的第2导电类型杂质浓度。
6.根据权利要求1至5中的任意一项所述的碳化硅半导体装置，其中，
所述电流扩散区域与所述接触区域相接。
7.根据权利要求1至6中的任意一项所述的碳化硅半导体装置，其中，
所述电流扩散区域的第1导电类型杂质浓度是1×1016cm-3以上且1×1019cm-3。
8.根据权利要求1至7中的任意一项所述的碳化硅半导体装置，其中，
所述电流扩散区域的厚度是10nm以上且200nm以下。
9.一种电力变换装置，具备：
主变换电路，具有权利要求1～8中的任意一项所述的碳化硅半导体装置，该主变换电路将输入的电力进行变换并输出；
驱动电路，通过使所述碳化硅半导体装置的栅电极的电压与源电极的电压相同而使得进行截止动作，将驱动所述碳化硅半导体装置的驱动信号输出给所述碳化硅半导体装置；以及
控制电路，将控制所述驱动电路的控制信号输出给所述驱动电路。
CN202180099162.3A 2021-06-14 2021-06-14 碳化硅半导体装置以及使用碳化硅半导体装置的电力变换装置 Pending CN117461143A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/022527 WO2022264212A1 (ja) 2021-06-14 2021-06-14 炭化珪素半導体装置および炭化珪素半導体装置を用いた電力変換装置

Publications (1)

Publication Number Publication Date
CN117461143A true CN117461143A (zh) 2024-01-26

Family

ID=84525793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180099162.3A Pending CN117461143A (zh) 2021-06-14 2021-06-14 碳化硅半导体装置以及使用碳化硅半导体装置的电力变换装置

Country Status (4)

Country Link
JP (1) JPWO2022264212A1 (zh)
CN (1) CN117461143A (zh)
DE (1) DE112021007820T5 (zh)
WO (1) WO2022264212A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4900662B2 (ja) 2006-03-02 2012-03-21 独立行政法人産業技術総合研究所 ショットキーダイオードを内蔵した炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
JP2012099630A (ja) * 2010-11-02 2012-05-24 Panasonic Corp 半導体装置および電力変換器
CN111480239B (zh) * 2017-12-19 2023-09-15 三菱电机株式会社 碳化硅半导体装置以及电力变换装置
CN113039650B (zh) * 2018-11-30 2024-04-30 三菱电机株式会社 半导体装置
JP6976489B2 (ja) * 2019-09-06 2021-12-08 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
JP7353925B2 (ja) * 2019-11-11 2023-10-02 株式会社日立製作所 半導体装置

Also Published As

Publication number Publication date
WO2022264212A1 (ja) 2022-12-22
JPWO2022264212A1 (zh) 2022-12-22
DE112021007820T5 (de) 2024-03-28

Similar Documents

Publication Publication Date Title
CN110352497B (zh) 碳化硅半导体装置以及电力变换装置
US11984492B2 (en) Silicon carbide semiconductor device, power converter, and method of manufacturing silicon carbide semiconductor device
US11063122B2 (en) Silicon carbide semiconductor device and power conversion device
CN115274855A (zh) 碳化硅半导体装置以及电力变换装置
CN111466031B (zh) 碳化硅半导体装置以及电力变换装置
WO2020026401A1 (ja) ワイドバンドギャップ半導体装置、および、電力変換装置
US11508840B2 (en) Silicon carbide semiconductor device and power converter
WO2020145109A1 (ja) 半導体装置及び電力変換装置
WO2022168240A1 (ja) 炭化珪素半導体装置および電力変換装置
CN113330579A (zh) 半导体装置以及电力变换装置
JP7370476B2 (ja) 炭化珪素半導体装置の製造方法、炭化珪素半導体装置および電力変換装置
JP6947338B1 (ja) 炭化珪素半導体装置および電力変換装置の製造方法
JP7094439B2 (ja) 炭化珪素半導体装置および電力変換装置
CN116325176A (zh) 碳化硅半导体装置以及电力变换装置
CN117461143A (zh) 碳化硅半导体装置以及使用碳化硅半导体装置的电力变换装置
JP7062143B1 (ja) 半導体装置及び電力変換装置
US20240194780A1 (en) Semiconductor device and power conversion apparatus
WO2022190269A1 (ja) 炭化珪素半導体装置とその製造方法、および、電力変換装置
CN117642873A (zh) 碳化硅半导体装置以及使用碳化硅半导体装置的电力变换装置
CN115699329A (zh) 半导体装置以及电力变换装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination