CN117456907A - 像素驱动电路、显示面板以及显示装置 - Google Patents

Abstract

本发明提供一种像素驱动电路、显示面板及显示装置，像素驱动电路包括：驱动晶体管、脉冲幅度模块、脉冲宽度模块以及电压调制模块，电压调制模块与脉冲宽度模块电性连接，电压调制模块用于在脉冲幅度模块向驱动晶体管的栅极写入数据信号时调整参考信号的电压，以使脉冲宽度模块停止写入初始化信号。通过设置电压调制模块，并控制电压调制模块在脉冲幅度模块向驱动晶体管的栅极写入数据信号时调整参考信号的电压，解决了相关技术中脉冲数据信号写入驱动晶体管的栅极时受到影响，使得驱动晶体管的栅极达不到预定的驱动电压，进而造成显示面板显示不稳定的问题。

Description

像素驱动电路、显示面板以及显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种像素驱动电路、显示面板以及显示装置。

背景技术

MLED显示具有高效率、高亮度和相应时间快等特点，在新型显示领域受到广泛关注。相关技术中，采用混合驱动方式的像素驱动电路中通过Sweep信号来控制像素的发光时长，可由于DAC(数模转换模块)驱动能力不足或电路设计缺陷等导致该信号跳变过慢，从而造成显示面板显示不稳定的问题。

发明内容

本发明的实施例提供一种像素驱动电路、显示面板以及显示装置，以解决Sweep信号跳变过慢，从而造成显示面板显示不稳定的问题。

为解决上述问题，本发明提供的技术方案如下：

第一方面，本申请提供一种像素驱动电路，所述像素驱动电路包括：驱动晶体管，与发光元件电性连接，所述驱动晶体管用于根据数据信号生成驱动发光元件的驱动电流；脉冲幅度模块，与所述驱动晶体管的栅极电性连接，所述脉冲幅度模块用于将所述数据信号写入至所述驱动晶体管的栅极；脉冲宽度模块，与所述驱动晶体管的栅极电性连接，所述脉冲宽度模块用于根据所述数据信号和参考信号将初始化信号写入至所述驱动晶体管的栅极，所述初始化信号用于使所述驱动晶体管截止；电压调制模块，与所述脉冲宽度模块电性连接，所述电压调制模块用于在所述脉冲幅度模块向所述驱动晶体管的栅极写入所述数据信号时调整所述参考信号的电压，以使所述脉冲宽度模块停止向所述驱动晶体管的所述栅极写入所述初始化信号。

在一实施例中，所述脉冲宽度模块与参考信号线电性连接以接收所述参考信号，所述电压调制模块包括：调制晶体管，所述调制晶体管的源极或漏极中的一个与所述参考信号线电性连接，所述调制晶体管的源极或漏极中的另一个与第一电源电压端连接以用于接收第一电源电压。

在一实施例中，所述数据信号依次具有第一数据电压和第二数据电压，所述脉冲幅度模块用于将所述第二数据电压写入所述驱动晶体管的栅极，所述脉冲宽度模块用于根据所述第一数据电压和所述参考信号的电压将初始化信号写入至所述驱动晶体管的栅极；其中，当所述数据信号具有所述第二数据电压时，所述调制信号控制所述调制晶体管导通，以调整所述参考信号的电压为所述第一电源电压。

在一实施例中，所述脉冲宽度模块包括：第四晶体管，所述第四晶体管的源极或漏极中的一个与所述驱动晶体管的栅极电性连接，所述第四晶体管的源极或漏极中的另一个用于接收所述初始化信号；第五晶体管，所述第五晶体管的源极或漏极中的一个与所述第四晶体管的栅极电性连接，所述第五晶体管的源极或漏极中的另一个与数据信号端口连接以用于接收所述数据信号，所述第五晶体管的栅极与所述脉冲宽度调制电压端口连接以用于接收所述脉冲宽度调制电压；第二电容，所述第二电容的一端与所述参考信号线电性连接，所述第二电容的另一端与所述第四晶体管的栅极电性连接；其中，当所述数据信号的电压为第一数据电压时，所述脉冲宽度调制电压控制所述第五晶体管导通。

在一实施例中，当所述参考信号的电压为所述第一电源电压时，所述第四晶体管截止。

在一实施例中，所述脉冲幅度模块包括：第一晶体管，所述第一晶体管的源极或漏极中的一个与所述驱动晶体管的栅极电性连接，所述第一晶体管的源极或漏极中的另一个与数据端口连接以用于接收所述数据信号，所述第一晶体管的栅极与所述脉冲幅度调制电压端口连接以用于接收所述脉冲幅度调制电压；其中，当所述数据信号的电压为第二数据电压时，所述脉冲幅度调制电压控制所述第一晶体管导通。

在一实施例中，所述驱动晶体管的源极或漏极中的一个与第二电源电压端连接以用于接收第二电源电压，所述驱动晶体管的源极或漏极中的另一个与所述发光元件电性连接，所述脉冲幅度模块还包括：第一电容，所述第一电容的一端与所述第一晶体管的源极或漏极中的一个电性连接，所述第一电容的另一端与所述驱动晶体管的源极或漏极中的另一个电性连接；以及补偿晶体管，所述补偿晶体管的源极或漏极中的一个与所述驱动晶体管的源极或漏极中的另一个电性连接，所述补偿晶体管的源极或漏极中的另一个与感测信号端口电性连接，所述补偿晶体管的栅极与感测控制信号端口连接以用于接收感测控制信号；其中，所述感测信号端口用于传输所述初始化信号和感测所述驱动晶体管的源极或漏极中的另一个的电压。

在一实施例中，所述感测控制信号的时序与所述脉冲幅度调制电压的时序相同。

第二方面，本申请实施例提供一种显示面板，包括如上实施例中任一项所述的像素驱动电路。

第三方面，本申请实施例提供一种显示装置，包括如上实施例中所述的显示面板。

本发明的有益效果为：通过设置电压调制模块，并控制电压调制模块在所述脉冲幅度模块向所述驱动晶体管的栅极写入所述数据信号时调整所述参考信号的电压，使所述脉冲宽度模块停止写入向所述驱动晶体管的栅极写入所述初始化信号，从而使得数据信号写入驱动晶体管的栅极时不受影响，解决了相关技术中数据信号写入驱动晶体管的栅极时受到影响，使得驱动晶体管的栅极达不到预定的驱动电压，进而造成显示面板显示不稳定的问题。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

附图1为本发明的一实施例中的相关技术中的像素驱动电路的结构示意图；

附图2为本发明的一实施例中的像素驱动电路的结构示意图；

附图3为本发明的一实施例中的像素驱动电路的结构示意图；

附图4为图3所示像素驱动电路的各信号的时序图；

附图5为图4部分信号与调制信号的时序图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

MLED显示具有高效率、高亮度和相应时间快等特点，在新型显示领域受到广泛关注。相关技术中，采用混合驱动方式的像素驱动电路中通过Sweep信号来控制像素的发光时长，可由于DAC(数模转换模块)驱动能力不足或电路设计缺陷等导致该信号跳变过慢，从而造成显示面板显示不稳定的问题。

如图1所示，相关技术中，一种像素驱动电路包括：第一晶体管T1、驱动晶体管T2、第四晶体管T4、第五晶体管T5、第一电容C1、第二电容C2。

驱动晶体管T2的栅极连接第一节点Q，驱动晶体管T2的源极连接恒压高电位VDD，驱动晶体管T2的漏极连接第二节点S。

第一晶体管T1的栅极连接脉冲幅度调制控制信号线SPAM，第一晶体管T1的源极连接数据信号线Data，第一晶体管T1的漏极连接第一节点Q。第一电容C1耦合于第一节点Q和第二节点S之间。

第四晶体管T4的栅极连接第三节点P，第四晶体管T4的源极连接第一节点Q，第四晶体管T4的漏极连接复位信号线Vref；

第五晶体管T5的栅极连接脉冲宽度调制控制信号线SPWM，第五晶体管T5的源极连接数据信号线Data，第五晶体管T5的漏极连接第三节点P；

第二电容C2耦合于扫频信号线Sweep和第三节点P之间；

该像素驱动电路的工作流程包括：第一写入阶段、第二写入阶段和发光阶段。

第一写入阶段：SPWM和SWEEP信号为高电平，第五晶体管T5打开，数据信号线通过第五晶体管T5向P点写入第一数据电压VPWM，此时第四晶体管T4的Vgs＞Vth4，第四晶体管T4打开，将所述初始化信号Vref写入所述驱动晶体管的栅极。

第二写入阶段：SPAM信号高电平，SWEEP信号由高电平跳变为低电平，使第四晶体管T4关闭，使第一晶体管T1打开，数据信号线通过第一晶体管T1向Q点写入第二数据电压VPAM，此时，驱动晶体管T2的Vgs＝VQ-VS＝VPAM＞Vth1，T1打开，此时VDD为低电平，LED灯仍不发光。

发光阶段，VDD高电平，驱动LED发光，Sweep信号逐渐上升，在C2的耦合作用下，P点的电位会由VPWM电位逐渐上升，直至第四晶体管T4的Vgs＞Vth4时，第四晶体管T4打开，Vref通过第四晶体管T4下拉Q点的电位，从而使驱动晶体管T2关闭，LED停止发光，由此可以通过调节VPWM的大小，调节第四晶体管T4打开的时间，从而调节LED的发光时间。

然而，由于DAC(数模转换模块)驱动能力不足或电路设计缺陷等，导致在第二写入阶段时Sweep信号跳变过慢，第四晶体管T4仍处于导通状态，使得数据信号的第二数据电压VPAM写入Q点(第一晶体管的栅极)时受到影响，从而使得第一晶体管T1达不到预定的驱动电压，进而造成显示面板显示不稳定的问题。

图2、图3为本申请实施例提供的一种像素驱动电路。

请参照图2和图3，本申请提供一种像素驱动电路，所述像素驱动电路包括驱动晶体管T2、脉冲幅度模块100、脉冲宽度模块200以及电压调制模块300。

所述驱动晶体管T2与发光元件LED电性连接，所述驱动晶体管T2用于根据数据信号生成驱动发光元件LED的驱动电流。所述脉冲幅度模块100与所述驱动晶体管T2的栅极电性连接，所述脉冲幅度模块100用于将所述数据信号写入至所述驱动晶体管T2的栅极。所述脉冲宽度模块200与所述驱动晶体管T2的栅极电性连接，所述脉冲宽度模块200用于根据所述数据信号和参考信号将初始化信号写入至所述驱动晶体管T2的栅极，所述初始化信号用于使所述驱动晶体管T2截止。所述电压调制模块300与所述脉冲宽度模块200电性连接，所述电压调制模块300用于在所述脉冲幅度模块100向所述驱动晶体管T2的栅极写入所述数据信号时调整所述参考信号的电压，以使所述脉冲宽度模块200停止写入所述初始化信号。

可以理解的，所述电压调制模块300在所述脉冲幅度模块100向所述驱动晶体管T2的栅极写入所述数据信号时调整所述参考信号的电压，使所述脉冲宽度模块200停止写入向所述驱动晶体管T2的栅极写入所述初始化信号，从而使得数据信号写入驱动晶体管T2的栅极时能够不受影响。

本申请中，通过设置电压调制模块300，并控制电压调制模块300在所述脉冲幅度模块100向所述驱动晶体管T2的栅极写入所述数据信号时调整所述参考信号的电压，使所述脉冲宽度模块200停止写入向所述驱动晶体管T2的栅极写入所述初始化信号，从而使得数据信号写入驱动晶体管T2的栅极时不受影响，解决了相关技术中数据信号写入驱动晶体管T2的栅极时受到影响，使得驱动晶体管T2的栅极达不到预定的驱动电压，进而造成显示面板显示不稳定的问题。

在一些实施例中，为节省信号线的数量，所述脉冲宽度模块200和所述脉冲幅度模块100电性连接至同一数据信号线，因此，相应的数据信号Data在不同时刻应具有不同电压，本实施例中，所述数据信号Data依次具有第一数据电压VPWM和第二数据电压VPAM，在脉冲宽度模块200写入数据信号Data时，所述数据信号Data具有第一数据电压VPWM，在所述脉冲幅度模块100写入数据信号Data时，所述数据信号Data具有第二数据电压VPAM。所述脉冲幅度模块100将所述第二数据电压VPAM写入所述驱动晶体管T2的栅极，所述脉冲宽度模块200根据所述第一数据电压VPWM和所述参考信号Sweep的电压将初始化信号Vref写入至所述驱动晶体管T2的栅极。

为避免数据信号Data通过脉冲宽度模块200写入驱动晶体管T2的栅极时受到影响，使得驱动晶体管T2的栅极达不到预定的驱动电压，进而造成显示面板显示不稳定的问题。本实施例中，当所述数据信号Data具有所述第二数据电压VPAM时，所述电压调制模块300调整所述参考信号Sweep的电压为第一电源电压VSS，所述第一电源电压VSS使所述电压调制模块300停止输出所述初始化信号Vref，以避免所述初始化信号Vref影响所述第二数据电压VPAM写入至所述驱动晶体管T2的栅极。

在一实施例中，所述电压调制模块300包括调制晶体管T6，所述调制晶体管T6的源极或漏极中的一个与参考信号线电性连接，所述调制晶体管T6的源极或漏极中的另一个用于接收第一电源电压VSS，所述调制晶体管T6的栅极用于接收调制信号SWP_DOWN。所述调制信号SWP_DOWN用于在所述数据信号Data具有所述第二数据电压VPAM时控制所述调制晶体管T6导通，以调整所述参考信号Sweep的电压为所述第一电源电压VSS。

在一实施例中，所述脉冲宽度模块200包括第四晶体管T4、第五晶体管T5和第二电容C2，所述第四晶体管T4的源极或漏极中的一个与所述驱动晶体管T2的栅极电性连接，所述第四晶体管T4的源极或漏极中的另一个用于接收所述初始化信号Vref。所述第五晶体管T5的源极或漏极中的一个与所述第四晶体管T4的栅极电性连接，所述第五晶体管T5的源极或漏极中的另一个用于接收所述数据信号Data，所述第五晶体管T5的栅极用于接收脉冲宽度调制电压SPWM。所述第二电容C2的一端与所述参考信号线电性连接，所述第二电容C2的另一端与所述第四晶体管T4的栅极电性连接。当所述数据信号Data的电压为第一数据电压VPWM时，所述脉冲宽度调制电压SPWM控制所述第五晶体管T5导通，以将所述第一数据电压VPWM写入所述驱动晶体管T2的栅极(Q点)。

在一实施例中，所述驱动晶体管T2的源极或漏极中的一个用于接收第一电源电压VDD，所述驱动晶体管T2的源极或漏极中的另一个与所述发光元件LED电性连接。所述脉冲幅度模块100包括第一晶体管T1和第一电容C1，所述第一电容C1的一端与所述第一晶体管T1的源极或漏极中的一个电性连接，所述第一电容C1的另一端与所述驱动晶体管T2的源极或漏极中的另一个电性连接，所述第一晶体管T1的源极或漏极中的一个与所述驱动晶体管T2的栅极电性连接，所述第一晶体管T1的源极或漏极中的另一个用于接收所述数据信号Data，所述第一晶体管T1的栅极用于接收脉冲幅度调制电压SPAM。当所述数据信号Data的电压为第二数据电压VPAM时，所述脉冲幅度调制电压SPAM控制所述第一晶体管T1导通，以将所述第二数据电压VPAM写入所述驱动晶体管T2的栅极(Q点)。

图4为图3所示像素驱动电路的各信号的时序图，图5为调制信号SWP_DOWN与图4中部分信号的时序图。

请参照图4和图5，所述像素驱动电路至少包括以下两个工作阶段：写入阶段Write和发光阶段Emitting(t3)，其中，写入阶段可根据数据信号的电压不同分为第一写入阶段t1和第二写入阶段t2。

第一写入阶段t1：脉冲宽度调制电压SPWM和参考信号SWEEP信号为高电平，第五晶体管T5打开，数据信号线通过第五晶体管T5向P点写入第一数据电压VPWM，此时第四晶体管T4的Vgs＞Vth4，第四晶体管T4打开，将所述初始化信号Vref写入所述驱动晶体管的栅极。

第二写入阶段t2：脉冲幅度调制电压SPAM高电平，使第一晶体管T1打开，数据信号线通过第一晶体管T1向Q点写入第二数据电压VPAM，同时，调制信号SWP_DOWN高电平，使调制晶体管打开，将参考信号SWEEP信号由高电平下拉为第一电源电压(低电平)，通过第二电容的耦合作用下拉P点电位，从而使第四晶体管T4的Vgs＜Vth4，使第四晶体管T4关闭，停止输出所述初始化信号Vref。

此时，驱动晶体管T2的Vgs＝VPAM＞Vth1，T1打开，此时VDD为低电平，LED灯不发光。

发光阶段t3，第二电源信号VDD由低电平变为高电平，驱动LED开始发光，调制信号SWP_DOWN低电平，使调制晶体管关闭，同时参考信号Sweep信号逐渐上升，在C2的耦合作用下，P点的电位会位逐渐上升，直至第四晶体管T4的Vgs＞Vth4时，第四晶体管T4打开，初始化信号Vref通过第四晶体管T4下拉Q点的电位，从而使驱动晶体管T2关闭，LED停止发光。

由上述工作过程可知，所述调制信号SWP_DOWN在第二写入阶段时高电平，控调制晶体管打开，将参考信号SWEEP信号由高电平下拉为第一电源电压(低电平)，从而通过第二电容的耦合作用下拉P点电位，使第四晶体管T4的Vgs＜Vth4，第四晶体管T4关闭，停止输出所述初始化信号Vref，进而不会影响所述第二数据电压VPAM的写入，避免了相关技术中，数据信号写入驱动晶体管的栅极时受到影响，使得驱动晶体管的栅极达不到预定的驱动电压，进而造成显示面板显示不稳定的问题。

在一实施例中，所述脉冲幅度模块100还包括补偿晶体管T3，所述补偿晶体管T3的源极或漏极中的一个与所述驱动晶体管T2的源极或漏极中的另一个电性连接，所述补偿晶体管T3的源极或漏极中的另一个与感测信号线电性连接，所述补偿晶体管T3的栅极用于接收感测控制信号Sense。可以理解的，当设置有所述补偿晶体管T3时，所述像素驱动电路应除上述阶段外还应至少包括感测阶段。在所述感测阶段中，所述感测控制信号Sense控制所述补偿晶体管T3导通，以通过所述感测信号线感测所述驱动晶体管T2的源极或漏极中的另一个的电压，以进行补偿。

在一实施例中，所述感测信号线还用于传输所述初始化信号Vref，如所述感测控制信号Sense的时序与所述脉冲幅度调制电压SPAM的时序相同，即在所述第二控制信号高电平时，所述感测信号Sense同样高电平，使所述第一晶体管T1和所述补偿晶体管T3同时导通，在所述第一晶体管T1将第二数据电压VPAM写入所述驱动晶体管T2的栅极时，同时将所述初始化信号Vref写入至所述驱动晶体管T2的源极或漏极中的一个，以对其初始化。

第二方面，本申请实施例提供一种显示面板，包括如上实施例中任一项所述的像素驱动电路。

第三方面，本申请实施例提供一种显示装置，包括如上实施例中所述的显示面板。

综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种像素驱动电路，其特征在于，所述像素驱动电路包括：

驱动晶体管，与发光元件电性连接，所述驱动晶体管用于根据数据信号生成驱动发光元件的驱动电流；

脉冲幅度模块，所述脉冲幅度模块的控制端与脉冲幅度调制电压端口连接，所述脉冲幅度模块的输出端与所述驱动晶体管的栅极电性连接，所述脉冲幅度模块用于将所述数据信号写入至所述驱动晶体管的栅极；

脉冲宽度模块，所述脉冲宽度模块的控制端与脉冲宽度调制电压端口连接，所述脉冲宽度模块的输出端与所述驱动晶体管的栅极电性连接，所述脉冲宽度模块用于根据所述数据信号和参考信号将初始化信号写入至所述驱动晶体管的栅极；

电压调制模块，与所述脉冲宽度模块电性连接，所述电压调制模块用于在所述脉冲幅度模块向所述驱动晶体管的栅极写入所述数据信号时调整所述参考信号的电压，以使所述脉冲宽度模块停止向所述驱动晶体管的所述栅极写入所述初始化信号。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述脉冲宽度模块的第一端与参考信号端口电性连接以接收所述参考信号，其中，所述电压调制模块包括：

调制晶体管，所述调制晶体管的源极或漏极中的一个与所述参考信号端口电性连接，所述调制晶体管的源极或漏极中的另一个与第一电源电压端口连接以用于接收第一电源电压，所述调制晶体管的栅极与调制信号端口电性连接以接收调制信号。

3.根据权利要求2所述的像素驱动电路，其特征在于，所述数据信号依次具有第一数据电压和第二数据电压，所述脉冲幅度模块用于将所述第二数据电压写入所述驱动晶体管的栅极，所述脉冲宽度模块用于根据所述第一数据电压和所述参考信号的电压将初始化信号写入至所述驱动晶体管的栅极；

其中，当所述数据信号具有所述第二数据电压时，所述调制信号控制所述调制晶体管导通，以调整所述参考信号的电压为所述第一电源电压。

4.根据权利要求3所述的像素驱动电路，其特征在于，所述脉冲宽度模块包括：

第四晶体管，所述第四晶体管的源极或漏极中的一个与所述驱动晶体管的栅极电性连接，所述第四晶体管的源极或漏极中的另一个与初始化信号端口连接以接收所述初始化信号；

第五晶体管，所述第五晶体管的源极或漏极中的一个与所述第四晶体管的栅极电性连接，所述第五晶体管的源极或漏极中的另一个与数据信号端口连接以接收所述数据信号，所述第五晶体管的栅极与所述脉冲宽度调制电压端口连接以用于接收所述脉冲宽度调制电压；

第二电容，所述第二电容的一端与所述参考信号端口电性连接，所述第二电容的另一端与所述第四晶体管的栅极电性连接；

其中，当所述数据信号的电压为所述第一数据电压时，所述脉冲宽度调制电压控制所述第五晶体管导通。

5.根据权利要求4所述的像素驱动电路，其特征在于，当所述参考信号的电压为所述第一电源电压时，所述第四晶体管截止。

6.根据权利要求3所述的像素驱动电路，其特征在于，所述脉冲幅度模块包括：

第一晶体管，所述第一晶体管的源极或漏极中的一个与所述驱动晶体管的栅极电性连接，所述第一晶体管的源极或漏极中的另一个与数据端口连接以用于接收所述数据信号，所述第一晶体管的栅极与所述脉冲幅度调制电压端口连接以用于接收所述脉冲幅度调制电压；

其中，当所述数据信号的电压为第二数据电压时，所述脉冲幅度调制电压控制所述第一晶体管导通。

7.根据权利要求6所述的像素驱动电路，其特征在于，所述驱动晶体管的源极或漏极中的一个与第二电源电压端连接以用于接收第二电源电压，所述驱动晶体管的源极或漏极中的另一个与所述发光元件电性连接，所述脉冲幅度模块还包括：

第一电容，所述第一电容的一端与所述第一晶体管的源极或漏极中的一个电性连接，所述第一电容的另一端与所述驱动晶体管的源极或漏极中的另一个电性连接；以及

补偿晶体管，所述补偿晶体管的源极或漏极中的一个与所述驱动晶体管的源极或漏极中的另一个电性连接，所述补偿晶体管的源极或漏极中的另一个与感测信号端口电性连接，所述补偿晶体管的栅极用于与感测控制信号端口连接以接收感测控制信号；

其中，所述感测信号端口用于传输所述初始化信号和感测所述驱动晶体管的源极或漏极中的另一个的电压。

8.根据权利要求7所述的像素驱动电路，其特征在于，所述感测控制信号的时序与所述脉冲幅度调制电压的时序相同。

9.一种显示面板，其特征在于，包括如权利要求1-8任一项所述的像素驱动电路。

10.一种显示装置，其特征在于，包括如权利要求9所述的显示面板。