CN117438516A - 一种垂直结构高压Micro LED芯片及其制备方法 - Google Patents

一种垂直结构高压Micro LED芯片及其制备方法 Download PDF

Info

Publication number
CN117438516A
CN117438516A CN202311765068.4A CN202311765068A CN117438516A CN 117438516 A CN117438516 A CN 117438516A CN 202311765068 A CN202311765068 A CN 202311765068A CN 117438516 A CN117438516 A CN 117438516A
Authority
CN
China
Prior art keywords
layer
type
epitaxial
electrode
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311765068.4A
Other languages
English (en)
Inventor
张星星
汪恒青
林潇雄
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202311765068.4A priority Critical patent/CN117438516A/zh
Publication of CN117438516A publication Critical patent/CN117438516A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种垂直结构高压Micro LED芯片及其制备方法，涉及半导体器件技术领域，该芯片设有外延层通孔，贯穿第二外延层与第一外延层的至少部分，或者贯穿第二外延层的至少部分，外延层通孔内第一N型半导体层或第二N型半导体层上设有N型第一电极，透明导电层上设有P型第一电极，钝化层覆盖于芯片表面且贯穿设有N型导电通孔与P型导电通孔，以分别暴露出N型第一电极与N型第二电极，钝化层之上设有N型第二电极与P型第二电极，N型第二电极通过N型导电通孔与N型第一电极接触，P型第二电极通过P型导电通孔与P型第一电极接触。本发明中垂直结构的高压Micro LED芯片，使其既能保证Micro LED的结构强度，又能有效的提升Micro LED芯片的光效。

Description

一种垂直结构高压Micro LED芯片及其制备方法
技术领域
本发明涉及半导体器件技术领域，具体涉及一种垂直结构高压Micro LED芯片及其制备方法。
背景技术
Micro LED微显示技术，具有自发光特性，每一点像素都能单独驱动发光，优点包括高亮度、低功耗、体积小、超高分辨率与色彩饱和度等。Micro LED芯片的光效会随着电流密度的变化而变化，当小于某个特定值，电流密度越大，光效越高；当大于某个特定值，电流密度越大，光效越低，也就是光效在某个特定电流密度下具有最高值。而Micro LED芯片的应用电流密度往往都比较小，从而导致光效低。在常规传统LED芯片中，通过制备出高压LED芯片可以改善这个问题，但目前因为Micro LED芯片需要剥离衬底，导致无法制备Micro高压LED芯片。
常规传统高压LED芯片晶圆，通过刻蚀去除至少部分的外延层，露出衬底，形成常规隔离槽，从而制备出高压芯片。其中，桥接电极通过衬底表面贯穿两个芯片，实现两个芯片的正负极连接，从而形成高压芯片。
然而，要制备Micro芯片，就需要剥离掉衬底，这样就会使得隔离槽之上的桥接电极发生断裂，无法制备出Micro高压芯片。
发明内容
针对现有技术的不足，本发明的目的在于提供一种垂直结构高压Micro LED芯片及其制备方法，旨在制作垂直结构的高压Micro LED芯片，使其既能保证Micro LED的结构强度，又能有效的提升Micro LED芯片的光效。
本发明的第一方面在于提供一种垂直结构高压Micro LED芯片，所述芯片包括：
第一外延层，所述第一外延层包括依次层叠的U型半导体层、第一N型半导体层、第一发光层与第一P型半导体层；
第二外延层，层叠于所述第一外延层的第一P型半导体层之上，所述第二外延层包括依次层叠的第二N型半导体层、第二发光层与第二P型半导体层；
透明导电层，层叠于所述第二P型半导体层之上；
其中，所述芯片还设有外延层通孔，所述外延层通孔贯穿所述第二外延层与所述第一外延层的至少部分，暴露出所述第一N型半导体层，或者所述外延层通孔贯穿所述第二外延层的至少部分，暴露出所述第二N型半导体层，所述外延层通孔内所述第一N型半导体层或所述第二N型半导体层上设有N型第一电极，所述透明导电层上设有P型第一电极，钝化层覆盖于芯片表面且贯穿设有N型导电通孔与P型导电通孔，以分别暴露出所述N型第一电极与所述N型第二电极，所述钝化层之上设有N型第二电极与P型第二电极，所述N型第二电极通过所述N型导电通孔与所述N型第一电极接触以电性连接，所述P型第二电极通过所述P型导电通孔与所述P型第一电极接触以电性连接。
根据上述技术方案的一方面，所述第一外延层的厚度为4μm-8μm，所述第一P型半导体层与所述第一发光层的厚度和为0.5μm-1.2μm。
根据上述技术方案的一方面，所述第二外延层的厚度为1.5μm-4μm，所述第二P型半导体层与所述第二发光层的厚度和为0.5μm-1.2μm。
根据上述技术方案的一方面，当所述外延层通孔贯穿所述第二外延层与所述第一外延层的至少部分以暴露出所述第一N型半导体层时，所述外延层通孔的深度为2.2μm-6.2μm，所述外延层通孔的孔径为5μm-20μm；
当所述外延层通孔贯穿所述第二外延层的至少部分以暴露出所述第二N型半导体层时，所述外延层通孔的深度为0.7μm-2.2μm，所述外延层通孔的孔径为5μm-20μm。
根据上述技术方案的一方面，当所述外延层通孔仅贯穿所述第二外延层的至少部分以暴露出所述第二N型半导体层时，所述第一外延层的第一P型半导体层与所述第二外延层的第二N型半导体层之间还设有外延阻隔层。
根据上述技术方案的一方面，所述外延阻隔层由绝缘材料制成，用于制作所述外延阻隔层的材料包括SiO2、Al2O3、AlN。
根据上述技术方案的一方面，所述第二外延层上形成有外延分隔槽，以暴露出所述外延阻隔层，所述外延分隔槽的宽度为3μm-15μm。
根据上述技术方案的一方面，所述外延阻隔层上贯穿设有第一连接孔与第二连接孔，所述第一连接孔与N型第一电极正对，所述第二连接孔与所述P型第一电极正对；
其中，所述第一连接孔与所述第二连接孔的孔径均为2μm-10μm。
本发明的第二方面在于提供一种垂直结构高压Micro LED芯片的制备方法，用于制备垂直结构高压Micro LED芯片，所述制备方法包括：
提供一衬底；
在所述衬底上依次制作第一外延层与第二外延层；所述第一外延层包括依次层叠的U型半导体层、第一N型半导体层、第一发光层与第一P型半导体层；所述第二外延层包括依次层叠的第二N型半导体层、第二发光层与第二P型半导体层；
对所述第二外延层与所述第一外延层的至少部分或对所述第二外延层的至少部分进行蚀刻，暴露出所述第一N型半导体或所述第二N型半导体层，形成外延层通孔；
在所述第二外延层的第二P型半导体层上制作透明导电层，并制作贯穿于所述透明导电层的透明导电层通孔，所述透明导电层通孔与所述外延层通孔连通；
在所述外延层通孔内所述第一N型半导体层或所述第二N型半导体层上制作N型第一电极，以及在所述透明导电层上制作P型第一电极；
在所述第二P型半导体层上制作钝化层，并对所述钝化层进行开孔，得到暴露出所述N型第一电极的N型导电通孔，以及暴露出所述P型第一电极的P型导电通孔；
在所述钝化层上分别制作N型第二电极与P型第二电极，所述N型第二电极通过所述N型导电通孔与所述N型第一电极接触以电性连接，所述P型第二电极通过所述P型导电通孔与所述P型第一电极接触以电性连接。
根据上述技术方案的一方面，当所述外延层通孔仅贯穿所述第二外延层的至少部分以暴露出外延层通孔时，在第一外延层上制作第二外延层的步骤之前，所述方法还包括：
在所述第一外延层的第一P型半导体层之上制作外延阻隔层；
对所述外延阻隔层进行开孔，得到第一连接孔与第二连接孔；
其中，所述第一连接孔与所述N型第一电极正对，所述第二连接孔与所述P型第一电极正对。
与现有技术相比，采用本发明所示的垂直结构高压Micro LED芯片及其制备方法，有益效果在于：
通过使第一外延层与第二外延层相互层叠，以及使外延层通孔贯穿第二外延层与第一外延层的至少部分，暴露出第一外延层的第一N性半导体层，或者是外延层通孔贯穿第二外延层的至少部分，暴露出第二外延层的第二N型半导体层，得到外延层通孔，外延层通孔内的N型半导体层上设有N型第一电极，以及透明导电层上设有P型第一电极，并设置用于芯片防护的钝化层，而钝化层上设有与N型第一电极连接的N型第二电极，以及与P型第一电极连接的P型第二电极，从而实现芯片的高压串联，得到高压LED芯片，最后将衬底去除后，减小了芯片的整体尺寸，满足微尺寸要求，得到了垂直结构的高压Micro LED芯片，既能保证Micro LED的结构强度，又能有效的提升Micro LED芯片的光效。
附图说明
本发明的上述与/或附加的方面与优点从结合下面附图对实施例的描述中将变得明显与容易理解，其中：
图1为本发明第一实施例中高压Micro LED芯片晶圆的结构示意图；
图2为本发明第一实施例中高压Micro LED芯片的结构示意图；
图3为本发明第一实施例中高压Micro LED芯片制备方法的流程示意图；
图4为本发明第二实施例中高压Micro LED芯片晶圆的结构示意图；
图5为本发明第二实施例中高压Micro LED芯片的结构示意图；
图6为本发明第二实施例中高压Micro LED芯片制备方法的流程示意图；
附图符号说明：
衬底10、第一U型半导体层21、第一N型半导体层22、第一发光层23、第一P型半导体层24、外延层通孔一25、第二N型半导体层31、第二发光层32、第二P型半导体层33、外延层通孔二34、外延分隔槽35、透明导电层40、透明导电层通孔41、N型第一电极51、P型第一电极52、钝化层60、N型第二电极71、P型第二电极72、外延阻隔层80、第一连接孔81、第二连接孔82。
具体实施方式
为使本发明的目的、特征与优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
本发明的第一方面在于提供一种垂直结构高压Micro LED芯片，所述芯片包括：
第一外延层，所述第一外延层包括依次层叠的U型半导体层、第一N型半导体层、第一发光层与第一P型半导体层；
第二外延层，层叠于所述第一外延层的第一P型半导体层之上，所述第二外延层包括依次层叠的第二N型半导体层、第二发光层与第二P型半导体层；
透明导电层，层叠于所述第二P型半导体层之上；
其中，所述芯片还设有外延层通孔，所述外延层通孔贯穿所述第二外延层与所述第一外延层的至少部分，暴露出所述第一N型半导体层，或者所述外延层通孔贯穿所述第二外延层的至少部分，暴露出所述第二N型半导体层，所述外延层通孔内所述第一N型半导体层或所述第二N型半导体层上设有N型第一电极，所述透明导电层上设有P型第一电极，钝化层覆盖于芯片表面且贯穿设有N型导电通孔与P型导电通孔，以分别暴露出所述N型第一电极与所述N型第二电极，所述钝化层之上设有N型第二电极与P型第二电极，所述N型第二电极通过所述N型导电通孔与所述N型第一电极接触以电性连接，所述P型第二电极通过所述P型导电通孔与所述P型第一电极接触以电性连接。
进一步地，所述第一外延层的厚度为4μm-8μm，所述第一P型半导体层与所述第一发光层的厚度和为0.5μm-1.2μm。
进一步地，所述第二外延层的厚度为1.5μm-4μm，所述第二P型半导体层与所述第二发光层的厚度和为0.5μm-1.2μm。
进一步地，当所述外延层通孔贯穿所述第二外延层与所述第一外延层的至少部分以暴露出所述第一N型半导体层时，所述外延层通孔的深度为2.2μm-6.2μm，所述外延层通孔的孔径为5μm-20μm；
当所述外延层通孔贯穿所述第二外延层的至少部分以暴露出所述第二N型半导体层时，所述外延层通孔的深度为0.7μm-2.2μm，所述外延层通孔的孔径为5μm-20μm。
进一步地，当所述外延层通孔仅贯穿所述第二外延层的至少部分以暴露出所述第二N型半导体层时，所述第一外延层的第一P型半导体层与所述第二外延层的第二N型半导体层之间还设有外延阻隔层。
进一步地，所述外延阻隔层由绝缘材料制成，用于制作所述外延阻隔层的材料包括SiO2、Al2O3、AlN。
进一步地，所述第二外延层上形成有外延分隔槽，以暴露出所述外延阻隔层，所述外延分隔槽的宽度为3μm-15μm。
进一步地，所述外延阻隔层上贯穿设有第一连接孔与第二连接孔，所述第一连接孔与N型第一电极正对，所述第二连接孔与所述P型第一电极正对；
其中，所述第一连接孔与所述第二连接孔的孔径均为2μm-10μm。
本发明的另一方面在于提供一种垂直结构高压Micro LED芯片的制备方法，用于制备垂直结构高压Micro LED芯片，所述制备方法包括：
提供一衬底；
在所述衬底上依次制作第一外延层与第二外延层；所述第一外延层包括依次层叠的U型半导体层、第一N型半导体层、第一发光层与第一P型半导体层；所述第二外延层包括依次层叠的第二N型半导体层、第二发光层与第二P型半导体层；
对所述第二外延层与所述第一外延层的至少部分或对所述第二外延层的至少部分进行蚀刻，暴露出所述第一N型半导体或所述第二N型半导体层，形成外延层通孔；
在所述第二外延层的第二P型半导体层上制作透明导电层，并制作贯穿于所述透明导电层的透明导电层通孔，所述透明导电层通孔与所述外延层通孔连通；
在所述外延层通孔内所述第一N型半导体层或所述第二N型半导体层上制作N型第一电极，以及在所述透明导电层上制作P型第一电极；
在所述第二P型半导体层上制作钝化层，并对所述钝化层进行开孔，得到暴露出所述N型第一电极的N型导电通孔，以及暴露出所述P型第一电极的P型导电通孔；
在所述钝化层上分别制作N型第二电极与P型第二电极，所述N型第二电极通过所述N型导电通孔与所述N型第一电极接触以电性连接，所述P型第二电极通过所述P型导电通孔与所述P型第一电极接触以电性连接。
进一步地，当所述外延层通孔仅贯穿所述第二外延层的至少部分以暴露出外延层通孔时，在第一外延层上制作第二外延层的步骤之前，所述方法还包括：
在所述第一外延层的第一P型半导体层之上制作外延阻隔层；
对所述外延阻隔层进行开孔，得到第一连接孔与第二连接孔；
其中，所述第一连接孔与所述N型第一电极正对，所述第二连接孔与所述P型第一电极正对。
与现有技术相比，采用本发明所示的垂直结构高压Micro LED芯片及其制备方法，有益效果在于：
通过使第一外延层与第二外延层相互层叠，以及使外延层通孔贯穿第二外延层与第一外延层的至少部分，暴露出第一外延层的第一N性半导体层，或者是外延层通孔贯穿第二外延层的至少部分，暴露出第二外延层的第二N型半导体层，得到外延层通孔，外延层通孔内的N型半导体层上设有N型第一电极，以及透明导电层上设有P型第一电极，并设置用于芯片防护的钝化层，而钝化层上设有与N型第一电极连接的N型第二电极，以及与P型第一电极连接的P型第二电极，从而实现芯片的高压串联，得到高压LED芯片，最后将衬底去除后，减小了芯片的整体尺寸，满足微尺寸要求，得到了垂直结构的高压Micro LED芯片，既能保证Micro LED的结构强度，又能有效的提升Micro LED芯片的光效。
实施例一
请参阅图1-图3，本发明的第一实施例提供了一种垂直结构高压Micro LED芯片的制备方法，通过在Micro LED芯片为微尺寸的基础上制作高压芯片以获得较高的光效，得到高压Micro LED芯片，以提升Micro LED芯片的光效。
在本实施例当中，该垂直结构高压Micro LED芯片，包括：
第一外延层，所述第一外延层包括依次层叠的U型半导体层、第一N型半导体层22、第一发光层23与第一P型半导体层24；
第二外延层，层叠于所述第一外延层的第一P型半导体层24之上，所述第二外延层包括依次层叠的第二N型半导体层31、第二发光层32与第二P型半导体层33；
透明导电层40，层叠于所述第二P型半导体层33之上；
其中，所述芯片还设有外延层通孔一25，所述外延层通孔一25贯穿所述第二外延层与所述第一外延层的至少部分，暴露出所述第一N型半导体层22，所述外延层通孔一25内所述第一N型半导体层22上设有N型第一电极51，所述透明导电层40上设有P型第一电极52，钝化层60覆盖于芯片表面且贯穿设有N型导电通孔与P型导电通孔，以分别暴露出所述N型第一电极51与所述N型第二电极71，所述钝化层60之上设有N型第二电极71与P型第二电极72，所述N型第二电极71通过所述N型导电通孔与所述N型第一电极51接触以电性连接，所述P型第二电极72通过所述P型导电通孔与所述P型第一电极52接触以电性连接。
在本实施例当中，外延层为双层结构，区别于传统LED芯片的单层外延结构，包括第一外延层与第二外延层，第一外延层与第二外延层相互层叠。
为便于说明，将靠近衬底10一侧的第一层外延层定义为第一外延层，将远离衬底10一侧的第二层外延层定义为第二外延层，第一外延层与第二外延层中的“第一”与“第二”仅用于两者的区别描述，无其它特定含义。
具体而言，第一外延层同样不同于传统LED芯片中的外延层，该第一外延层不仅包括N型半导体层、发光层与P型半导体层，即第一N型半导体层22、第一发光层23与第一P型半导体层24，还包括第一U型半导体层21，该第一U型半导体层21设于衬底10之上，位于第一N型半导体层22的底层，则本实施例当中所示的第一外延层包括第一U型半导体层21、第一N型半导体层22、发光层与第一P型半导体层24。
另外，第二外延层与传统LED芯片中的外延层结构相同，包括N型半导体层、发光层与P型半导体层，即第二N型半导体层31、第二发光层32与第二P型半导体层33。
需要说明的是，第二外延层的第二N型半导体层31层叠于第一外延层的第一P型半导体层24，即第二N型半导体层31与第一P型半导体层24相互接触。
在本实施例当中，由于第一外延层与第二外延层相互层叠，为将第一外延层与第二外延层串联，第二外延层与第一外延层的至少部分经刻蚀去除，暴露出第一外延层的第一N型半导体层22，形成外延层通孔一25。在第二外延层的第二P型半导体层33上，还设有由ITO材料制成的透明导电层40，并且该透明导电层40上贯穿设有与外延层通孔一25连通的透明导电层通孔41，则可以在该连通的孔内进行电极制作。
示例而言，第一外延层的厚度为5.8μm，第一P型半导体层24与第一发光层23的厚度和为0.5；第二外延层的厚度为2.6μm，第二P型半导体层33与第二发光层32的厚度和为0.5μm；外延层通孔一25的深度为3.1μm，正好暴露出第二N型半导体层31的表面。可选择的，外延层通孔一25的孔径为5μm-20μm。
具体而言，在外延层通孔一25内的第一N型半导体层22之上，设有与第一N型半导体层22接触以电性连接的N型第一电极51，相当于N型第一电极51位于第一N型半导体层22上的Mesa台阶上，而在透明导电层40之上，还设有与第二外延层中第二P型半导体层33连接的P型第一电极52，则通过N型第一电极51与P型第一电极52，实现了电极与半导体层的连接。
但请注意此处，电极实际上是较薄的，由于N型第一电极51深入于第一外延层内部，故N型第一电极51并不能突出于芯片表面，故为了将电极引出，还设置有N型第二电极71，以及与之对应的P型第二电极72，从而通过N型第二电极71与P型第二电极72实现芯片与电路板的电性连接。
具体而言，在芯片表面，即透明导电层40之上设有钝化层60，该钝化层60用于将芯片包裹，从而提升芯片的表面强度，耐刮耐滑伤，以及防止水汽侵袭，提升芯片的使用寿命。该钝化层60设于芯片表面时，需要暴露出N型第一电极51，需要在N型第一电极51之上开设通孔，以及暴露出P型第一电极52，同样需要在P型第一电极52上开设通孔，而N型第二电极71设于钝化层60之上时，通过其中一个通孔与N型第一电极51接触以实现电性连接，而P型第二电极72同样设于钝化层60之上，通过另外一个通孔与P型第一电极52接触以实现电性连接。
因此，在芯片表面设置用于保护芯片的钝化层60，通过暴露出N型第一电极51与P型第一电极52，能够便于N型第二电极71与N型第一电极51的连接，以及便于P型第二电极72与P型第一电极52的连接。并且，该钝化层60还能够保证N型第二电极71与P型第二电极72处于同一高度，以便于与电路板的电性连接。
在以上芯片结构的基础上，通过将芯片中最底层的衬底10去除，降低了芯片的整体高度，使其满足于微尺寸要求，得到了垂直结构高压Micro LED芯片。在没有衬底10支撑的情况下，由于第一外延层与第二外延层相互层叠，能够有效保证芯片的结构强度，且第一外延层的第一N型半导体层22与第二外延层的第二P型半导体层33同时连接至电路板，相当于两个芯片单元串联，在通电时，第一外延层中第一N型半导体层22释放的电子将与第二外延层中第二P型半导体层33释放的空穴在各自的发光层中产生非辐射复合，发出亮光，相较于传统Micro LED芯片，能够有效提升光效。
则本实施例当中所示相互层叠的第一外延层与第二外延层，其不仅能够实现芯片的串联以得到垂直结构的高压Micro LED芯片，还能够基于外延层的层叠结构加强芯片整体的结构强度，提升使用寿命。
如图2所示，本实施例当中所示的垂直结构高压Micro LED芯片，其制备方法，包括步骤S11-步骤S17：
步骤S11，提供一衬底。
其中，衬底10为蓝宝石衬底。
步骤S12，在所述衬底上依次制作第一外延层与第二外延层。
具体而言，将蓝宝石衬底放置于MOCVD设备的反应腔中，在蓝宝石衬底上沉积第一外延层，第一外延层包括第一U型半导体层21、第一N型半导体层22、第一发光层23与第一P型半导体层24，总厚度为5.8µm。
以及，在第一外延层上沉积第二外延层，第二外延层包括依次层叠的第二N型半导体层31、第二发光层32与第二P型半导体层33。
步骤S13，对所述第二外延层与所述第一外延层的至少部分进行蚀刻，暴露出所述第一N型半导体，形成外延层通孔一。
具体而言，在上述结构上，通过光刻和干法刻蚀技术，刻蚀一定深度的外延层，刻蚀深度为3.1µm，形成外延层通孔一25，露出第一N型半导体层22。
步骤S14，在所述第二外延层的第二P型半导体层上制作透明导电层，并制作贯穿于所述透明导电层的透明导电层通孔，所述透明导电层通孔与所述外延层通孔一连通。
具体而言，在第二外延层的第二P型半导体层33上沉积ITO材料，形成位于第二P型半导体层33之上的透明导电层40，相当于传统LED芯片P型半导体层之上的透明导电层40，并且对该透明导电层40进行开孔，得到连通于外延层通孔一25的透明导电层通孔41，即将透明导电层通孔41与外延层通孔一25合二为一。
步骤S15，在所述外延层通孔一内所述第一N型半导体层上制作N型第一电极，以及在所述透明导电层上制作P型第一电极。
其中，N型第一电极51与P型第一电极52均为导电金属制成，例如Au、Cu金属。
步骤S16，在所述第二P型半导体层上制作钝化层，并对所述钝化层进行开孔，得到暴露出所述N型第一电极的N型导电通孔，以及暴露出所述P型第一电极的P型导电通孔。
步骤S17，在所述钝化层上分别制作N型第二电极与P型第二电极，所述N型第二电极通过所述N型导电通孔与所述N型第一电极接触以电性连接，所述P型第二电极通过所述P型导电通孔与所述P型第一电极接触以电性连接。
具体而言，为了加强芯片的表面强度，以及将电极引出，在芯片的表面，即透明导电层40之上，沉积有SiO2材料，形成钝化层60，并对钝化层60进行开孔，得到暴露出N型第一电极51的N型导电通孔，以及暴露出P型第一电极52的P型导电通孔，然后在钝化层60之上制作出N型第二电极71与P型第二电极72，将N型第二电极71与N型第一电极51相连，以及将P型第二电极72与P型第一电极52相连，从而将电极引出，以便于与电路板连接。
以上，得到包含有衬底10的高压LED芯片。
最后，将芯片底层的衬底10采用激光照射去除，减低芯片的整体高度，得到垂直结构的高压Micro LED芯片。
实施例二
请参阅图4-图6，本发明的第二实施例同样提供了一种垂直结构高压Micro LED芯片，本实施例当中所示的芯片与第一实施例当中所示的芯片结构基本相似，不同之处在于：
在本实施例当中，在第一外延层与第二外延层之间设有外延阻隔层80，外延层上预设的外延层通孔二34仅贯第二外延层的至少部分以暴露出第二N型半导体层31。
由于外延层通孔二34仅贯穿第二外延层的至少部分，并未将第二外延层全部贯穿，故外延层通孔二34的深度小于第二外延层的厚度，等于或稍大于第二P型半导体层33与第二发光层32的厚度和，从而暴露出第二N型半导体层31。
示例而言，第二外延层中第二P型半导体层33与第二发光层32的厚度和为0.5μm，则该外延层通孔二34的深度等于0.5μm或稍大于0.5μm。
在本实施例当中，第二外延层经刻蚀形成外延分隔槽35，外延分隔槽35的宽度为3μm-15μm，暴露出底部的外延阻隔层80，以将第二外延层分隔成多个芯片单元，由于外延层通孔二34仅暴露出第二N型半导体层31，通过制作与第二N型半导体层31连接的N型第一电极51与N型第二电极71，以及制作与第二P型半导体层33连接的P型第一电极52与P型第二电极72，在两个芯片单元串联时，得到高压芯片，最后将衬底10去除减小芯片的整体高度时，满足微尺寸要求，得到垂直结构的高压Micro LED芯片。
其中，外延阻隔层80由绝缘材料制成，本实施例当中外延阻隔层80由SiO2材料制成，能够有效阻止第二N型半导体层31中的Si原子扩散到第一外延层的第一P型半导体层24中，从而对芯片的光效产生影响，相比第一实施例，能够进一步提升芯片光效。
另外，外延阻隔层80还贯穿设有第一连接孔81与第二连接孔82，第一连接孔81与N型第一电极51正对，第二连接孔82与P型第一电极52正对，则第二外延层的第二P型半导体层33能够与第一外延层的第一P型半导体层24接触，提升第二外延层在第一外延层之上的结构强度；其中，第一连接孔81与第二连接孔82的孔径均为2μm-10μm。
本实施例当中所示的垂直结构高压Micro LED芯片，其制备方法包括步骤S21-步骤S29：
步骤S21，提供一衬底。
其中，衬底10为蓝宝石衬底。
步骤S22，在所述衬底上依次制作第一外延层；所述第一外延层包括依次层叠的U型半导体层、第一N型半导体层、第一发光层与第一P型半导体层。
具体而言，将蓝宝石衬底放置于MOCVD设备的反应腔中，在蓝宝石衬底上沉积第一外延层，第一外延层包括第一U型半导体层21、第一N型半导体层22、第一发光层23与第一P型半导体层24，总厚度为5.8μm。
步骤S23，在所述第一外延层上制作外延阻隔层，对所述外延阻隔层进行开孔，得到第一连接孔与第二连接孔。
具体而言，外延阻隔层80由SiO2材料制成，其上贯穿设有暴露出第一P型半导体层24的第一连接孔81与第二连接孔82。
步骤S24，在所述外延阻隔层上制作第二外延层；所述第二外延层包括依次层叠的第二N型半导体层、第二发光层与第二P型半导体层。
具体而言，在MOCVD设备的反应腔中，在外延阻隔层80上沉积第二外延层，第二外延层包括依次层叠的第二N型半导体层31、第二发光层32与第二P型半导体层33。
步骤S25，对所述第二外延层的至少部分进行蚀刻，暴露出所述第二N型半导体层，形成外延层通孔二。
具体而言，第二外延层的第二P型半导体层33与第二发光层32的厚度和为0.5μm，则在对第二外延层进行蚀刻时，蚀刻深度≥0.5μm，保证露出第二N型半导体层31即可。
步骤S26，在所述第二外延层的第二P型半导体层上制作透明导电层，并制作贯穿于所述透明导电层的透明导电层通孔，所述透明导电层通孔与所述外延层通孔二连通。
步骤S27，在所述外延层通孔二内所述第二N型半导体层上制作N型第一电极，以及在所述透明导电层上制作P型第一电极。
步骤S28，在所述第二P型半导体层上制作钝化层，并对所述钝化层进行开孔，得到暴露出所述N型第一电极的N型导电通孔，以及暴露出所述P型第一电极的P型导电通孔。
步骤S29，在所述钝化层上分别制作N型第二电极与P型第二电极，所述N型第二电极通过所述N型导电通孔与所述N型第一电极接触以电性连接，所述P型第二电极通过所述P型导电通孔与所述P型第一电极接触以电性连接。
具体而言，为了加强芯片的表面强度，以及将电极引出，在芯片的表面，即透明导电层40之上，沉积有SiO2材料，形成钝化层60，并对钝化层60进行开孔，得到暴露出N型第一电极51的N型导电通孔，以及暴露出P型第一电极52的P型导电通孔，然后在钝化层60之上制作出N型第二电极71与P型第二电极72，将N型第二电极71与N型第一电极51相连，以及将P型第二电极72与P型第一电极52相连，从而将电极引出，以便于与电路板连接。
以上，得到包含有衬底10的高压LED芯片。
最后，将芯片底层的衬底10采用激光照射去除，减低芯片的整体高度，得到垂直结构的高压Micro LED芯片。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体与详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形与改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种垂直结构高压Micro LED芯片，其特征在于，所述芯片包括：
第一外延层，所述第一外延层包括依次层叠的U型半导体层、第一N型半导体层、第一发光层与第一P型半导体层；
第二外延层，层叠于所述第一外延层的第一P型半导体层之上，所述第二外延层包括依次层叠的第二N型半导体层、第二发光层与第二P型半导体层；
透明导电层，层叠于所述第二P型半导体层之上；
其中，所述芯片还设有外延层通孔，所述外延层通孔贯穿所述第二外延层与所述第一外延层的至少部分，暴露出所述第一N型半导体层，或者所述外延层通孔贯穿所述第二外延层的至少部分，暴露出所述第二N型半导体层，所述外延层通孔内所述第一N型半导体层或所述第二N型半导体层上设有N型第一电极，所述透明导电层上设有P型第一电极，钝化层覆盖于芯片表面且贯穿设有N型导电通孔与P型导电通孔，以分别暴露出所述N型第一电极与所述N型第二电极，所述钝化层之上设有N型第二电极与P型第二电极，所述N型第二电极通过所述N型导电通孔与所述N型第一电极接触以电性连接，所述P型第二电极通过所述P型导电通孔与所述P型第一电极接触以电性连接。
2.根据权利要求1所述的垂直结构高压Micro LED芯片，其特征在于，所述第一外延层的厚度为4μm-8μm，所述第一P型半导体层与所述第一发光层的厚度和为0.5μm-1.2μm。
3.根据权利要求2所述的垂直结构高压Micro LED芯片，其特征在于，所述第二外延层的厚度为1.5μm-4μm，所述第二P型半导体层与所述第二发光层的厚度和为0.5μm-1.2μm。
4.根据权利要求3所述的垂直结构高压Micro LED芯片，其特征在于，当所述外延层通孔贯穿所述第二外延层与所述第一外延层的至少部分以暴露出所述第一N型半导体层时，所述外延层通孔的深度为2.2μm-6.2μm，所述外延层通孔的孔径为5μm-20μm；
当所述外延层通孔贯穿所述第二外延层的至少部分以暴露出所述第二N型半导体层时，所述外延层通孔的深度为0.7μm-2.2μm，所述外延层通孔的孔径为5μm-20μm。
5.根据权利要求1所述的垂直结构高压Micro LED芯片，其特征在于，当所述外延层通孔仅贯穿所述第二外延层的至少部分以暴露出所述第二N型半导体层时，所述第一外延层的第一P型半导体层与所述第二外延层的第二N型半导体层之间还设有外延阻隔层。
6.根据权利要求5所述的垂直结构高压Micro LED芯片，其特征在于，所述外延阻隔层由绝缘材料制成，用于制作所述外延阻隔层的材料包括SiO2、Al2O3、AlN。
7.根据权利要求5所述的垂直结构高压Micro LED芯片，其特征在于，所述第二外延层上形成有外延分隔槽，以暴露出所述外延阻隔层，所述外延分隔槽的宽度为3μm-15μm。
8.根据权利要求5所述的垂直结构高压Micro LED芯片，其特征在于，所述外延阻隔层上贯穿设有第一连接孔与第二连接孔，所述第一连接孔与N型第一电极正对，所述第二连接孔与所述P型第一电极正对；
其中，所述第一连接孔与所述第二连接孔的孔径均为2μm-10μm。
9.一种垂直结构高压Micro LED芯片的制备方法，其特征在于，用于制备垂直结构高压Micro LED芯片，所述制备方法包括：
提供一衬底；
在所述衬底上依次制作第一外延层与第二外延层；所述第一外延层包括依次层叠的U型半导体层、第一N型半导体层、第一发光层与第一P型半导体层；所述第二外延层包括依次层叠的第二N型半导体层、第二发光层与第二P型半导体层；
对所述第二外延层与所述第一外延层的至少部分或对所述第二外延层的至少部分进行蚀刻，暴露出所述第一N型半导体或所述第二N型半导体层，形成外延层通孔；
在所述第二外延层的第二P型半导体层上制作透明导电层，并制作贯穿于所述透明导电层的透明导电层通孔，所述透明导电层通孔与所述外延层通孔连通；
在所述外延层通孔内所述第一N型半导体层或所述第二N型半导体层上制作N型第一电极，以及在所述透明导电层上制作P型第一电极；
在所述第二P型半导体层上制作钝化层，并对所述钝化层进行开孔，得到暴露出所述N型第一电极的N型导电通孔，以及暴露出所述P型第一电极的P型导电通孔；
在所述钝化层上分别制作N型第二电极与P型第二电极，所述N型第二电极通过所述N型导电通孔与所述N型第一电极接触以电性连接，所述P型第二电极通过所述P型导电通孔与所述P型第一电极接触以电性连接。
10.根据权利要求9所述的垂直结构高压Micro LED芯片的制备方法，其特征在于，当所述外延层通孔仅贯穿所述第二外延层的至少部分以暴露出外延层通孔时，在第一外延层上制作第二外延层的步骤之前，所述方法还包括：
在所述第一外延层的第一P型半导体层之上制作外延阻隔层；
对所述外延阻隔层进行开孔，得到第一连接孔与第二连接孔；
其中，所述第一连接孔与所述N型第一电极正对，所述第二连接孔与所述P型第一电极正对。
CN202311765068.4A 2023-12-21 2023-12-21 一种垂直结构高压Micro LED芯片及其制备方法 Pending CN117438516A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311765068.4A CN117438516A (zh) 2023-12-21 2023-12-21 一种垂直结构高压Micro LED芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311765068.4A CN117438516A (zh) 2023-12-21 2023-12-21 一种垂直结构高压Micro LED芯片及其制备方法

Publications (1)

Publication Number Publication Date
CN117438516A true CN117438516A (zh) 2024-01-23

Family

ID=89548413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311765068.4A Pending CN117438516A (zh) 2023-12-21 2023-12-21 一种垂直结构高压Micro LED芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN117438516A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101563778A (zh) * 2006-09-28 2009-10-21 奥斯兰姆奥普托半导体有限责任公司 Led半导体主体以及led半导体主体的应用
KR20130027302A (ko) * 2011-09-07 2013-03-15 엘지이노텍 주식회사 발광소자
CN104022199A (zh) * 2014-05-30 2014-09-03 华灿光电(苏州）有限公司 一种发光二极管的外延结构
KR20230055380A (ko) * 2021-10-18 2023-04-25 샤먼 산안 옵토일렉트로닉스 컴퍼니 리미티드 디스플레이 장치 및 발광 다이오드 디바이스

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101563778A (zh) * 2006-09-28 2009-10-21 奥斯兰姆奥普托半导体有限责任公司 Led半导体主体以及led半导体主体的应用
KR20130027302A (ko) * 2011-09-07 2013-03-15 엘지이노텍 주식회사 발광소자
CN104022199A (zh) * 2014-05-30 2014-09-03 华灿光电(苏州）有限公司 一种发光二极管的外延结构
KR20230055380A (ko) * 2021-10-18 2023-04-25 샤먼 산안 옵토일렉트로닉스 컴퍼니 리미티드 디스플레이 장치 및 발광 다이오드 디바이스

Similar Documents

Publication Publication Date Title
TWI445207B (zh) 半導體發光裝置
CN103403889B (zh) 半导体发光二极管
JP4699287B2 (ja) 白色発光素子およびその製造方法
CN100580963C (zh) 具有氧化铟锡层的发光二极管及其制造方法
TWI443878B (zh) 半導體發光元件以及其製造方法
EP2244309A1 (en) Led package structure having the led and method for fabricating the led
TW201133952A (en) Semiconductor light emitting device and method for manufacturing same
CN104701307B (zh) 平面高压串联led集成芯片及其制造方法
CN102163665B (zh) 发光器件和制造发光器件的方法
KR20110049799A (ko) 양면 패시베이션을 갖는 반도체 발광 디바이스 제작 방법
CN102148318B (zh) 发光器件封装及其制造方法、以及照明***
CN110224049A (zh) micro LED芯片及其制备方法
CN114899286B (zh) 一种像素级分立器件及其制作方法
CN117438512A (zh) 一种高压Micro LED芯片及其制备方法
CN104993031B (zh) 高压倒装led芯片及其制造方法
KR101533731B1 (ko) 발광 소자 패키지 및 그 제조 방법
KR20120012926A (ko) 반도체 발광소자 및 제조 방법
CN117438516A (zh) 一种垂直结构高压Micro LED芯片及其制备方法
CN116960252A (zh) 一种led芯片及其制备方法
CN111370543A (zh) Led与oled结合的可调谐白光三端发光器件及制备方法
KR100872301B1 (ko) 발광장치 및 그 제조방법
KR100495004B1 (ko) 발광다이오드 및 그 제조방법
KR101582330B1 (ko) 나노 발광다이오드 또는 마이크로 발광다이오드 구조 및 이의 제조방법
CN215342604U (zh) Led芯片结构及显示模组
US8076675B2 (en) Light-emitting diode chip and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination