CN117406471A - 硅光调制器 - Google Patents
硅光调制器 Download PDFInfo
- Publication number
- CN117406471A CN117406471A CN202210847124.8A CN202210847124A CN117406471A CN 117406471 A CN117406471 A CN 117406471A CN 202210847124 A CN202210847124 A CN 202210847124A CN 117406471 A CN117406471 A CN 117406471A
- Authority
- CN
- China
- Prior art keywords
- region
- type
- silicon
- side part
- cover strip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 35
- 239000010703 silicon Substances 0.000 title claims abstract description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 34
- 230000003287 optical effect Effects 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 9
- 230000002411 adverse Effects 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 231100000989 no adverse effect Toxicity 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
- G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
本发明揭示了一种硅光调制器。硅光调制器包括自下而上层叠布置的衬底、第一绝缘层、掺杂层和第二绝缘层；掺杂层包括在左右方向上依次排布的第一平板区、凸条区和第二平板区；凸条区具有第一侧部和第二侧部，第一侧部与第一平板区相接并构成掺杂层的第一导电性区域，第二侧部与第一平板区相接并构成掺杂层的第二导电性区域，第一侧部和第二侧部相接并构成掺杂层的结电容；硅光调制器还包括覆盖条，覆盖条位于凸条区上方并且覆盖第一侧部和第二侧部的相接面，覆盖条的折射率大于第二绝缘层、第一绝缘层的折射率。如此，覆盖条的设置，能使波导的光学损耗显著降低，且不影响调制效率，以便于能够尽可能地提升电光带宽。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种硅光调制器。
背景技术
光波导器件，比如电光调制器，是光互联、光通讯中的核心器件之一，用于将电信号转变为光信号。光电调制器可以与激光器、探测器和其他波分复用器件构成一个完整的功能性传输模块，广泛适用于数据中心、骨干网。
硅基电光调制器已经在多种硅基、混合硅基，例如绝缘衬底上硅(Silicon-On-Insulator，SOI)上实现。硅基电光调制器采用等离子色散效应的调制机理，即外加电压改变波导中载流子浓度，从而引起波导有效折射率的变化，实现相位的调制。
载流子耗尽型硅基电光调制器是使用较多的调制器，可实现高速调制，其电光带宽极大程度上取决于波导结构中的PN结的结电容以及串联电阻的阻值。
比如，通过减小PN结的结电容来提升电光带宽，然而，PN结的结电容的大小和调制器的调制效率的高低密切相关，一般很难减小。
再比如，通过降低串联电阻的阻值来提升电光带宽，具体地，串联电阻的阻值可以通过(a)提高平板区的掺杂浓度、(b)减小中高掺杂区与凸条区的边缘之间的距离来降低，然而，上述的(a)和(b)两种方式，都会或多或少增加调制器的光学损耗。
尤其是在下一代单波100Gbaud及以上应用环境中，电光调制器的带宽受到极大挑战。
故此，如何有效降低光学损耗，并避免对调制效率产生不良影响，进而使得电光带宽能够尽可能地提升，是一个亟待解决的重要问题。
发明内容
为解决现有技术的问题，本发明的目的在于提供一种硅光调制器。
为实现上述发明目的，一实施方式提供一种硅光调制器，其包括自下而上层叠布置的衬底、第一绝缘层、掺杂层和第二绝缘层；
所述掺杂层包括在左右方向上依次排布的第一平板区、凸条区和第二平板区；
所述凸条区具有第一侧部和第二侧部，所述第一侧部与所述第一平板区相接并构成掺杂层的第一导电性区域，所述第二侧部与所述第一平板区相接并构成掺杂层的第二导电性区域，所述第一侧部和所述第二侧部相接并构成所述掺杂层的结电容；
所述硅光调制器还包括覆盖条，所述覆盖条位于所述凸条区上方并且覆盖所述第一侧部和所述第二侧部的相接面，所述覆盖条的折射率大于所述第二绝缘层、所述第一绝缘层的折射率。
优选地，所述覆盖条以所述第一侧部和所述第二侧部的相接面为镜面呈左右对称。
优选地，所述覆盖条在左右方向上的宽度不小于所述凸条区在左右方向上的宽度的1/10。
优选地，所述覆盖条在左右方向上的两端，分别对齐于所述凸条区的两端或延伸出所述凸条区的两端。
优选地，所述覆盖条包括宽度渐变区和宽度不变区，所述宽度渐变区位于所述覆盖条长度方向上的两端，所述宽度不变区位于所述宽度渐变区之间，所述宽度渐变区自与所述宽度不变区相邻端到所述覆盖条边缘端宽度逐渐变小。
优选地，在上下方向上，所述覆盖条的厚度为1～500nm，所述凸条区的厚度为100～500nm，所述第一平板区和所述第二平板区的厚度分别为所述凸条区的厚度的1/10～4/5。
优选地，所述覆盖条与所述凸条区的上表面在上下方向的间距为0～500nm；
并且，当所述间距不为0时，所述覆盖条与所述凸条区的上表面之间由部分所述第二绝缘层填充。
优选地，所述第二绝缘层和/或所述第一绝缘层的材质为二氧化硅；
所述覆盖条的材质设置为多晶硅、非晶硅、单晶硅或氮化硅。
优选地，所述第一导电性区域为P型导电性区域，所述第二导电性区域为N型导电性区域。
优选地，所述P型导电性区域包括构成所述第一侧部的P型掺杂区、以及位于所述第一平板区的P型中度掺杂区和P型高度掺杂区，所述P型掺杂区、P型中度掺杂区、P型高度掺杂区在左右方向上依次相接且掺杂浓度依次增高；
所述N型导电性区域包括构成所述第二侧部的N型掺杂区、以及位于所述第二平板区的N型中度掺杂区和N型高度掺杂区，所述N型掺杂区、N型中度掺杂区、N型高度掺杂区在左右方向上依次相接且掺杂浓度依次增高。
与常用技术相比，本发明的技术效果在于：对于同一个掺杂层而言，通过增设覆盖条相较于无覆盖条，能够使得掺杂层的光学损耗显著降低，并且基本上不会对调制效率产生不良影响，以便于能够尽可能地提升电光带宽，例如，覆盖条对光学损耗的降低作用，使得可以通过比如提高平板区的掺杂浓度、减小中高掺杂区与凸条区边缘的间距等方式来尽可能地降低掺杂层的串联电阻的阻值，进而达到无不良影响的同时尽可能地提升电光带宽的效果。
附图说明
图1是本发明一实施方式的硅光调制器的剖面示意图；
图2是本发明一实施方式的硅光调制器的掺杂层和覆盖条的剖面结构图，其中示出了掺杂层基于构型角度下的结构；
图3是本发明另一实施方式的硅光调制器的掺杂层和覆盖条结构的俯视图；
图4是本发明一实施方式的硅光调制器的掺杂层和覆盖条的另一剖面结构图，其中示出了掺杂层基于组成成分角度下的结构；
图5是本发明一变化实施方式的硅光调制器的掺杂层和覆盖条的另一剖面结构图，其中示出了掺杂层基于组成成分角度下的结构。
具体实施方式
以下将结合附图所示的具体实施方式对本申请进行详细描述。但这些实施方式并不限制本申请，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本申请的保护范围内。
参图1，本发明一实施方式提供了一种硅光调制器100，例如是载流子耗尽型硅基电光调制器。
本实施例中，硅光调制器100包括衬底10、第一绝缘层20、掺杂层30、第二绝缘层40和覆盖条50。
衬底10、第一绝缘层20、掺杂层30、第二绝缘层40在第一方向上依次层叠布置，在本申请中大致以衬底10相对于掺杂层30的方位界定“下”，以掺杂层30相对于衬底10的方位界定“上”，也即所述第一方向定义出上下方向。相应的，衬底10、第一绝缘层20、掺杂层30、第二绝缘层40自下而上依次层叠。
参图2，掺杂层30包括在第二方向上依次排布的第一平板区301、凸条区303和第二平板区302，凸条区303在所述第一方向上背离衬底10凸出于第一平板区301和第二平板区302。所述第二方向垂直于所述第一方向，在本申请中以第二方向定义出左右方向。相应的，第一平板区301和第二平板区302分别位于凸条区303的左右两侧。
可选地，第一平板区301、凸条区303和第二平板区302均设置在第一绝缘层20的上表面，三者的下表面共平面；凸条区303在上下方向上的厚度H1大于第一平板区301在上下方向上的厚度h1，以及大于第二平板区302在上下方向上的厚度h2。
例如，凸条区303在上下方向上的厚度H1为100～500nm，第一平板区301在上下方向上的厚度h1为H1的1/10～4/5，第二平板区302在上下方向上的厚度h2也为H1的1/10～4/5。在本实施例中，h1等于h2，也即第一平板区301和第二平板区302等厚，二者的上表面也共平面。当然，厚度H1、h1和h2的取值不限于此。
另外，可选地，第一平板区301在左右方向上的宽度等于第二平板区302在左右方向上的宽度。
需要说明的是，虽然本申请中对掺杂层30按照上表面高低不同而划分了第一平板区301、凸条区303和第二平板区302，并在图中以虚线示意出了第一平板区301和凸条区303相接处(参图2中左侧虚线)、第二平板区302和凸条区303相接处(参图2中右侧虚线)。然而，掺杂层30可以是一体化的结构。
参图2和图4，凸条区303具有左右并排的第一侧部303a和第二侧部303b。
第一侧部303a与第一平板区301相接，并且二者共同构成掺杂层30的第一导电性区域31，例如，第一导电性区域31为P型导电性区域31，其材质为单晶硅或多晶硅中注入硼、铝、镓或铟等杂质；第二侧部303b与第二平板区302相接，并且二者共同构成掺杂层30的第二导电性区域32，例如，第二导电性区域32为N型导电性区域32，其材质为单晶硅或多晶硅中注入磷或砷等杂质；第一侧部303a和第二侧部303b相接，并构成掺杂层30的结电容，例如构成PN结，而第一侧部303a和第二侧部303b的相接面X即构成所述PN结的界面。
在本申请中，覆盖条50位于凸条区303上方，其覆盖第一侧部303a和第二侧部303b的相接面X，并且该覆盖条50的折射率大于第二绝缘层40、第一绝缘层20的折射率。如此，对于同一个掺杂层30而言，通过增设覆盖条50，能够使得掺杂层30的光学损耗显著降低，并且基本上不会对调制效率产生不良影响。
例如，通过仿真试验得到，对于同一个掺杂层30，在如本实施例中增加覆盖条50的情况下，相较于无覆盖条50，掺杂层30的结电容(比如凸条区303)的耗尽区内的光场限制因子基本没有变化，经计算，调制效率降低不超过1％甚至完全不降低；而且，掺杂层30的结电容的耗尽区外的光场限制因子有了比较明显的减少，光学损耗得到了近20％的降低。
在此，对上述效果从原理上进行简单分析：对于掺杂层而言，从结电容泄漏到串联电阻(比如第一平板区301、第二平板区302)的光场无法起到任何调制作用，但是却会引起光学损耗；在本申请中通过设置比第二绝缘层20和第一绝缘层40的折射率更高的覆盖条50，使得整个光场分布会呈现向上抬升的变化，泄漏到串联电阻的光场会减弱，从而使得光学损耗显著降低，并且基本上不会对调制效率产生不良影响。
在一实施方式中，覆盖条50以第一侧部303a和第二侧部303b的相接面X为镜面呈左右对称，如此，对于同一个掺杂层30，在如本实施例中增加覆盖条50的情况下，相较于无覆盖条50，可以保证整体光场基本保持自下而上抬升而不会伴随左右方向上的偏移。
参图2，覆盖条50在左右方向上的宽度W1不小于凸条区303在左右方向上的宽度W2的1/10。例如，覆盖条50在左右方向上的两端501、502，可以分别对齐于凸条区303的两端3031、3032，此时也即宽度W1等于宽度W2；或者，覆盖条50在左右方向上的两端501、502，如图2所示意的，分别延伸出凸条区303的两端3031、3032，比如覆盖条50的一端501向图中左侧延伸出凸条区303的一端3031、覆盖条50的另一端502向图中右侧延伸出凸条区303的另一端3032，此时也即宽度W1大于宽度W2。当然，覆盖条50的两端501、502和凸条区303的两端3031、3032的位置关系，以及宽度W1和宽度W2的大小关系，不限于此。
在另一实施方式中，如图3所示，覆盖条50包括宽度渐变区503和宽度不变区504，宽度渐变区503位于覆盖条50长度方向上的两端，宽度不变区504位于宽度渐变区503之间，宽度渐变区503自与宽度不变区504相邻端到覆盖条50边缘端宽度逐渐变小。即在宽度不变区504处，覆盖条50在左右方向上的两端501、502之间的距离最大且相等，而宽度渐变区503自与宽度不变区504相邻端到覆盖条50边缘端，覆盖条50在左右方向上的两端501、502逐渐靠近，在覆盖条50长度方向上两端处的覆盖条50的宽度W1最小。本实施方式中，在覆盖条50长度方向上，宽度渐变区503的长度L1不大于宽度不变区504的长度L2的1/10，比如宽度不变区504的长度L2设置为1mm，则宽度渐变区503的长度L1设置为不超过100μm。当然，宽度渐变区503的长度L1和宽度不变区504的长度L2之间的长度关系，不限于此。进一步的，本实施方式中宽度渐变区503的最小宽度W1大于0即可，宽度不变区504的宽度W1不小于凸条区303在左右方向上的宽度W2的1/10。同样的，宽度渐变区503和宽度不变区504均以第一侧部303a和第二侧部303b的相接面X为镜面呈左右对称。在覆盖条50长度方向上，其两端覆盖条50的宽度呈渐变结构，靠近光波导输入端和输出端处的覆盖条50宽度最小，越靠近耗尽区的覆盖条50宽度越大，能够减少光波导突变带来的光损耗。需要说明的是，虽然本实施方式中对覆盖条50按照其宽度不同而划分了宽度渐变区503和宽度不变区504，并在图中以虚线示意出了宽度渐变区503和宽度不变区504相接处(参图3中虚线)，然而，覆盖条50可以是一体化的结构。
在一实施方式中，在上下方向上，覆盖条50的厚度为1～500nm，当然，其具体尺寸不限于此。
在一实施方式中，覆盖条50与凸条区303的上表面在上下方向的间距为0～500nm。也即，覆盖条50与凸条区303的上表面可以紧密贴合设置，此时覆盖条50与凸条区303的上表面的所述间距为0nm；或者是，如附图中所示例的，覆盖条50与凸条区303的上表面的所述间距不为0、且不超过500nm，相应的，此时，覆盖条50与凸条区303的上表面并非紧密贴合，而是二者之间填充有第二绝缘层40。
如前所述，覆盖条50的折射率大于第二绝缘层40、第一绝缘层20的折射率。在一实施方式中，第二绝缘层40和/或第一绝缘层20的材质优选为二氧化硅，覆盖条50的材质可以设置为多晶硅、非晶硅、单晶硅或氮化硅，优选设置为多晶硅或非晶硅；而在变化实施方式中，第二绝缘层40和/或第一绝缘层20的材质也可以为氮化硅，覆盖条50的材质则可以设置为多晶硅、非晶硅或单晶硅。
进一步地，参图4，P型导电性区域31包括P型掺杂区311、P型中度掺杂区312和P型高度掺杂区313。其中，P型掺杂区311构成凸条区303的第一侧部303a，P型中度掺杂区312和P型高度掺杂区313位于第一平板区301；P型掺杂区311、P型中度掺杂区312、P型高度掺杂区313在左右方向依次相接，并且掺杂浓度依次增高。
例如可选地，P型掺杂区311的掺杂浓度可以为1017cm-3至5*1019cm-3，P型中度掺杂区312的掺杂浓度为1018cm-3至1020cm-3，P型高度掺杂区313的掺杂浓度≥1019cm-3。
类似的，N型导电性区域32包括N型掺杂区321、N型中度掺杂区322和N型高度掺杂区323。其中，N型掺杂区321构成凸条区303的第二侧部303b，N型中度掺杂区322和N型高度掺杂区323位于第二平板区302；N型掺杂区321、N型中度掺杂区322、N型高度掺杂区323在左右方向依次相接，并且掺杂浓度依次增高。
例如可选地，N型掺杂区321的掺杂浓度可以为1017cm-3至5*1019cm-3，N型中度掺杂区322的掺杂浓度为1018cm-3至1020cm-3，N型高度掺杂区323的掺杂浓度≥1019cm-3。
如图4所示，本实施例中，P型掺杂区311和P型中度掺杂区312相交于第一平板区301内，也即，P型掺杂区311不仅构成凸条区303的第一侧部303a，而且还略微延伸入第一平板区301内；类似的，N型掺杂区321和N型中度掺杂区322也可以相交于第二平板区302内，也即，N型掺杂区321不仅构成凸条区303的第二侧部303b，而且还略微延伸入第二平板区302内。结合前述覆盖条50的作用，通过尽可能地缩小P型中度掺杂区312与凸条区303的边缘(例如图中虚线Y1所示位置)距离、N型中度掺杂区322与凸条区303的边缘(例如图中虚线Y2所示位置)距离，以降低掺杂层30的串联电阻(比如第一平板区301、第二平板区302)的阻值，进而使得硅光调制器100能够在不增大光学损耗和不降低调制效率的情况下，大大提升电光带宽。
如图5所示的变化实施例，P型中度掺杂区312与凸条区303的边缘(即图中虚线Y1所示位置)、N型中度掺杂区322与凸条区303的边缘(即图中虚线Y2所示位置)，其距离可以分别为0；也即，P型中度掺杂区312延伸至凸条区303的一边缘处(如图5中虚线Y1所示位置)，N型中度掺杂区322延伸至凸条区303的另一边缘处(如图5中虚线Y2所示位置)。如此，可以大大降低掺杂层30的串联电阻(比如第一平板区301、第二平板区302)的阻值，并且结合覆盖条50的作用，使得硅光调制器100相对于现有技术，能够在不增大光学损耗和不降低调制效率的情况下，尽可能大的提升电光带宽。
当然，本申请在覆盖条50的作用下，也可以通过在可行范围内尽可能大的提升P型中度掺杂区312、N型中度掺杂区322、P型高度掺杂区313、N型高度掺杂区323的掺杂浓度，降低掺杂层30的串联电阻(比如第一平板区301、第二平板区302)的阻值，进而达到在不增大光学损耗和不降低调制效率的情况下，尽可能大的提升电光带宽。
综上，本申请一实施方式的有益效果在于：对于同一个掺杂层而言，通过增设覆盖条相较于无覆盖条，能够使得掺杂层的光学损耗显著降低，并且基本上不会对调制效率产生不良影响，如此，使得可以通过比如提高平板区的掺杂浓度、减小中高掺杂区与凸条区边缘的间距等方式来尽可能地降低掺杂层的串联电阻的阻值，进而达到无不良影响的同时能够尽可能地提升电光带宽的效果。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本申请的可行性实施方式的具体说明，它们并非用以限制本申请的保护范围，凡未脱离本申请技艺精神所作的等效实施方式或变更均应包含在本申请的保护范围之内。
Claims (10)
1.一种硅光调制器，其包括自下而上层叠布置的衬底、第一绝缘层、掺杂层和第二绝缘层；
所述掺杂层包括在左右方向上依次排布的第一平板区、凸条区和第二平板区；
所述凸条区具有第一侧部和第二侧部，所述第一侧部与所述第一平板区相接并构成掺杂层的第一导电性区域，所述第二侧部与所述第一平板区相接并构成掺杂层的第二导电性区域，所述第一侧部和所述第二侧部相接并构成所述掺杂层的结电容；其特征在于，
所述硅光调制器还包括覆盖条，所述覆盖条位于所述凸条区上方并且覆盖所述第一侧部和所述第二侧部的相接面，所述覆盖条的折射率大于所述第二绝缘层、所述第一绝缘层的折射率。
2.根据权利要求1所述的硅光调制器，其特征在于，所述覆盖条以所述第一侧部和所述第二侧部的相接面为镜面呈左右对称。
3.根据权利要求1所述的硅光调制器，其特征在于，所述覆盖条在左右方向上的宽度不小于所述凸条区在左右方向上的宽度的1/10。
4.根据权利要求3所述的硅光调制器，其特征在于，所述覆盖条在左右方向上的两端，分别对齐于所述凸条区的两端或延伸出所述凸条区的两端。
5.根据权利要求3所述的硅光调制器，其特征在于，所述覆盖条包括宽度渐变区和宽度不变区，所述宽度渐变区位于所述覆盖条长度方向上的两端，所述宽度不变区位于所述宽度渐变区之间，所述宽度渐变区自与所述宽度不变区相邻端到所述覆盖条边缘端宽度逐渐变小。
6.根据权利要求1所述的硅光调制器，其特征在于，在上下方向上，所述覆盖条的厚度为1～500nm，所述凸条区的厚度为100～500nm，所述第一平板区和所述第二平板区的厚度分别为所述凸条区的厚度的1/10～4/5。
7.根据权利要求1所述的硅光调制器，其特征在于，所述覆盖条与所述凸条区的上表面在上下方向的间距为0～500nm；
并且，当所述间距不为0时，所述覆盖条与所述凸条区的上表面之间由部分所述第二绝缘层填充。
8.根据权利要求1所述的硅光调制器，其特征在于，所述第二绝缘层和/或所述第一绝缘层的材质为二氧化硅；
所述覆盖条的材质设置为多晶硅、非晶硅、单晶硅或氮化硅。
9.根据权利要求1所述的硅光调制器，其特征在于，所述第一导电性区域为P型导电性区域，所述第二导电性区域为N型导电性区域。
10.根据权利要求9所述的硅光调制器，其特征在于，所述P型导电性区域包括构成所述第一侧部的P型掺杂区、以及位于所述第一平板区的P型中度掺杂区和P型高度掺杂区，所述P型掺杂区、P型中度掺杂区、P型高度掺杂区在左右方向上依次相接且掺杂浓度依次增高；
所述N型导电性区域包括构成所述第二侧部的N型掺杂区、以及位于所述第二平板区的N型中度掺杂区和N型高度掺杂区，所述N型掺杂区、N型中度掺杂区、N型高度掺杂区在左右方向上依次相接且掺杂浓度依次增高。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210847124.8A CN117406471A (zh) | 2022-07-07 | 2022-07-07 | 硅光调制器 |
| PCT/CN2023/098528 WO2024007798A1 (zh) | 2022-07-07 | 2023-06-06 | 硅光调制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210847124.8A CN117406471A (zh) | 2022-07-07 | 2022-07-07 | 硅光调制器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117406471A true CN117406471A (zh) | 2024-01-16 |
Family
ID=89454140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210847124.8A Pending CN117406471A (zh) | 2022-07-07 | 2022-07-07 | 硅光调制器 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117406471A (zh) |
| WO (1) | WO2024007798A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117406472A (zh) * | 2023-12-14 | 2024-01-16 | 希烽光电科技(南京)有限公司 | 硅光调制器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117389071B (zh) * | 2023-12-13 | 2024-03-29 | 众瑞速联（武汉）科技有限公司 | Pn结掺杂结构、低损耗电光调制器及其制备方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7394949B1 (en) * | 2004-06-07 | 2008-07-01 | Kotura, Inc. | High speed optical intensity modulator |
| US20060133754A1 (en) * | 2004-12-21 | 2006-06-22 | Vipulkumar Patel | Ultra low-loss CMOS compatible silicon waveguides |
| JP4514832B2 (ja) * | 2008-02-29 | 2010-07-28 | 株式会社フジクラ | 基板型光導波路素子、波長分散補償素子、光フィルタ、光共振器、およびそれらの設計方法 |
| SG10201403629TA (en) * | 2010-12-29 | 2014-10-30 | Agency Science Tech & Res | An optical modulator and a method of forming the same |
| JP5853026B2 (ja) * | 2011-10-26 | 2016-02-09 | 株式会社フジクラ | 光学素子及びマッハツェンダ型光導波路素子 |
| US10146070B2 (en) * | 2015-02-06 | 2018-12-04 | Photonics Electronics Technology Research Association | Optical modulator and method of manufacturing same |
| JP6992961B2 (ja) * | 2017-03-31 | 2022-01-13 | 日本電気株式会社 | 電気光学変調器 |
| JP6983590B2 (ja) * | 2017-09-08 | 2021-12-17 | 技術研究組合光電子融合基盤技術研究所 | 光変調器及びその製造方法 |
| WO2019047235A1 (zh) * | 2017-09-11 | 2019-03-14 | 华为技术有限公司 | 相位调制器及其制作方法、硅基电光调制器 |
| CN110320596A (zh) * | 2018-03-28 | 2019-10-11 | 华为技术有限公司 | 光波导器件及其制备方法 |
| US11940678B2 (en) * | 2020-07-14 | 2024-03-26 | Intel Corporation | Stressed silicon modulator |
-
2022
- 2022-07-07 CN CN202210847124.8A patent/CN117406471A/zh active Pending
-
2023
- 2023-06-06 WO PCT/CN2023/098528 patent/WO2024007798A1/zh unknown
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117406472A (zh) * | 2023-12-14 | 2024-01-16 | 希烽光电科技(南京)有限公司 | 硅光调制器 |
| CN117406472B (zh) * | 2023-12-14 | 2024-03-22 | 希烽光电科技(南京)有限公司 | 硅光调制器 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024007798A1 (zh) | 2024-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6314972B2 (ja) | シリコンベース電気光学変調装置 | |
| US9632335B2 (en) | Electro-optical modulator with a vertical capacitor structure | |
| US7747122B2 (en) | Method and apparatus for high speed silicon optical modulation using PN diode | |
| CN117406471A (zh) | 硅光调制器 | |
| US8873895B2 (en) | Optical modulator | |
| US9341868B2 (en) | Silicon-based electro-optical device | |
| US8809906B2 (en) | Semiconductor optical device | |
| US10962812B2 (en) | Electro-optic modulator | |
| EP3462232B1 (en) | Electro-absorption modulator | |
| US11686991B1 (en) | Silicon optical modulator, method for making the same | |
| US11275261B2 (en) | Optical modulator | |
| US11619856B1 (en) | Suppressing leakage currents in periodic travelling wave electrode structures | |
| CN116107103B (zh) | 高分辨垂直光学相位调制阵列 | |
| US20240134215A1 (en) | Silicon optical phase shifter with a series of p-n junctions | |
| CN117406472B (zh) | 硅光调制器 | |
| US11747659B2 (en) | Optical modulator | |
| JP2023035532A (ja) | 半導体光変調素子 | |
| CN117111337A (zh) | 一种基于moscap的调制器结构及其应用 | |
| Gardes | High speed silicon on insulator phase modulator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |