CN117375613B - 一种多通道电流舵dac中电流源阵列的校准电路和方法 - Google Patents

一种多通道电流舵dac中电流源阵列的校准电路和方法 Download PDF

Info

Publication number
CN117375613B
CN117375613B CN202311659898.9A CN202311659898A CN117375613B CN 117375613 B CN117375613 B CN 117375613B CN 202311659898 A CN202311659898 A CN 202311659898A CN 117375613 B CN117375613 B CN 117375613B
Authority
CN
China
Prior art keywords
current
fine
tuning
output
nmos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311659898.9A
Other languages
English (en)
Other versions
CN117375613A (zh
Inventor
张�浩
赵超
殷允金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Magnichip Microelectronics Co ltd
Original Assignee
Nanjing Magnichip Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Magnichip Microelectronics Co ltd filed Critical Nanjing Magnichip Microelectronics Co ltd
Priority to CN202311659898.9A priority Critical patent/CN117375613B/zh
Publication of CN117375613A publication Critical patent/CN117375613A/zh
Application granted granted Critical
Publication of CN117375613B publication Critical patent/CN117375613B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种多通道电流舵DAC中电流源阵列的校准电路和方法，包括多路选择器、电流比较器、数字部分和校准阵列；选择第i个通道的输出电流Ii‑1作为电流比较器的一个输入，以第一个通道的输出电流I0为参考电流，比较两者之间大小，输出信号送给数字部分，由数字部分根据输入的信号判断输出电流Ii‑1的失配情况，产生对应输出控制信号来调整校准阵列的输出电流；校准阵列的输出电流接入第i个通道中的电流源，调整输出电流Ii‑1使其与I0相等后，保存校准控制字，完成对第i个通道的校准。本发明有效地弥补了由于工艺偏差等非理想因素在多通道电流源之间引入的失配误差，保证了多通道电流舵DAC之间的一致性。

Description

一种多通道电流舵DAC中电流源阵列的校准电路和方法
技术领域
本发明属于集成电路技术领域，具体涉及一种多通道电流舵DAC中电流源阵列的校准电路和方法。
背景技术
电流舵结构的DAC是根据输入的数字信号来控制不同权重电流源产生的电流输出，以此将数字信号转换为模拟信号。输入的数字信号一般采用分段编码方式进行控制电流源阵列，一般低位输入数据采用二进制编码，高位输入数据采用温度计编码。因此电流源阵列对应于数字信号，也分为二进制编码电流源阵列和温度计编码电流源阵列，二进制编码电流源阵列中每个电流源的电流输出能力成二进制关系，而温度计编码电流源阵列中每个电流源的电流输出能力相同。
由于存在不可避免的工艺偏差，相同的器件之间会存在不匹配，因此电流源之间会引入失配误差，随着晶体管的特征尺寸不断减小，这种失配误差对电流舵DAC精度的影响越来越大。对于多通道电流舵DAC而言，各个通道之间也会存在随机失配，为减小工艺失配误差的影响，可以采用校准电路提高电流源之间的匹配精度。
例如，专利公开号为CN103684457B的中国发明《分段式电流舵DAC中电流源阵列的校准方法》采用高数据位段、中数据位段及低数据位段依次逐段校准。但该专利只是使得高数据位段中每个电流源的大小具有一致性，而中数据位段及低数据位段采用整体校准，校准精度有限。
专利公开号为CN109921798B的中国发明《分段式电流舵数模转换器电路及校准方法》采用ADC电路对输出信号采样，经过逻辑模块分别得到高数据位段和低数据位段的校准值，实现对温度计编码电流源阵列和二进制编码电流源阵列的校准。但该专利并不适用于多通道电流舵DAC的分段式校准，无法保证各通道之间的一致性。
专利公开号为CN104617953B的中国发明《一种适用于多通道分段式电流舵数模转换器中电流源阵列的校准***及方法》通过选通校准电流源开关阵列中的开关，以及调整输出幅度调整电路来对电流源阵列的低数据位段和高数据位段依次进行校准，实现了多通道之间的校准。但该专利在电路的具体实现上，没有实现全集成，采用了片外电路，校准精度会受到外界环境的影响。
发明内容
解决的技术问题：针对上述背景技术所提到的问题，本发明提出一种多通道电流舵DAC中电流源阵列的校准电路和方法，采用粗调和细调结合的方式进行多段校准，通过电流比较器比较每个通道中电流源的失配情况，由数字部分控制校准阵列依次进行粗调和细调校准。本发明的校准电路可实现全片上集成校准，对多通道分段式电流舵DAC中高位段和低位段电流源阵列实现全覆盖校准，有效地弥补了多通道电流源之间由于工艺偏差等非理想因素引入的失配误差，保证了多通道电流舵DAC之间的一致性。
技术方案：
一种多通道电流舵DAC中电流源阵列的校准电路，所述多通道电流舵DAC包含X个通道，每个通道包括动态元素匹配电路、并串转换电路和数模转换器；所述动态元素匹配电路接收并行输入数据，并输出随机选择输出电流源单元的编码，将电流源之间的动态失配噪声转换为白噪声；动态元素匹配电路的并行输出进入并串转换电路后转换成串行信号输出；串行信号输入到模数转换器中，控制模数转换器中电流源阵列的开启与关断；
所述校准电路包括多路选择器、电流比较器、数字部分和校准阵列；
所述多路选择器根据SEL信号选择第i个通道的输出电流Ii-1作为电流比较器的一个输入，i=2,3,…,X，以第一个通道的输出电流I0为参考电流，比较两者之间大小，输出信号CMP_OUT送给数字部分，由数字部分根据输入的信号判断输出电流Ii-1的失配情况，产生对应输出控制信号来调整校准阵列的输出电流；校准阵列的输出电流IOi-1接入第i个通道中的电流源，调整输出电流Ii-1使其与I0相等后，保存校准控制字，完成对第i个通道的校准；再由数字部分输出新的SEL信号，依次选择其他通道的输出电流作为电流比较器的输入再次进行校准，直到所有通道校准完毕。
进一步地，所述校准阵列包括粗调电流阵列、细调电流阵列和细调电阻阵列；
所述粗调电流阵列由粗调电流控制字SWC[N1:0]控制，N1为粗调电流阵列的个数，与初始参考电流IREF的电流比为IC/IREF=1，IC为单位粗调电流；
所述细调电流阵列由细调电流控制字SWF1[N2:0]控制，N2为细调电流阵列的个数，与参考电流IREF的电流比为IF/IREF=1/Y，Y表示两个电流的比例值，且Y>1，IF为单位细调电流；所述细调电阻阵列由细调电阻控制字SWF2[N3:0]控制，N3为细调电阻阵列的个数，细调电阻阵列通过调节参考电流IREF的大小以改变细调电流阵列的单位输出电流IF；
开始校准时，采用N bit输入数据使每个通道中的电流源差分开关一侧保持开启，用作电流比较，另一侧保持关闭；所述多路选择器根据SEL信号选择第i个通道的输出电流Ii-1作为电流比较器的输入，第一个通道的输出电流I0为参考电流，比较两者之间的大小关系；当输出电流Ii-1小于输出电流I0时，电流比较器的输出CMP_OUT=0；数字部分根据输出CMP_OUT=0的结果，依次增大粗调电流控制字SWC[N1:0]，以增加输出电流Ii-1，直至通过粗调使输出电流Ii-1大于输出电流I0时，电流比较器的输出发生第一次翻转，输出CMP_OUT=1，保持粗调电流控制字SWC[N1:0]不变，依次减小细调电流控制字SWF1[N2:0]，以减小输出电流Ii-1；当输出电流Ii-1再次小于输出电流I0时，电流比较器的输出发生第二次翻转，保持粗调电流控制字SWC[N1:0]和细调电流控制字SWF1[N2:0]不变，依次增大细调电阻控制字SWF2[N3:0]，当电流比较器的输出发生第三次翻转时，保持所有控制字不变。
进一步地，所述控制字SWF2[N3:0]有且仅有一位等于1，通过将1进行左移一位或右移一位，以增大或减小控制字。
进一步地，所述校准阵列还包括电阻、电容、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第一PMOS管、第二PMOS管和偏置电流源；
电容的下极板接地；电阻的另一端与第五NMOS管的栅极和漏极、第七NMOS管的漏极以及第一PMOS管的漏极相连；第五NMOS管的源极与第六NMOS管的漏极相连；第六NMOS管的栅极与第八NMOS管的栅极、第十NMOS管的栅极、第十二NMOS管的栅极和电源VDD相连；第六NMOS管的源极接地；第八NMOS管的源极接地，其漏极与第七NMOS管的源极相连；第七NMOS管的栅极与细调电阻阵列相连；第一PMOS管的源极接电源，其栅极接第二PMOS管的栅极和漏极，以及第十一NMOS管的漏极；第二PMOS管的源极接电源；第十一NMOS管的源极与第十二NMOS管的漏极相连，其栅极与第九NMOS管的栅极和漏极，以及细调电阻阵列相连；第十二NMOS管的源极接地；第九NMOS管的源极与第十NMOS管的漏极相连；第十NMOS管的源极接地；偏置电流源的一端接电源，另一端与细调电阻阵列相连。
进一步地，所述粗调电流阵列包括N1个电流单元，每个电流单元相同，包括第一NMOS管和第二NMOS管；第二NMOS管为开关管，其源极接地，栅极接粗调控制字，漏极与第一NMOS管的源极相连；第一NMOS管的栅极接偏置电压VBN，其漏极为输出结点与待调电流源相连。
进一步地，所述细调电流阵列包括N2个电流单元，每个电流单元相同，包括第三NMOS管和第四NMOS管；第四NMOS管为开关管，其源极接地，栅极接细调控制字，漏极与第三NMOS管的源极相连；第三NMOS管的栅极与电容的上极板和第一电阻的一端相连，其漏极为输出结点，与细调电流阵列的输出结点和待调电流源相连。
进一步地，所述细调电阻阵列包括N3个可控开关和N3个细调电阻；所有细调电阻串联连接，每个细调电阻的阻值相同；所有的可控开关的一端连在一起，另一端分别与对应的细调电阻的一端相连；细调电阻的一端与第九NMOS管的漏极和栅极，以及第十一NMOS管的栅极相连，其另一端与电阻R1的一端和可控开关SWF2[0]的另一端相连；细调电阻的一端与可控开关SWF2[N3]的另一端和偏置电流源的另一端相连。
本发明还公开了一种多通道电流舵DAC中电流源阵列的校准方法，所述校准方法基于如前所述的多通道电流舵DAC中电流源阵列的校准电路；
所述校准方法包括以下步骤：
开始校准，采用N bit输入数据使每个通道中的电流源差分开关一侧保持开启，用作电流比较，另一侧保持关闭；
根据SEL信号选择第i个通道的输出电流Ii-1作为电流比较器的输入，第一个通道的输出电流I0为参考电流，比较两者之间的大小关系；当输出电流Ii-1小于输出电流I0时，电流比较器的输出CMP_OUT=0；
根据输出CMP_OUT=0的结果，先调整粗调电流控制字SWC[N1:0]，依次增大粗调电流控制字，以增加输出电流Ii-1，直至通过粗调使输出电流Ii-1大于输出电流I0时，电流比较器的输出CMP_OUT发生第一次翻转，输出CMP_OUT=1；
保持粗调电流控制字SWC[N1:0]不变，依次减小细调电流控制字SWF1[N2:0]，以减小输出电流Ii-1；当输出电流Ii-1再次小于输出电流I0时，电流比较器的输出CMP_OUT发生第二次翻转，保持粗调电流控制字SWC[N1:0]和细调电流控制字SWF1[N2:0]不变；
依次增大细调电阻控制字SWF2[N3:0]，当电流比较器的输出CMP_OUT发生第三次翻转时，保持所有控制字不变。
有益效果：
第一，本发明的多通道电流舵DAC中电流源阵列的校准电路和方法，对多通道分段式电流舵DAC中高位段和低位段电流源阵列实现全覆盖校准，有效地弥补了由于工艺偏差等非理想因素在多通道电流源之间引入的失配误差，保证了多通道电流舵DAC之间的一致性。
第二，本发明的多通道电流舵DAC中电流源阵列的校准电路和方法，可实现片上全集成校准，并采用粗调和细调结合的方式进行多段校准，有效地提高了多通道电流源之间的校准精度。
附图说明
图1为本发明实施例的多通道电流舵DAC中电流源阵列的校准电路结构示意图；
图2为本发明实施例的多通道电流舵DAC中电流源阵列的校准方法流程图。
具体实施方式
下面的实施例可使本专业技术人员更全面地理解本发明，但不以任何方式限制本发明。
本发明实施例公开了一种多通道电流舵DAC中电流源阵列的校准电路，所述多通道电流舵DAC包含X个通道，每个通道包括动态元素匹配电路DEM、并串转换电路PtoS和数模转换器DA；所述动态元素匹配电路DEM接收并行输入数据，并输出随机选择输出电流源单元的编码，将电流源之间的动态失配噪声转换为白噪声；动态元素匹配电路DEM的并行输出进入并串转换电路PtoS后转换成串行信号输出；串行信号输入到模数转换器DA中，控制模数转换器DA中电流源阵列的开启与关断；
所述校准电路包括多路选择器MUX、电流比较器、数字部分DIG和校准阵列；
所述多路选择器MUX根据SEL信号选择第i个通道的输出电流Ii-1作为电流比较器的一个输入，i=2,3,…,X，以第一个通道的输出电流I0为参考电流，比较两者之间大小，输出信号CMP_OUT送给数字部分DIG，由数字部分DIG根据输入的信号判断输出电流Ii-1的失配情况，产生对应输出控制信号来调整校准阵列的输出电流；校准阵列的输出电流IOi-1接入第i个通道中的电流源，调整输出电流Ii-1使其与I0相等后，保存校准控制字，完成对第i个通道的校准；再由数字部分DIG输出新的SEL信号，依次选择其他通道的输出电流作为电流比较器的输入再次进行校准，直到所有通道校准完毕。
如图1所示，多通道电流舵DAC包含X个通道，每个通道包括动态元素匹配电路DEM、并串转换电路PtoS和数模转换器DA。所述校准电路包括多路选择器MUX、电流比较器、数字部分DIG和校准阵列。其中，动态元素匹配电路DEM接收并行输入数据DATA，并输出随机选择输出电流源单元的编码，从而将电流源之间的动态失配噪声转换为白噪声；DEM的并行输出进入并串转换电路PtoS后转换成串行信号输出；串行信号输入到模数转换器DA中，控制DA中电流源阵列的开启与关断。
校准电路用于实现每个通道之间的电流源阵列校准，多路选择器MUX根据SEL信号先选择通道2的输出电流I1作为电流比较器的一个输入，以通道1的输出电流I0为参考电流，比较两者之间大小，输出信号CP_OUT送给数字部分DIG；DIG根据输入的信号判断I1的失配情况，产生对应输出控制信号来调整校准阵列的输出电流IO1；校准阵列的输出电流接入通道2中的电流源，调整I1使其与I0相等后，DA1保存校准控制字。通道2校准完成后，DIG输出新的SEL信号，选择通道3的输出电流I2作为电流比较器的输入再次进行校准，直到所有通道校准完毕。
在本发明所设计的一种多通道电流舵DAC中电流源阵列的校准电路中，对校准阵列进行了具体设计，校准阵列包括：粗调电流阵列、细调电流阵列、细调电阻阵列、电阻R、电容C、NMOS管MN15、NMOS管MN16、NMOS管MN17、NMOS管MN18、NMOS管MN19、NMOS管MN20、NMOS管MN21、NMOS管MN22、PMOS管MP1、PMOS管MP2和偏置电流源IB。其中：
粗调电流阵列包括N1个电流单元，每个电流单元相同，包括NMOS管MN11和NMOS管MN12。NMOS管MN12为开关管，其源极接地，栅极接粗调控制字，漏极与NMOS管MN11的源极相连；NMOS管MN11的栅极接偏置电压VBN，其漏极为输出结点与待调电流源相连。
细调电流阵列包括N2个电流单元，每个电流单元相同，包括NMOS管MN13和NMOS管MN14。NMOS管MN14为开关管，其源极接地，栅极接细调控制字，漏极与NMOS管MN13的源极相连；NMOS管MN13的栅极与电容C的上极板和电阻R的一端相连，其漏极为输出结点，与细调电流阵列的输出结点和待调电流源相连。
电容C的下极板接地；电阻R的另一端与NOMS管MN15的栅极和漏极、NMOS管MN17的漏极以及PMOS管MP1的漏极相连；NMOS管MN15的源极与NMOS管MN16的漏极相连；NMOS管MN16的栅极与NMOS管MN18的栅极、NMOS管MN20的栅极、NMOS管MN22的栅极和电源VDD相连；NMOS管MN16的源极接地；NMOS管MN18的源极接地，其漏极与NMOS管MN17的源极相连；NMOS管MN17的栅极与细调电阻阵列相连；PMOS管MP1的源极接电源，其栅极接PMOS管MP2的栅极和漏极，以及NMOS管MN21的漏极；PMOS管MP2的源极接电源；NMOS管MN21的源极与NMOS管MN22的漏极相连，其栅极与NMOS管MN19的栅极和漏极，以及细调电阻阵列相连；NMOS管MN22的源极接地；NMOS管MN19的源极与NMOS管MN20的漏极相连；NMOS管MN20的源极接地；电流源IB的一端接电源，另一端与细调电阻阵列相连。
细调电阻阵列包括N3个可控开关和N3个电阻。所有电阻串联连接，每个电阻的阻值相同；所有的可控开关的一端连在一起，另一端分别与对应的电阻的一端相连；电阻R0的一端与NMOS管MN19的漏极和栅极，以及NMOS管MN21的栅极相连，其另一端与电阻R1的一端和可控开关SWF2[0]的另一端相连；电阻RN3的一端与可控开关SWF2[N3]的另一端和电流源IB的另一端相连。
本发明还公开了一种多通道电流舵DAC中电流源阵列的校准电路的校准方法，校准电路的校准过程分为粗调和细调。
粗调电流阵列由粗调电流控制字SWC[N1:0]控制，N1为阵列的个数，与初始参考电流IREF的电流比为IC/IREF=1，IC为单位粗调电流。
细调电流阵列由细调电流控制字SWF1[N2:0]控制，N2为阵列的个数，与参考电流IREF的电流比为IF/IREF=1/Y，Y表示两个电流的比例值，且Y>1（通常取正整数），IF为单位细调电流；细调电阻阵列由细调电阻控制字SWF2[N3:0]控制，N3为阵列的个数，电阻阵列用于调节参考电流IREF的大小，从而改变细调电流阵列的单位输出电流IF，进行第二级细调，参考电流的调节不会影响粗调电流阵列输出电流的结果。
细调电阻控制字SWF2[N3:0]有且仅有一位等于1，因此依次增大或减小控制字，也就是将1进行左移一位或右移一位。
如图2所示，校准电路的校准过程为：开始校准，输入的N bit数据使得数模转换器DA中的电流源差分开关只有一侧打开，用于电流比较，另一侧关闭；当CH=0时，令SEL[X-1:0]=0···001，选择通道2的输出电流I1作为电流比较器的输入，以通道1的输出电流I0为参考电流，电流比较器比较两者之间的大小关系；当I1小于I0时，电流比较器的输出CMP_OUT=0；数字部分DIG根据CMP_OUT=0的结果，先调整粗调电流控制字SWC[N1:0]，依次增大粗调电流控制字，增加I1的电流；通过粗调后当I1大于I0时，电流比较器输出发生翻转CMP_OUT=1，此时保持粗调电流控制字SWC[N1:0]不变，开始调整细调电流控制字SWF1[N2:0]，依次减小细调电流控制字，减小I1的电流；当I1再次小于I0时，电流比较器的输出再次发生翻转，此时保持粗调电流控制字SWC[N1:0]和细调电流控制字SWF1[N2:0]不变，开始第二级的细调，依次增大细调电阻控制字SWF2[N3:0]，当CMP_OUT发生第三次翻转时，DA1保持所有控制字不变。通道2校准完毕后，CH=CH+1，此时判断CH是否等于X，若不等于，则令SEL[X-1:0]的第CH+1位置为1，开始校准下一个通道，选择通道CH+2的输出电流作为多路选择器MUX的输出，再次进行校准；校准循环直到CH=X，此时所有通道全部校准完毕。
所述校准过程依次对每个通道中的低位段电流源阵列和高位段电流源阵列都进行校准。
以上仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。

Claims (7)

1.一种多通道电流舵DAC中电流源阵列的校准电路，其特征在于，所述多通道电流舵DAC包含X个通道，每个通道包括动态元素匹配(DEM)、并串转换电路(PtoS)和数模转换器(DA)；所述动态元素匹配(DEM)接收并行输入数据，并输出随机选择输出电流源单元的编码，将电流源之间的动态失配噪声转换为白噪声；动态元素匹配(DEM)的并行输出进入并串转换电路(PtoS)后转换成串行信号输出；串行信号输入到模数转换器中，控制模数转换器中电流源阵列的开启与关断；
所述校准电路包括多路选择器(MUX)、电流比较器、数字部分(DIG)和校准阵列；
所述多路选择器(MUX)根据SEL信号选择第i个通道的输出电流Ii-1作为电流比较器的一个输入，i＝2,3,…,X，以第一个通道的输出电流I0为参考电流，比较两者之间大小，输出信号CMP_OUT送给数字部分(DIG)，由数字部分(DIG)根据输入的信号判断输出电流Ii-1的失配情况，产生对应输出控制信号来调整校准阵列的输出电流；校准阵列的输出电流IO i-1接入第i个通道中的电流源，调整输出电流Ii-1使其与I0相等后，保存校准控制字，完成对第i个通道的校准；再由数字部分(DIG)输出新的SEL信号，依次选择其他通道的输出电流作为电流比较器的输入再次进行校准，直到所有通道校准完毕。
2.根据权利要求1所述的多通道电流舵DAC中电流源阵列的校准电路，其特征在于，所述校准阵列包括粗调电流阵列、细调电流阵列和细调电阻阵列；
所述粗调电流阵列由粗调电流控制字SWC[N1:0]控制，N1为粗调电流阵列的个数，与初始参考电流IREF的电流比为IC/IREF＝1，IC为单位粗调电流；
所述细调电流阵列由细调电流控制字SWF1[N2:0]控制，N2为细调电流阵列的个数，与参考电流IREF的电流比为IF/IREF＝1/Y，Y表示两个电流的比例值，且Y>1，IF为单位细调电流；所述细调电阻阵列由细调电阻控制字SWF2[N3:0]控制，N3为细调电阻阵列的个数，细调电阻阵列通过调节参考电流IREF的大小以改变细调电流阵列的单位输出电流IF；
开始校准时，采用N bit输入数据使每个通道中的电流源差分开关一侧保持开启，用作电流比较，另一侧保持关闭；所述多路选择器(MUX)根据SEL信号选择第i个通道的输出电流Ii-1作为电流比较器的输入，第一个通道的输出电流I0为参考电流，比较两者之间的大小关系；当输出电流Ii-1小于输出电流I0时，电流比较器的输出CMP_OUT＝0；数字部分(DIG)根据输出CMP_OUT＝0的结果，依次增大粗调电流控制字SWC[N1:0]，以增加输出电流Ii-1，直至通过粗调使输出电流Ii-1大于输出电流I0时，电流比较器的输出发生第一次翻转，输出CMP_OUT＝1，保持粗调电流控制字SWC[N1:0]不变，依次减小细调电流控制字SWF1[N2:0]，以减小输出电流Ii-1；当输出电流Ii-1再次小于输出电流I0时，电流比较器的输出发生第二次翻转，保持粗调电流控制字SWC[N1:0]和细调电流控制字SWF1[N2:0]不变，依次增大细调电阻控制字SWF2[N3:0]，当电流比较器的输出发生第三次翻转时，保持所有控制字不变。
3.根据权利要求2所述的多通道电流舵DAC中电流源阵列的校准电路，其特征在于，所述控制字SWF2[N3:0]有且仅有一位等于1，通过将1进行左移一位或右移一位，以增大或减小控制字。
4.根据权利要求2所述的多通道电流舵DAC中电流源阵列的校准电路，其特征在于，所述校准阵列还包括校准电阻(R)、校准电容(C)、第五NMOS管(MN15)、第六NMOS管(MN16)、第七NMOS管(MN17)、第八NMOS管(MN18)、第九NMOS管(MN19)、第十NMOS管(MN20)、第十一NMOS管(MN21)、第十二NMOS管(MN22)、第一PMOS管(MP1)、第二PMOS管(MP2)和偏置电流源(IB)；
所述细调电阻阵列包括N3+1个可控开关和N3+1个细调电阻；所有细调电阻串联连接，细调电阻(R0)和细调电阻(RN3+1)位于电阻串联线路的两端，细调电阻(Rk)分别与细调电阻(Rk-1)和细调电阻(Rk+1)连接，每个细调电阻的阻值相同，k＝1,2,…,N3；
所述N3+1个可控开关的一端连在一起，第k个可控开关(SWF2[k])的另一端与第k个细调电阻(Rk)和第k-1个细调电阻(Rk+1)之间的连接点相连，可控开关(SWF2[0])的另一端与细调电阻(R0)和细调电阻(R1)之间的连接点相连，可控开关(SWF2[N3])的另一端与细调电阻(RN3)和偏置电流源(IB)之间的连接点相连；
所述细调电阻(R0)不与可控开关(SWF2[0])连接的一端与第九NMOS管(MN19)的漏极和栅极，以及第十一NMOS管(MN21)的栅极相连；
校准电容(C)的下极板接地，上极板与校准电阻(R)的一端连接；校准电阻(R)的另一端与第五NMOS管(MN15)的栅极和漏极、第七NMOS管(MN17)的漏极以及第一PMOS管(MP1)的漏极相连；第五NMOS管(MN15)的源极与第六NMOS管(MN16)的漏极相连；第六NMOS管(MN16)的栅极与第八NMOS管(MN18)的栅极、第十NMOS管(MN20)的栅极、第十二NMOS管(MN22)的栅极和电源VDD相连；第六NMOS管(MN16)的源极接地；第八NMOS管(MN18)的源极接地，其漏极与第七NMOS管(MN17)的源极相连；第七NMOS管(MN17)的栅极与细调电阻阵列的可控开关(SWF2[0])远离细调电阻(R0)的一端相连；第一PMOS管(MP1)的源极接电源，其栅极接第二PMOS管(MP2)的栅极和漏极，以及第十一NMOS管(MN21)的漏极；第二PMOS管(MP2)的源极接电源；第十一NMOS管(MN21)的源极与第十二NMOS管(MN22)的漏极相连，其栅极与第九NMOS管(MN19)的栅极和漏极相连；第十二NMOS管(MN22)的源极接地；第九NMOS管(MN19)的源极与第十NMOS管(MN20)的漏极相连；第十NMOS管(MN20)的源极接地；偏置电流源(IB)远离细调电阻(R0)的一端接电源；
所述细调电阻阵列包括N3+1个可控开关和N3+1个细调电阻；所有细调电阻串联连接，细调电阻(R0)和细调电阻(RN3+1)位于电阻串联线路的两端，细调电阻(Rk)分别与细调电阻(Rk-1)和细调电阻(Rk+1)连接，每个细调电阻的阻值相同，k＝1,2,…,N3；
所述N3+1个可控开关的一端连在一起，第k个可控开关(SWF2[k])的另一端与第k个细调电阻(Rk)和第k-1个细调电阻(Rk+1)之间的连接点相连，可控开关(SWF2[0])的另一端与细调电阻(R0)和细调电阻(R1)之间的连接点相连，可控开关(SWF2[N3])的另一端与细调电阻(RN3)和偏置电流源(IB)之间的连接点相连；
所述细调电阻(R0)不与可控开关(SWF2[0])连接的一端与第九NMOS管(MN19)的漏极和栅极，以及第十一NMOS管(MN21)的栅极相连。
5.根据权利要求4所述的多通道电流舵DAC中电流源阵列的校准电路，其特征在于，所述粗调电流阵列包括N1+1个电流单元，每个电流单元相同，包括第一NMOS管(MN11)和第二NMOS管(MN12)；第二NMOS管(MN12)为开关管，其源极接地，栅极接粗调控制字，漏极与第一NMOS管(MN11)的源极相连；第一NMOS管(MN11)的栅极接偏置电压VBN，其漏极为输出结点与待调电流源相连。
6.根据权利要求4所述的多通道电流舵DAC中电流源阵列的校准电路，其特征在于，所述细调电流阵列包括N2+1个电流单元，每个电流单元相同，包括第三NMOS管(MN13)和第四NMOS管(MN14)；第四NMOS管(MN14)为开关管，其源极接地，栅极接细调控制字，漏极与第三NMOS管(MN13)的源极相连；第三NMOS管(MN13)的栅极与校准电容(C)的上极板和校准电阻(R)的一端相连，其漏极为输出结点，与细调电流阵列的输出结点和待调电流源相连。
7.一种多通道电流舵DAC中电流源阵列的校准方法，其特征在于，所述校准方法基于权利要求1-6任一项中所述的多通道电流舵DAC中电流源阵列的校准电路；
所述校准方法包括以下步骤：
开始校准，采用N bit输入数据使每个通道中的电流源差分开关一侧保持开启，用作电流比较，另一侧保持关闭；
根据SEL信号选择第i个通道的输出电流Ii-1作为电流比较器的输入，第一个通道的输出电流I0为参考电流，比较两者之间的大小关系；当输出电流Ii-1小于输出电流I0时，电流比较器的输出CMP_OUT＝0；
根据输出CMP_OUT＝0的结果，先调整粗调电流控制字SWC[N1:0]，依次增大粗调电流控制字，以增加输出电流Ii-1，直至通过粗调使输出电流Ii-1大于输出电流I0时，电流比较器的输出CMP_OUT发生第一次翻转，输出CMP_OUT＝1；
保持粗调电流控制字SWC[N1:0]不变，依次减小细调电流控制字SWF1[N2:0]，以减小输出电流Ii-1；当输出电流Ii-1再次小于输出电流I0时，电流比较器的输出CMP_OUT发生第二次翻转，保持粗调电流控制字SWC[N1:0]和细调电流控制字SWF1[N2:0]不变；
依次增大细调电阻控制字SWF2[N3:0]，当电流比较器的输出CMP_OUT发生第三次翻转时，保持所有控制字不变。
CN202311659898.9A 2023-12-06 2023-12-06 一种多通道电流舵dac中电流源阵列的校准电路和方法 Active CN117375613B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311659898.9A CN117375613B (zh) 2023-12-06 2023-12-06 一种多通道电流舵dac中电流源阵列的校准电路和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311659898.9A CN117375613B (zh) 2023-12-06 2023-12-06 一种多通道电流舵dac中电流源阵列的校准电路和方法

Publications (2)

Publication Number Publication Date
CN117375613A CN117375613A (zh) 2024-01-09
CN117375613B true CN117375613B (zh) 2024-03-29

Family

ID=89391357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311659898.9A Active CN117375613B (zh) 2023-12-06 2023-12-06 一种多通道电流舵dac中电流源阵列的校准电路和方法

Country Status (1)

Country Link
CN (1) CN117375613B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7076384B1 (en) * 2004-09-29 2006-07-11 Xilinx, Inc. Method and apparatus for calibrating a current-based circuit
CN101777914A (zh) * 2010-01-08 2010-07-14 西安电子科技大学 高精度电流舵数模转换器及其误差校准方法
CN104617953A (zh) * 2015-02-05 2015-05-13 成都振芯科技股份有限公司 一种适用于多通道分段式电流舵型数模转换器中电流源阵列的校准***及方法
WO2017192733A2 (en) * 2016-05-03 2017-11-09 D-Wave Systems Inc. Systems and methods for superconducting devices used in superconducting circuits and scalable computing
US9991900B1 (en) * 2017-08-02 2018-06-05 Nxp Usa, Inc. Digital to analog (DAC) converter with current calibration
CN108449089A (zh) * 2018-03-23 2018-08-24 上海唯捷创芯电子技术有限公司 实现数字化校准的电流舵型数模转换器、芯片及通信终端
CN113098513A (zh) * 2021-03-31 2021-07-09 中国科学院半导体研究所 多通道adc修调校准***及方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7076384B1 (en) * 2004-09-29 2006-07-11 Xilinx, Inc. Method and apparatus for calibrating a current-based circuit
CN101777914A (zh) * 2010-01-08 2010-07-14 西安电子科技大学 高精度电流舵数模转换器及其误差校准方法
CN104617953A (zh) * 2015-02-05 2015-05-13 成都振芯科技股份有限公司 一种适用于多通道分段式电流舵型数模转换器中电流源阵列的校准***及方法
WO2017192733A2 (en) * 2016-05-03 2017-11-09 D-Wave Systems Inc. Systems and methods for superconducting devices used in superconducting circuits and scalable computing
US9991900B1 (en) * 2017-08-02 2018-06-05 Nxp Usa, Inc. Digital to analog (DAC) converter with current calibration
CN108449089A (zh) * 2018-03-23 2018-08-24 上海唯捷创芯电子技术有限公司 实现数字化校准的电流舵型数模转换器、芯片及通信终端
CN113098513A (zh) * 2021-03-31 2021-07-09 中国科学院半导体研究所 多通道adc修调校准***及方法

Also Published As

Publication number Publication date
CN117375613A (zh) 2024-01-09

Similar Documents

Publication Publication Date Title
US8599057B2 (en) Digital-to-analog converter
KR0179466B1 (ko) 디지탈-아날로그 변환기 및 이를 구비한 집적회로와 디지탈-아날로그 신호 변환 방법
US6914547B1 (en) Triple resistor string DAC architecture
US9991900B1 (en) Digital to analog (DAC) converter with current calibration
US20060158361A1 (en) Digital-to-analog converter
US8493251B2 (en) Self-calibrated DAC with reduced glitch mapping
US8531206B2 (en) High resolution output driver
WO2003100982A1 (en) Method for calibrating a digital-to-analog converter and a digital-to-analog converter
CN110874113B (zh) 电流生成电路
US8036846B1 (en) Variable impedance sense architecture and method
WO2019119349A1 (en) Interpolation digital-to-analog converter (dac)
US7145493B2 (en) Digital-to-analog converter (DAC) circuits using different currents for calibration biasing and methods of operating same
CN111064358B (zh) 一种具有自校准功能且电流可编程的电荷泵电路
CN114650061A (zh) 集成电路、数模转换器及其驱动方法
CN110912561B (zh) 数模转换器传输函数修改
CN109921798B (zh) 分段式电流舵数模转换器电路及校准方法
CN117375613B (zh) 一种多通道电流舵dac中电流源阵列的校准电路和方法
CN112636755A (zh) 数模转换器电流源、校准装置、校准***及校准方法
CN112187261B (zh) 数字模拟转换装置以及补偿电路
US6642867B1 (en) Replica compensated heterogeneous DACs and methods
CN106664095B (zh) 数字模拟转换器
US11283447B2 (en) Impedance calibration circuit
CN107809250B (zh) 数模转换器电路
US6337646B1 (en) Digital to analog converter with nonlinear error compensation
US10630303B1 (en) Digital-to-analog conversion device and compensation circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant