CN117355130A - 半导体结构及其形成方法、存储器 - Google Patents
半导体结构及其形成方法、存储器 Download PDFInfo
- Publication number
- CN117355130A CN117355130A CN202210709072.8A CN202210709072A CN117355130A CN 117355130 A CN117355130 A CN 117355130A CN 202210709072 A CN202210709072 A CN 202210709072A CN 117355130 A CN117355130 A CN 117355130A
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- word line
- line structure
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 123
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 110
- 239000000463 material Substances 0.000 claims abstract description 104
- 238000005530 etching Methods 0.000 claims abstract description 60
- 239000011810 insulating material Substances 0.000 claims abstract description 53
- 239000004020 conductor Substances 0.000 claims abstract description 47
- 238000011049 filling Methods 0.000 claims abstract description 26
- 230000000149 penetrating effect Effects 0.000 claims abstract description 11
- 238000002955 isolation Methods 0.000 claims description 64
- 238000002161 passivation Methods 0.000 claims description 52
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- OSTZZQINIQUQTG-UHFFFAOYSA-N [Co].[O].[Si] Chemical group [Co].[O].[Si] OSTZZQINIQUQTG-UHFFFAOYSA-N 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 392
- 238000000231 atomic layer deposition Methods 0.000 description 15
- 238000005229 chemical vapour deposition Methods 0.000 description 15
- 238000005240 physical vapour deposition Methods 0.000 description 14
- 238000007738 vacuum evaporation Methods 0.000 description 13
- 238000001755 magnetron sputter deposition Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 230000008878 coupling Effects 0.000 description 10
- 238000010168 coupling process Methods 0.000 description 10
- 238000005859 coupling reaction Methods 0.000 description 10
- 238000002207 thermal evaporation Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000000306 component Substances 0.000 description 7
- 229920000642 polymer Polymers 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 239000008367 deionised water Substances 0.000 description 4
- 229910021641 deionized water Inorganic materials 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000001788 irregular Effects 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本公开是关于半导体技术领域，涉及一种半导体结构及其形成方法、存储器，本公开的形成方法包括：提供基底，基底包括衬底和绝缘材料层，衬底包括多个沿第一方向间隔分布的第一沟槽，绝缘材料层填充各第一沟槽；对基底进行蚀刻，以形成多个沿第二方向间隔分布的第二沟槽，第二方向与第一方向相交；去除位于第二沟槽下方的衬底的部分材料，以在第二沟槽的下方形成第三沟槽，第三沟槽贯通各第二沟槽；在第三沟槽内填充导电材料，以形成位线结构；在第二沟槽内形成字线结构，字线结构与位线结构绝缘设置。本公开的形成方法可提高第三沟槽的对位精度、简化制造工艺、降低制造成本。
Description
技术领域
本公开涉及半导体技术领域，具体而言，涉及一种半导体结构及其形成方法、存储器。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)因具有体积小、集成化程度高及传输速度快等优点，被广泛应用于手机、平板电脑等移动设备中。字线结构和位线结构是动态随机存储器的核心部件。然而，现有字线结构及位线结构的制造工艺较为繁琐，制造成本较高。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
有鉴于此，本公开提供一种半导体结构及其形成方法、存储器，可提高第三沟槽的对位精度、简化制造工艺、降低制造成本。
根据本公开的一个方面，提供一种半导体结构的形成方法，包括：
提供基底，所述基底包括衬底和绝缘材料层，所述衬底包括多个沿第一方向间隔分布的第一沟槽，所述绝缘材料层填充各所述第一沟槽；
对所述基底进行蚀刻，以形成多个沿第二方向间隔分布的第二沟槽，所述第二方向与所述第一方向相交；
去除位于所述第二沟槽下方的所述衬底的部分材料，以在所述第二沟槽的下方形成第三沟槽，所述第三沟槽贯通各所述第二沟槽；
在所述第三沟槽内填充导电材料，以形成位线结构；
在所述第二沟槽内形成字线结构，所述字线结构与所述位线结构绝缘设置。
在本公开的一种示例性实施例中，所述提供基底，所述基底包括衬底和绝缘材料层，所述衬底包括多个沿第一方向间隔分布的第一沟槽，所述绝缘材料层填充各所述第一沟槽，包括：
提供衬底；
对所述衬底进行蚀刻，以形成多个间隔分布的第一沟槽，所述第一沟槽沿所述第二方向延伸，多个所述第一沟槽沿所述第二方向间隔分布；
在各所述第一沟槽内分别填充绝缘材料，以形成绝缘材料层。
在本公开的一种示例性实施例中，所述对所述基底进行蚀刻，以形成多个沿第二方向间隔分布的第二沟槽，包括：
在所述基底的表面形成掩膜层；
在所述掩膜层的表面形成光刻胶层；
对所述光刻胶层进行曝光并显影，以形成多个间隔分布的显影区；
在所述显影区对所述掩膜层进行蚀刻，以形成多个沿第二方向间隔分布的掩膜图案，所述掩膜图案在所述衬底上的正投影横穿多个所述第一沟槽；
以具有所述掩膜图案的掩膜层为掩膜对所述基底进行非等向蚀刻，以形成多个沿所述第一方向延伸且沿第二方向间隔分布的第二沟槽。
在本公开的一种示例性实施例中，所述去除位于所述第二沟槽下方的所述衬底的部分材料，以在所述第二沟槽的下方形成第三沟槽，所述第三沟槽贯通各所述第二沟槽，包括：
形成随形贴附于所述第二沟槽的侧壁的第一隔离层，并露出位于所述第二沟槽的底部的所述衬底；
对位于所述第二沟槽的底部的所述衬底进行蚀刻，以形成第三沟槽，所述第三沟槽沿所述第二方向延伸，且贯通各所述第二沟槽的底部。
在本公开的一种示例性实施例中，所述在所述第三沟槽内填充导电材料，以形成位线结构，包括：
形成随形贴附于所述第三沟槽的内壁的第一导电层；
在具有所述第一导电层的所述第三沟槽内填充第二导电材料，以形成第二导电层，所述第一导电层和所述第二导电层共同构成位线结构。
在本公开的一种示例性实施例中，所述形成随形贴附于所述第三沟槽的内壁的第一导电层，包括：
形成随形贴附于所述第三沟槽的内壁的第一导电材料层；
对所述第一导电材料层进行热退火，以形成第一导电层。
在本公开的一种示例性实施例中，所述第一导电层的材料为钴化硅，所述第二导电层的材料为钨。
在本公开的一种示例性实施例中，所述在所述第二沟槽内形成字线结构，所述字线结构与所述位线结构绝缘设置，包括：
在具有所述第一隔离层的所述第二沟槽内填充隔离材料，以形成第二隔离层；
对所述第一隔离层和所述第二隔离层进行选择性蚀刻，以使所述第一隔离层和所述第二隔离层的表面均低于所述衬底的表面，所述选择性蚀刻后剩余的所述第一隔离层和剩余的所述第二隔离层共同构成第一绝缘层；
在所述第一绝缘层背离所述位线结构的一侧形成字线结构。
在本公开的一种示例性实施例中，所述第一沟槽和所述第二沟槽将所述衬底分隔成多组沿所述第一方向间隔分布的支撑柱，多组所述支撑柱沿所述第二方向间隔分布，在所述第二沟槽内形成所述字线结构之前，所述形成方法还包括：
对所述支撑柱位于所述第一绝缘层背离所述位线结构的一侧的侧壁进行横向蚀刻，以减小所述支撑柱的中心到边缘的距离。
在本公开的一种示例性实施例中，所述在所述第一绝缘层背离所述位线结构的一侧形成字线结构，包括：
在各所述支撑柱的侧壁分别形成栅间介质层；
在具有所述栅间介质层的各所述支撑柱与所述第一绝缘层共同构成的结构的表面沉积导电材料，以形成字线材料层，所述字线材料层填充各所述支撑柱之间的间隙；
以所述第一绝缘层为蚀刻停止层蚀刻所述字线材料层，以形成多个沿所述第一方向延伸并沿所述第二方向间隔分布的字线结构，所述字线结构在所述衬底上的正投影将多个所述支撑柱包覆在内。
在本公开的一种示例性实施例中，所述形成方法还包括：
在所述字线结构的表面形成钝化层。
在本公开的一种示例性实施例中，所述形成方法还包括：
在所述支撑柱、所述字线结构、所述钝化层及所述第一绝缘层共同构成的结构内填充第一绝缘材料，以形成第二绝缘层，所述第二绝缘层与各所述支撑柱的表面齐平。
在本公开的一种示例性实施例中，所述在所述第二沟槽内形成字线结构，所述字线结构与所述位线结构绝缘设置，包括：
去除所述第一隔离层，以露出所述第二沟槽的侧壁；
形成随形贴附于所述第二沟槽的侧壁及底部的氧化层；
在具有所述氧化层的所述第二沟槽内填充第二绝缘材料，以形成绝缘介质层；
对所述氧化层进行回蚀刻，以使所述氧化层的表面低于所述绝缘介质层的表面；
在所述第二沟槽内填充所述第二绝缘材料，所述第二绝缘材料填满所述第二沟槽；
在垂直于所述衬底的方向上，去除部分位于所述第二沟槽的侧壁的所述氧化层，保留位于所述第二沟槽底部的所述氧化层，以形成字线沟槽；
在所述字线沟槽内形成字线结构。
在本公开的一种示例性实施例中，所述第一沟槽和所述第二沟槽将所述衬底分隔成多组沿所述第一方向间隔分布的支撑柱，多组所述支撑柱沿所述第二方向间隔分布，在所述字线沟槽内形成所述字线结构之前，所述形成方法还包括：
对所述支撑柱暴露于所述字线沟槽内的部分的侧壁进行横向蚀刻，以减小所述支撑柱的中心到边缘的距离。
在本公开的一种示例性实施例中，所述在所述字线沟槽内形成字线结构，包括：
在各所述支撑柱暴露于所述字线沟槽内的部分的侧壁上分别形成栅间介质层；
在具有所述栅间介质层的各所述字线沟槽内沉积导电材料，以形成多个沿所述第一方向延伸并沿所述第二方向间隔分布的字线结构，所述字线结构在所述衬底上的正投影将多个所述支撑柱包覆在内。
在本公开的一种示例性实施例中，所述形成方法还包括：
在所述字线结构的表面形成钝化层。
根据本公开的一个方面，提供一种半导体结构，所述半导体结构由上述任意一项所述的半导体结构的形成方法形成。
根据本公开的一个方面，提供一种存储器，包括上述任意一项所述的半导体结构。
本公开的半导体结构及其形成方法、存储器，可先形成用于形成字线结构的第二沟槽，通过对第二沟槽的底部进行蚀刻，进而形成用于形成位线结构的第三沟槽。在此过程中，一方面，可通过各第二沟槽限定第三沟槽的具体形成位置，提高第三沟槽的对位精度；另一方面，在形成第三沟槽的过程中，可继续以形成第二沟槽的掩膜层作为掩膜对第二沟槽的底部进行蚀刻，进而形成贯通各第二沟槽的第三沟槽，可避免单独形成用于容纳位线结构的沟槽的掩膜层，可简化工艺，降低制造成本；此外，将字线结构与位线结构绝缘设置，可避免字线结构与位线结构之间发生短路或耦合，提高产品良率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开实施方式中半导体结构的形成方法的流程图；
图2为本公开实施方式中的半导体结构的俯视图；
图3为本公开实施方式中的衬底沿图2中aa’方向剖开的示意图；
图4为本公开实施方式中的衬底图2中沿bb’方向剖开的示意图；
图5为本公开实施方式中的衬底图2中沿cc’方向或者dd’方向剖开的示意图；
图6为本公开实施方式中绝缘材料层的示意图；
图7为本公开实施方式中完成步骤S120后沿aa’方向剖开的示意图；
图8为本公开实施方式中完成步骤S120后沿cc’方向剖开的示意图；
图9为本公开实施方式中完成步骤S130后沿aa’方向剖开的示意图；
图10为本公开实施方式中完成步骤S130后沿cc’方向剖开的示意图；
图11为本公开实施方式中完成步骤S410后沿aa’方向剖开的示意图；
图12为本公开实施方式中完成步骤S140后沿aa’方向剖开的示意图；
图13为本公开实施方式中完成步骤S140后沿cc’方向剖开的示意图；
图14为本公开第一种实施方式中完成步骤S150后沿aa’方向剖开的示意图；
图15为本公开第一种实施方式中完成步骤S150后沿cc’方向剖开的示意图；
图16为本公开第二种实施方式中完成步骤S150后沿aa’方向剖开的示意图；
图17为本公开第二种实施方式中完成步骤S150后沿cc’方向剖开的示意图；
图18为本公开第一种实施方式中完成步骤S610后沿aa’方向剖开的示意图；
图19为本公开第一种实施方式中完成步骤S620后沿aa’方向剖开的示意图；
图20为本公开第一种实施方式中完成步骤S620后沿cc’方向剖开的示意图；
图21为本公开第一种实施方式中完成步骤S6301后沿aa’方向剖开的示意图；
图22为本公开第一种实施方式中完成步骤S6301后沿cc’方向剖开的示意图；
图23为本公开第一种实施方式中完成步骤S6302后沿aa’方向剖开的示意图；
图24为本公开第一种实施方式中完成步骤S6302后沿cc’方向剖开的示意图；
图25为本公开第一种实施方式中钝化材料层沿aa’方向剖开的示意图；
图26为本公开第一种实施方式中钝化材料层沿cc’方向剖开的示意图；
图27为本公开第一种实施方式中去除掩膜层后沿aa’方向剖开的示意图；
图28为本公开第一种实施方式中完成步骤S180后沿aa’方向剖开的示意图；
图29为本公开第二种实施方式中完成步骤S720后沿aa’方向剖开的示意图；
图30为本公开第二种实施方式中完成步骤S730后沿aa’方向剖开的示意图；
图31为本公开第二种实施方式中完成步骤S740后沿aa’方向剖开的示意图；
图32为本公开第二种实施方式中完成步骤S750后沿aa’方向剖开的示意图；
图33为本公开第二种实施方式中完成步骤S760后沿aa’方向剖开的示意图；
图34为本公开第二种实施方式中的钝化层沿aa’方向剖开的示意图。
附图标记说明：
1、基底；11、衬底；110、支撑柱；12、绝缘材料层；101、第一沟槽；102、第二沟槽；1021、字线沟槽；103、第三沟槽；2、位线结构；21、第一导电层；22、第二导电层；3、字线结构；310、字线材料层；4、栅间介质层；5、掩膜层；6、第一绝缘层；61、第一隔离层；62、第二隔离层；63、氧化层；64、绝缘介质层；7、钝化层；710、钝化材料层；8、第二绝缘层；9、第二绝缘材料；A、第一方向；B、第二方向。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。
本公开提供了一种半导体测试结构的形成方法，图1示出了本公开实施方式中半导体测试结构的形成方法的流程图，参见图1所示，该形成方法可包括步骤S110-步骤S150，其中：
步骤S110，提供基底，所述基底包括衬底和绝缘材料层，所述衬底包括多个沿第一方向间隔分布的第一沟槽，所述绝缘材料层填充各所述第一沟槽；
步骤S120，对所述基底进行蚀刻，以形成多个沿第二方向间隔分布的第二沟槽，所述第二方向与所述第一方向相交；
步骤S130，去除位于所述第二沟槽下方的所述衬底的部分材料，以在所述第二沟槽的下方形成第三沟槽，所述第三沟槽贯通各所述第二沟槽；
步骤S140，在所述第三沟槽内填充导电材料，以形成位线结构；
步骤S150，在所述第二沟槽内形成字线结构，所述字线结构与所述位线结构绝缘设置。
本公开的半导体结构的形成方法，可先形成用于形成字线结构的第二沟槽，通过对第二沟槽的底部进行蚀刻，进而形成用于形成位线结构的第三沟槽。在此过程中，一方面，可通过各第二沟槽限定第三沟槽的具体形成位置，提高第三沟槽的对位精度；另一方面，在形成第三沟槽的过程中，可继续以形成第二沟槽的掩膜层作为掩膜对第二沟槽的底部进行蚀刻，进而形成贯通各第二沟槽的第三沟槽，可避免单独形成用于容纳位线结构的沟槽的掩膜层，可简化工艺，降低制造成本；此外，将字线结构与位线结构绝缘设置，可避免字线结构与位线结构之间发生短路或耦合，提高产品良率。
下面对本公开实施方式半导体结构的形成方法的各步骤进行详细说明：
如图1所示，在步骤S110中，提供基底，所述基底包括衬底和绝缘材料层，所述衬底包括多个沿第一方向间隔分布的第一沟槽，所述绝缘材料层填充各所述第一沟槽。
在本公开的一种示例性实施方式中，如图2-图5所示，基底1可包括衬底11和绝缘材料层12，衬底11内可设有多个沿第一方向A间隔分布的第一沟槽101，且各第一沟槽101均可沿第二方向B延伸。第一沟槽101可以是由衬底11表面向内凹陷所构成的槽状结构，其可与衬底11的两端贯通。
第一方向A可与第二方向B相交，例如，第一方向A与第二方向B可相互垂直。需要说明的是，垂直可以是绝对垂直，也可以是大致垂直，在制造过程中难免会有偏差，在本公开中，可能由于制作工艺限制引起角度的偏差，使得第一方向A和第二方向B的夹角有一定的偏差，只要第一方向A和第二方向B的角度偏差在预设范围内，均可认为第一方向A与第二方向B垂直。举例而言，预设范围可为10°，即：第一方向A和第二方向B的夹角在大于或等于80°，小于或等于100°的范围内时均可认为第一方向A和第二方向B垂直。
如图6所示，可向各第一沟槽101内分别填充绝缘材料，进而形成绝缘材料层12。绝缘材料层12可填满各第一沟槽101，且绝缘材料层12的上表面可与衬底11的上表面齐平。
在本公开的一种示例性实施方式中，提供基底1，基底1包括衬底11和绝缘材料层12，衬底11包括多个沿第一方向A间隔分布的第一沟槽101，绝缘材料层12填充各第一沟槽101(即步骤S110)可包括步骤S210-步骤S230，其中：
步骤S210，提供衬底11。
衬底11可呈平板结构，其可为矩形、圆形、椭圆形、多边形或不规则图形，其材料可以是硅或其他半导体材料，在此不对衬底11的形状及材料做特殊限定。
步骤S220，对所述衬底11进行蚀刻，以形成多个间隔分布的第一沟槽101，所述第一沟槽101沿所述第二方向B延伸，多个所述第一沟槽101沿所述第一方向A间隔分布。
可采用光刻工艺在衬底11内形成多个第一沟槽101，各第一沟槽101均可沿第二方向B延伸，且多个第一沟槽101可沿第一方向A间隔分布。举例而言，可通过旋涂或其他方式在衬底11表面形成光刻胶层，光刻胶层的材料可以是正性光刻胶或负性光刻胶，在此不做特殊限定。光刻胶层远离衬底11的表面的形状可与衬底11表面的形状相同。可采用掩膜版对光刻胶层进行曝光，该掩膜版的图案可与各第一沟槽101所需的图案匹配。随后，可对曝光后的光刻胶层进行显影，从而形成显影区，该显影区可露出衬底11，且显影区的图案可与第一沟槽101所需的图案相同，显影区的尺寸可与所需的第一沟槽101的尺寸相同。可在显影区对衬底11进行非等向刻蚀，以形成各第一沟槽101。需要说明的是，在垂直于衬底11的方向上，第一沟槽101未将衬底11贯通，即第一沟槽101的底部仍保留有衬底11材料。在本公开实施方式中，完成步骤S210后的结构如图5所示。
步骤S230，在各所述第一沟槽101内分别填充绝缘材料，以形成绝缘材料层12。
可采用真空蒸镀、磁控溅射、化学气相沉积、物理气相沉积或原子层沉积等方式在第一沟槽101内填充绝缘材料，绝缘材料可填满所有的第一沟槽101。在一实施方式中，绝缘材料可以为氧化物，例如，其可为氧化硅。在本公开实施方式中，完成步骤S230后的结构如图6所示。
如图1所示，在步骤S120中，对所述基底进行蚀刻，以形成多个沿第二方向间隔分布的第二沟槽，所述第二方向与所述第一方向相交。
如图7所示，可对基底1进行蚀刻，进而在基底1内形成多个间隔分布的第二沟槽102。各第二沟槽102均可沿第一方向A延伸，多个第二沟槽102可沿第二方向B间隔分布。在本公开的一些实施方式中，在垂直于衬底11的方向上，第二沟槽102未将衬底11贯通，即第二沟槽102的底部仍保留有衬底11的材料。举例而言，在垂直于衬底11的方向上，第二沟槽102的深度可小于第一沟槽101的深度。
在本公开的一种示例性实施方式中，如图8所示，各第二沟槽102和各第一沟槽101可在衬底11内分隔出多组沿第一方向A间隔分布的支撑柱110。举例而言，每组中的支撑柱110可沿第一方向A等间距间隔分布；多组支撑柱110可沿第二方向B间隔分布。举例而言，各组支撑柱110可沿第二方向B等间距间隔分布。
在本公开的一种示例性实施方式中，对基底1进行蚀刻，以形成多个沿第二方向B间隔分布的第二沟槽102(即步骤S120)可包括步骤S310-步骤S350，其中：
步骤S310，在所述基底1的表面形成掩膜层5。
本公开实施方式中，可通过化学气相沉积、物理气相沉积、真空蒸镀、磁控溅射、原子层沉积或其它方式在基底1的表面形成掩膜层5，掩膜层5可为多层膜层结构，也可以为单层膜层结构，其材料可以是聚合物、SiO2、SiN、多晶硅和SiCN中至少一种，当然，也可以是其它材料，在此不再一一列举。
在一些实施方式中，掩膜层5可为多层，其可以包括聚合物层、氧化层63和硬掩膜层5，其中，聚合物层可形成于基底1的表面，氧化层63可位于硬掩膜层5和聚合物层之间。可通过化学气相沉积工艺在基底1的表面形成聚合物层，通过真空蒸镀工艺在聚合物层的表面形成氧化层63，通过原子层沉积工艺在氧化层63的表面形成硬掩膜层5。
步骤S320，在所述掩膜层5的表面形成光刻胶层。
可通过旋涂或其它方式在掩膜层5背离基底1的表面形成光刻胶层，光刻胶层的材料可以是正性光刻胶或负性光刻胶，在此不做特殊限定。
步骤S330，对所述光刻胶层进行曝光并显影，以形成多个间隔分布的显影区。
可采用掩膜版对光刻胶层进行曝光，该掩膜版的图案可与第二沟槽102所需的图案匹配。随后，可对曝光后的光刻胶层进行显影，从而形成多个间隔分布的显影区，每个显影区可分别露出掩膜层5的表面，显影区的图案可与第二沟槽102所需的图案相同，显影区的尺寸可与第二沟槽102所需的尺寸相同。
步骤S340，在所述显影区对所述掩膜层5进行蚀刻，以形成多个沿第二方向B间隔分布的掩膜图案，所述掩膜图案在所述衬底11上的正投影横穿多个所述第一沟槽101。
可通过非等向蚀刻工艺在各显影区对掩膜层5进行蚀刻，蚀刻区域可露出基底1，从而在掩膜层5上形成多个掩膜图案，掩膜图案可呈条形，并可与第一沟槽101的延伸方向相交，且各掩膜图案在基底1上的正投影可分别横穿多个第一沟槽101。举例而言，掩膜图案可为沿第一方向A延伸的条形图案，多个掩膜图案可沿第二方向B间隔分布。
需要说明的是，当掩膜层5为单层结构时，可采用一次蚀刻工艺形成掩膜图案，当掩膜层5为多层结构时，可对各膜层进行分层蚀刻，即：一次蚀刻工艺可蚀刻一层，可采用多次蚀刻工艺将掩膜层5刻透，以形成掩膜图案，在一实施方式中，掩膜图案的形状和尺寸可与各第二沟槽102所需的图案和尺寸相同。
需要说明的是，在完成上述蚀刻工艺后，可通过清洗液清洗或通过灰化等工艺去除光刻胶层，使经过蚀刻后的掩膜层5不再被光刻胶层覆盖。
步骤S350，以具有所述掩膜图案的掩膜层5为掩膜对所述基底1进行非等向蚀刻，以形成多个沿所述第一方向A延伸且沿第二方向B间隔分布的第二沟槽102。
继续参阅图7所示，可采用具有掩膜图案的掩膜层5为掩膜，进而对基底1进行非等向蚀刻，以便形成多个沿第一方向A延伸且沿第二方向B间隔分布的第二沟槽102，在本公开的一些实施方式中，第二沟槽102与第一沟槽101垂直，继续参阅图8所示，可通过第一沟槽101和第二沟槽102将衬底11分隔成多个呈阵列分布的支撑柱110，各支撑柱110可以行和列的形式排布。形成各第二沟槽102后无需去除掩膜层5，以备后续蚀刻形成第三沟槽103的过程中使用，可避免单独形成用于容纳位线结构2的沟槽的掩膜层5，可简化工艺，降低制造成本。
如图1所示，在步骤S130中，去除位于所述第二沟槽下方的所述衬底的部分材料，以在所述第二沟槽的下方形成第三沟槽，所述第三沟槽贯通各所述第二沟槽。
如图9及图10所示，可通过第二沟槽102形成第三沟槽103，在此过程中，可通过各第二沟槽102限定第三沟槽103的具体形成位置，提高第三沟槽103的对位精度。第三沟槽103可位于第二沟槽102的底部，并与第二沟槽102的底部连通。在本公开的一些实施方式中，第三沟槽103可将多个第二沟槽102的底部贯通。第三沟槽103的数量可为多个，各第三沟槽103均可沿第二方向B延伸，且多个第三沟槽103可沿第一方向A间隔分布。
在本公开的一种示例性实施方式中，去除位于第二沟槽102下方的衬底11的部分材料，以在第二沟槽102的下方形成第三沟槽103，第三沟槽103贯通各第二沟槽102(即步骤S130)可包括步骤S410及步骤S420，其中：
步骤S410，形成随形贴附于所述第二沟槽102的侧壁的第一隔离层61，并露出位于所述第二沟槽102的底部的所述衬底11。
如图11所示，可采用真空蒸镀、磁控溅射、化学气相沉积、物理气相沉积或原子层沉积等方式在第二沟槽102的侧壁形成随形贴附于第二沟槽102的侧壁的第一隔离层61，可用于保护第二沟槽102的侧壁的表面，防止在后续工艺中第二沟槽102的侧壁暴露在外界的表面被破坏，第一隔离层61的材料可以是绝缘材料，例如，其可以是氮化硅或氧化硅等，在此不对第一隔离层61的材料做特殊限定。
步骤S420，对位于所述第二沟槽102的底部的所述衬底11进行蚀刻，以形成第三沟槽103，所述第三沟槽103沿所述第二方向B延伸，且贯通各所述第二沟槽102的底部。
继续参见图9及图10所示，可通过第二沟槽102形成第三沟槽103，例如，可对第二沟槽102的底部进行等向蚀刻，以形成第三沟槽103。该第三沟槽103可将各第二沟槽102的底部连通，即第三沟槽103可将支撑柱110沿第二方向B间隔分布的各支撑柱110的底部掏空，进而通过第三沟槽103将沿第二方向B间隔分布的各第二沟槽102的底部连通，此时，可通过各支撑柱110之间的绝缘层对各支撑柱110进行支撑，以避免支撑柱110倒塌，进而提高产品良率。在此过程中，可通过各第二沟槽102限定第三沟槽103的具体形成位置，进而提高第三沟槽103的对位精度。
需要说明的是，在形成第三沟槽103的过程中，可继续以形成第二沟槽102的掩膜层5作为掩膜对第二沟槽102的底部进行蚀刻，进而形成贯通各第二沟槽102的第三沟槽103，可避免单独形成用于容纳位线结构2的沟槽的掩膜层5，可简化工艺，降低制造成本。
如图1所示，在步骤S140中，在所述第三沟槽内填充导电材料，以形成位线结构。
如图12及图13所示，可通过真空蒸镀、磁控溅射、化学气相沉积、物理气相沉积、原子层沉积或热蒸发等方式在各第三沟槽103内分别填充导电材料，当然，也可采用其他方式在第三沟槽103内分别填充导电材料，进而在第三沟槽103内形成位线结构2。
在本公开的一些实施方式中，在填充导电材料的过程中，为了工艺方便，可在掩膜层5的表面同时沉积导电材料，当导电材料填满第三沟槽103内后停止沉积；可通过蚀刻工艺去除位于第三沟槽103之外的导电材料，只保留位于第三沟槽103内的导电材料，以便于只在第三沟槽103内形成位线结构2。
在本公开的一些实施方式中，可在各第三沟槽103一一对应的形成位线结构2。即：位线结构2可为多个，且位线结构2的数量与第三沟槽103的数量相等。各位线结构2均可沿第二方向B延伸，且多个位线结构2可沿第一方向A间隔分布。
在本公开的一种示例性实施方式中，在第三沟槽103内填充导电材料，以形成位线结构2(即步骤S140)可包括步骤S510及步骤S520，其中：
步骤S510，形成随形贴附于所述第三沟槽103的内壁的第一导电层21。
第一导电层21可形成于第三沟槽103的内壁，其厚度可以是1nm～9nm，举例而言，其可以是1nm、2nm、4nm、6nm、8nm或9nm，当然，也可以是其他厚度，在此不再一一列举。为了工艺方便，第一导电层21还可同时形成于掩膜层5的表面，即在第一导电层21的形成过程中，可在掩膜层5的表面同时沉积用于形成第一导电层21的材料，随后可去除位于第三沟槽103之外的用于形成第一导电层21的材料，只保留位于第三沟槽103的侧壁上的用于形成第一导电层21的材料，以保证只在第三沟槽103的侧壁上形成第一导电层21。
在本公开的一种示例性实施方式中，第一导电层21的材料可为金属性较强的材料，可通过金属性较强的材料降低最终形成的位线结构2的接触电阻。例如，其材料可为钴化硅。
在本公开的一种示例性实施方式中，形成随形贴附于第三沟槽103的内壁的第一导电层21(即步骤S510)可包括步骤S5101及步骤S5102，其中：
步骤S5101，形成随形贴附于所述第三沟槽103的内壁的第一导电材料层。
可采用真空蒸镀、磁控溅射、化学气相沉积、物理气相沉积、原子层沉积或热蒸发等方式在第三沟槽103的内壁形成第一导电材料层。在此过程中，为了工艺方便，第一导电材料层可同时形成于掩膜层5的表面，即在第一导电材料层的形成过程中，可在掩膜层5的表面同时沉积用于形成第一导电材料层的材料，随后可去除位于第三沟槽103之外的用于形成第一导电材料层的材料，只保留位于第三沟槽103的侧壁上的用于形成第一导电材料层的材料，以保证只在第三沟槽103的侧壁上形成第一导电材料层。
在本公开的一些实施方式中，第一导电材料层的材料可为金属性较强的材料，例如，其材料可为钴，钴可随形贴附于第三沟槽103的侧壁及底部。
步骤S5102，对所述第一导电材料层进行热退火，以形成第一导电层21。
可对第一导电材料层进行热退火，进而形成随形贴附于第三沟槽103的侧壁的第一导电层21。举例而言，可对钴的表面进行热退火处理，以在第三沟槽103的表面形成钴化硅。
步骤S520，在具有所述第一导电层21的所述第三沟槽103内填充第二导电材料，以形成第二导电层22，所述第一导电层21和所述第二导电层22共同构成位线结构2。
可通过电镀、真空蒸镀、磁控溅射、化学气相沉积、物理气相沉积、原子层沉积或热蒸发等方式在形成有第一导电层21的各第三沟槽103内分别填充第二导电材料，当然，也可采用其他方式在形成有第一导电层21的各第三沟槽103内分别填充第二导电材料，进而在各第三沟槽103内分别形成第二导电层22，在一些实施方式中，第二导电层22可填满第三沟槽103，第三沟槽103内的第一导电层21和第二导电层22共同构成位线结构2。在本公开实施方式中，完成步骤S520后的结构如图12及图13所示。
第二导电层22的材料可与第一导电层21的材料不同，举例而言，第二导电层22的材料可为钨。
如图1所示，在步骤S150中，在所述第二沟槽内形成字线结构，所述字线结构与所述位线结构绝缘设置。
如图14-图17所示，可在各第二沟槽102内分别填充导电材料，进而在各第二沟槽102内分别形成字线结构3。字线结构3可与位线结构2绝缘设置，进而避免字线结构3与位线结构2之间发生短路或耦合，可提高产品良率。
在本公开的一些实施方式中，可在各第二沟槽102一一对应的形成字线结构3。即：字线结构3可为多个，且字线结构3的数量与第二沟槽102的数量相等。各字线结构3均可沿第一方向A延伸，且多个字线结构3可沿第二方向B间隔分布。
下面通过两种实施方式对字线结构3的形成过程进行详细说明：
在本公开的第一种示例性实施方式中，在第二沟槽102内形成字线结构3，字线结构3与位线结构2绝缘设置(即步骤S150)可包括步骤S610-步骤S630，其中：
步骤S610，在具有所述第一隔离层61的所述第二沟槽102内填充隔离材料，以形成第二隔离层62。
如图18所示，隔离材料可填充具有第一隔离层61的第二沟槽102，进而在第二沟槽102内形成第二隔离层62。在本公开的一些实施方式中，隔离材料可覆盖于位线结构2的表面，隔离材料可填满第二沟槽102，也可未填满第二沟槽102，只要其完全覆盖位线结构2露出的表面即可。
隔离材料可为绝缘材料，例如，其材料可为氧化硅或氮化硅。需要说明的是，第二隔离层62的材料与第一隔离层61的材料不同，可通过第一隔离层61和第二隔离层62共同对位线结构2的表面进行绝缘保护。在此过程中，还可通过第一隔离层61和第二隔离层62的配合平衡结构应力。
步骤S620，对所述第一隔离层61和所述第二隔离层62进行选择性蚀刻，以使所述第一隔离层61和所述第二隔离层62的表面均低于所述衬底11的表面，所述选择性蚀刻后剩余的所述第一隔离层61和剩余的所述第二隔离层62共同构成第一绝缘层6。
继续参见图18所示，在制程过程中，为了精准的控制第二隔离层62的厚度，以便达到更好的绝缘效果，在填充隔离材料的过程中，可使隔离材料填满各第二沟槽102(即第二隔离层62可填满第二沟槽102)。随后，可对第一隔离层61和第二隔离层62进行选择性蚀刻，以使第一隔离层61和第二隔离层62的表面均低于衬底11的表面。
如图19及图20所示，蚀刻后剩余的第一隔离层61远离位线结构2的端部可与蚀刻后剩余的第二隔离层62远离位线结构2的端部齐平，以便于为后续形成字线结构3提供平整的基准。在本公开的第一种实施方式中，经过选择性蚀刻后剩余的第一隔离层61和剩余的第二隔离层62可共同构成第一绝缘层6，第一绝缘层6远离位线结构2的一侧可露出各支撑柱110的侧壁。即可通过第一绝缘层6对位线结构2的表面进行绝缘保护，进而减小位线结构2与周围其他结构之间发生耦合或短路的可能性，例如，可通过第一绝缘层6的设置减小位线结构2与后续形成的字线结构3之间发生耦合或短路的可能性，可提高产品良率。
步骤S630，在所述第一绝缘层6背离所述位线结构2的一侧形成字线结构3。
如图14及图15所示，可在第一绝缘层6的表面形成字线结构3，可通过第一绝缘层6对字线结构3和位线结构2进行绝缘隔离，以避免字线结构3与位线结构2之间发生耦合或短路，提高产品良率。
字线结构3的数量可为多个，各字线结构3均可沿第一方向A延伸，且多个字线结构3可沿第二方向B间隔分布。举例而言，字线结构3可与位线结构2垂直分布。
在本公开的一种示例性实施方式中，本公开的半导体结构的形成方法还可包括：
步骤S160，对所述支撑柱110位于所述第一绝缘层6背离所述位线结构2的一侧的侧壁进行横向蚀刻，以减小所述支撑柱110的中心到边缘的距离。
可对各支撑柱110露出的侧壁进行横向蚀刻，以使各支撑柱110位于第一绝缘层6背离位线结构2的一侧的侧壁变细，有助于减小后续在各支撑柱110之间形成的字线结构3的接触电阻。
在本公开的一些实施方式中，支撑柱110的横截面可为方形、圆形、椭圆形或不规则图形，当然，也可以是其他形状，在此不对支撑柱110的横截面形状做特殊限定。当支撑柱110的横截面为方形时，可通过蚀刻或其他方式减小方形支撑柱110的各边长，进而使得支撑柱110变细；当支撑柱110的横截面为圆形时，可通过蚀刻或其他方式减小圆形支撑柱110的半径，进而使得支撑柱110变细。
举例而言，可对各支撑柱110位于第一绝缘层6背离位线结构2的一侧的侧壁进行热氧化，进而在支撑柱110的表面形成氧化层63，随后可采用选择性蚀刻工艺去除氧化层63，进而使得支撑柱110的表面变细。在一实施方式中，支撑柱110的材料可为硅，其可为硅柱，可对硅柱的侧壁进行热氧化，进而形成氧化硅，随后可采用湿法蚀刻工艺去除氧化硅。
在本公开的一种示例性实施方式中，在第一绝缘层6背离位线结构2的一侧形成字线结构3(即步骤S630)可包括步骤S6301-步骤S6303，其中：
步骤S6301，在各所述支撑柱110的侧壁分别形成栅间介质层4。
如图21及图22所示，可在各支撑柱110的侧壁形成随形贴附的栅间介质层4，栅间介质层4的材料可以包括氧化硅、氮化硅、氮氧化硅等，也可为前述材料的组合，其厚度可以是1nm～9nm，举例而言，其可以是1nm、2nm、4nm、6nm、8nm或9nm，当然，也可以是其他厚度，在此不再一一列举。
举例而言，可通过化学气相沉积、物理气相沉积、原子层沉积、热蒸发或热氧化等方式在各支撑柱110的侧壁形成随形贴附的栅间介质层4，当然，也可通过其他方式形成栅间介质层4，在此不做特殊限定。为了工艺方便，在形成栅间介质层4的过程中，可使栅间介质层4完全覆盖各支撑柱110的顶表面，随后可去除位于各支撑柱110的顶表面的栅间介质层4，只保留位于各支撑柱110的侧壁的栅间介质层4。
在本公开的一些实施方式中，可采用热氧化工艺对栅间介质层4的表面进行处理，以提高栅间介质层4的膜层的致密性，进而减小漏电流，提高栅控能力，还可增强栅间介质层4对衬底11中杂质的阻隔效果，避免衬底11中的杂质扩散至字线结构3内，可提高结构稳定性。
步骤S6302，在具有所述栅间介质层4的各所述支撑柱110与所述第一绝缘层6共同构成的结构的表面沉积导电材料，以形成字线材料层310，所述字线材料层310填充各所述支撑柱110之间的间隙。
如图23及图24所示，字线材料层310可形成于第一绝缘层6的表面，并可填充各支撑柱110之间的间隙，且字线材料层310可与各支撑柱110表面的栅间介质层4接触。导电材料可以是钨或氮化钛等，当然，也可以是其他导电性能较强的材料，在此不再一一列举。字线材料层的厚度可为5nm～10nm，例如，其厚度可为5nm、6nm、7nm、8nm、9nm或10nm，当然，字线材料层也可以是其他厚度，在此不再一一列举。
举例而言，可通过化学气相沉积、物理气相沉积、原子层沉积、真空蒸镀、磁控溅射或热蒸发等工艺在具有栅间介质层4的各支撑柱110与第一绝缘层6共同构成的结构的表面形成字线材料层310，当然，也可通过其他方式形成字线材料层310，在此不对字线材料层310的形成方式做特殊限定。
在本公开的一些实施方式中，字线材料层310背离位线结构2的表面可低于各支撑柱110的顶部，可为后续在字线结构3的表面形成钝化层7留出空间。
步骤S6303，以所述第一绝缘层6为蚀刻停止层蚀刻所述字线材料层310，以形成多个沿所述第一方向A延伸并沿所述第二方向B间隔分布的字线结构3，所述字线结构3在所述衬底11上的正投影将多个所述支撑柱110包覆在内。
可以具有掩膜图案的掩膜层5为掩膜对字线材料层310进行非等向蚀刻，进而形成多个沿第一方向A延伸并沿第二方向B间隔分布的字线结构3。在此过程中，由于在上述过程中减小了支撑柱110的中心到边缘的距离，而未去除其顶部的掩膜层5，进而使得掩膜层5在衬底11上的正投影将各支撑柱110包覆在内。在蚀刻字线材料层310的过程中，可以第一绝缘层6为蚀刻停止层，并继续以具有掩膜图案的掩膜层5为掩膜对字线材料层310进行非等向蚀刻，形成多个字线结构3，各字线结构3在衬底11上的正投影可将多个支撑柱110包覆在内。
在本公开的一种示例性实施方式中，本公开的半导体结构的形成方法还可包括：
步骤S170，在所述字线结构3的表面形成钝化层7。
继续参见图14和图15所示，钝化层7可以是形成于字线结构3表面的薄膜，也可以是形成于字线结构3表面的涂层，在此不对钝化层7的形式做特殊限定。钝化层7可铺满字线结构3的表面。可通过钝化层7对字线结构3的表面进行保护，以避免字线结构3表面损伤；钝化层7的材料可为绝缘材料，例如，其材料可为氧化硅。钝化层7可作为绝缘层，将字线结构3与其他结构隔绝开，避免字线结构3与其他结构之间发生耦合或短路，可提高产品良率。
可通过化学气相沉积、物理气相沉积、原子层沉积、热蒸发、真空蒸镀或磁控溅射等方式在字线结构3的表面形成钝化层7，当然，也可通过其他方式形成钝化层7，在此不对钝化层7的形成方式做特殊限定。
在本公开的一种示例性实施方式中，如图25及图26所示，在蚀刻字线材料层310之前，可在字线材料层310的表面形成钝化材料层710，钝化材料层710可填满各支撑柱110之间的间隙，钝化材料层710的上表面可与各支撑柱110的顶部齐平。例如，可通过化学气相沉积、物理气相沉积、原子层沉积、热蒸发、真空蒸镀或磁控溅射等方式在字线材料层310的表面形成钝化材料层710，当然，也可通过其他方式形成钝化材料层710，在此不对钝化材料层710的形成方式做特殊限定。
在蚀刻字线材料层310的过程中，可同时蚀刻钝化材料层710，进而可通过同一次蚀刻工艺同时形成各字线结构3及各字线结构3表面的钝化层7。需要说明的是，如图27所示，在形成钝化层7后可去除掩膜层5，进而将形成的钝化层7的表面及各支撑柱110的顶部露出。
在本公开的一种示例性实施方式中，本公开的半导体结构的形成方法还可包括：
步骤S180，在所述支撑柱110、所述字线结构3、所述钝化层7及所述第一绝缘层6共同构成的结构内填充第一绝缘材料，以形成第二绝缘层8，所述第二绝缘层8与各所述支撑柱110的表面齐平。
如图28所示，在形成字线结构3及钝化层7后，可在支撑柱110、字线结构3、钝化层7及第一绝缘层6共同构成的结构内填充第一绝缘材料，进而形成第二绝缘层8，第二绝缘层8可填满支撑柱110、字线结构3、钝化层7及第一绝缘层6共同构成的结构内的所有空隙，且第二绝缘层8的上表面可与支撑柱110的上表面齐平，以便为后续制程过程提供平整的基准。
第二绝缘层8可由绝缘材料构成，其材料可与钝化层7的材料相同，也可与钝化层7的材料不同，在此不做特殊限定。在本公开的第一种实施方式中，第二绝缘层8的材料与钝化层7的材料相同，例如，第二绝缘层8的材料与钝化层7的材料均为氧化硅。
在本公开的第二种实施方式中，在第二沟槽102内形成字线结构3，字线结构3与位线结构2绝缘设置(即步骤S150)可包括步骤S710-步骤S770，其中：
步骤S710，去除所述第一隔离层61，以露出所述第二沟槽102的侧壁。
可通过干法蚀刻工艺或湿法刻蚀工艺去除第一隔离层61，进而将第二沟槽102的侧壁露出来。在此过程中，可通过第一隔离层61的具体材料设置蚀刻气体或蚀刻溶液，在此不对蚀刻气体或蚀刻溶液做特殊限定。
需要说明的是，可将各第二沟槽102中的第一隔离层61全部去除，进而将位于位线结构2顶部的各第二沟槽102的侧壁全部露出。
步骤S720，形成随形贴附于所述第二沟槽102的侧壁及底部的氧化层63。
如图29所示，在去除第一隔离层61后，可采用真空蒸镀、磁控溅射、化学气相沉积、物理气相沉积或原子层沉积等方式在第二沟槽102内形成随形贴附于第二沟槽102的氧化层63，具体而言，氧化层63可随形贴附于第二沟槽102的侧壁及底部，形成于第二沟槽102底部的氧化层63可与覆盖位线结构2的表面，可通过氧化层63保护第二沟槽102的侧壁的表面，防止在后续工艺中第二沟槽102的侧壁暴露在外界的表面被破坏，同时，还可通过氧化层63对位线结构2进行绝缘保护。氧化层63的材料可以是绝缘材料，例如，其可以是氧化硅等，当然，也可以是其他材料，在此不再一一列举。
步骤S730，在具有所述氧化层63的所述第二沟槽102内填充第二绝缘材料，以形成绝缘介质层64。
如图30所示，第二绝缘材料可填充具有氧化层63的第二沟槽102，进而在第二沟槽102内形成绝缘介质层64。在本公开的一些实施方式中，绝缘介质层64可填满第二沟槽102，也可未填满第二沟槽102，在此不做特殊限定。
第二绝缘材料与氧化层63的材料不同，举例而言，其材料可为氮化硅，可通过氧化层63和绝缘介质层64共同对位线结构2的表面进行绝缘保护。在此过程中，还可通过氧化层63和绝缘介质层64的配合平衡结构应力。
在本公开的一些实施方式中，在形成绝缘介质层64后可去除掩膜层5，进而将各支撑柱110的表面露出，还可对高于支撑柱110的上表面的氧化层63及绝缘介质层64进行化学机械抛光处理，以使高于支撑柱110的上表面的氧化层63的端部及绝缘介质层64的端部均与支撑柱110的上表面齐平。
步骤S740，对所述氧化层63进行回蚀刻，以使所述氧化层63的表面低于所述绝缘介质层64的表面。
在制程过程中，为了精准的控制绝缘介质层64的厚度，以便达到更好的绝缘效果，在填充第二绝缘材料的过程中，可使第二绝缘材料填满各第二沟槽102(即绝缘介质层64可填满第二沟槽102)。随后，如图31所示，可对氧化层63进行选择性蚀刻，以使氧化层63的顶部均低于绝缘介质层64的上表面。可通过氧化层63和绝缘介质层64对位线结构2的表面进行绝缘保护，进而减小位线结构2与周围其他结构之间发生耦合或短路的可能性，可提高产品良率。
举例而言，可采用湿法蚀刻工艺对氧化层63进行回蚀刻，例如，可采用氢氟酸稀释溶液(DHF)对氧化层63进行化学清洗，以使氧化层63的顶部低于绝缘介质层64的上表面。举例而言，可采用浓度为49％的HF与去离子水的混合溶液对氧化层63进行清洗，其中，HF与去离子水的配制比例可以为1:500～1:2000，举例而言，其可以是1:500、1:1000、1:1500或1:2000，当然，还可以是其他比例，在此不再一一列举。
步骤S750，在所述第二沟槽102内填充所述第二绝缘材料9，所述第二绝缘材料9填满所述第二沟槽102。
如图32所示，可采用第二绝缘材料9填充第二沟槽102中剩余的间隙，在此过程中，第二绝缘材料9可填满第二沟槽102(即可通过第二绝缘材料9对第二沟槽102进行封口)，并可包覆位于第二沟槽102内的各支撑柱110的外周一圈，以便将支撑柱110与后续形成的其他结构绝缘隔离。
步骤S760，在垂直于所述衬底11的方向上，去除部分位于所述第二沟槽102的侧壁的所述氧化层63，保留位于所述第二沟槽102底部的所述氧化层63，以形成字线沟槽1021。
如图33所示，可采用湿法蚀刻工艺去除部分位于第二沟槽102的侧壁的氧化层63，进而形成用于容纳字线结构3的字线沟槽1021。例如，可采用氢氟酸稀释溶液(DHF)对位于第二沟槽102的侧壁的氧化层63进行化学清洗，。举例而言，可采用浓度为49％的HF与去离子水的混合溶液对氧化层63进行清洗，其中，HF与去离子水的配制比例可以为1:500～1:2000，举例而言，其可以是1:500、1:1000、1:1500或1:2000，当然，还可以是其他比例，在此不再一一列举。在湿法蚀刻过程中，可保留位于第二沟槽102底部的氧化层63，举例而言，可保留覆盖于位线结构2表面的氧化层63，可通过剩余的氧化层63对位线结构2及后续在字线沟槽1021中形成的字线结构3进行绝缘隔离，避免字线结构3与位线结构2之间发生短路或耦合。
在本公开的一种示例性实施方式中，可对支撑柱110暴露于字线沟槽1021内的部分的侧壁进行横向蚀刻，以减小支撑柱110的中心到边缘的距离。举例而言，可对各支撑柱110露出的侧壁进行横向蚀刻，以使各支撑柱110暴露于字线沟槽1021内的部分的侧壁变细，有助于减小后续在各支撑柱110之间形成的字线结构3的接触电阻。
在本公开的一些实施方式中，支撑柱110的横截面可为方形、圆形、椭圆形或不规则图形，当然，也可以是其他形状，在此不对支撑柱110的横截面形状做特殊限定。当支撑柱110的横截面为方形时，可通过蚀刻或其他方式减小方形支撑柱110的各边长，进而使得支撑柱110变细；当支撑柱110的横截面为圆形时，可通过蚀刻或其他方式减小圆形支撑柱110的半径，进而使得支撑柱110变细。
举例而言，可对各支撑柱110暴露于字线沟槽1021内的部分的侧壁进行热氧化，进而在支撑柱110的表面形成氧化层63，随后可采用选择性蚀刻工艺去除氧化层63，进而使得支撑柱110的表面变细。在一实施方式中，支撑柱110的材料可为硅，其可为硅柱，可对硅柱的侧壁进行热氧化，进而形成氧化硅，随后可采用湿法蚀刻工艺去除氧化硅。
步骤S770，在所述字线沟槽1021内形成字线结构3。
可在字线沟槽1021内形成字线结构3，可通过氧化层63对字线结构3和位线结构2进行绝缘隔离，以避免字线结构3与位线结构2之间发生耦合或短路，提高产品良率。字线结构3的数量可为多个，各字线结构3均可沿第一方向A延伸，且多个字线结构3可沿第二方向B间隔分布。举例而言，字线结构3可与位线结构2垂直分布。
在本公开的一种示例性实施方式中，在字线沟槽1021内形成字线结构3(即步骤S770)可包括步骤S7701-步骤S7702，其中：
步骤S7701，在各所述支撑柱110暴露于所述字线沟槽1021内的部分的侧壁上分别形成栅间介质层4。
可在各支撑柱110的侧壁形成随形贴附的栅间介质层4，栅间介质层4的材料可以包括氧化硅、氮化硅、氮氧化硅或其他高k电介质材料等，也可为前述材料的组合，其厚度可以是1nm～9nm，举例而言，其可以是1nm、2nm、4nm、6nm、8nm或9nm，当然，也可以是其他厚度，在此不再一一列举。举例而言，可通过化学气相沉积、物理气相沉积、原子层沉积、热蒸发或热氧化等方式在各支撑柱110的侧壁形成随形贴附的栅间介质层4，当然，也可通过其他方式形成栅间介质层4，在此不做特殊限定。
在本公开的一些实施方式中，可采用热氧化工艺对栅间介质层4的表面进行处理，以提高栅间介质层4的膜层的致密性，进而减小漏电流，提高栅控能力，还可增强栅间介质层4对衬底11中杂质的阻隔效果，避免衬底11中的杂质扩散至字线结构3内，可提高结构稳定性。
步骤S7702，在具有所述栅间介质层4的各所述字线沟槽1021内沉积导电材料，以形成多个沿所述第一方向A延伸并沿所述第二方向B间隔分布的字线结构3，所述字线结构3在所述衬底11上的正投影将多个所述支撑柱110包覆在内。
导电材料可填充字线沟槽1021，并可填满各字线沟槽1021，且导电材料可与各支撑柱110表面的栅间介质层4接触。导电材料可以是钨或氮化钛等，当然，也可以是其他导电性能较强的材料，在此不再一一列举。
举例而言，可通过化学气相沉积、物理气相沉积、原子层沉积、真空蒸镀、磁控溅射或热蒸发等工艺在具有栅间介质层4的各支撑柱110与第二沟槽102共同构成的结构的表面沉积导电材料，进而形成字线结构3。当然，也可通过其他方式形成字线结构3，在此不对字线结构3的形成方式做特殊限定。
在本公开的一些实施方式中，字线结构3背离位线结构2的表面可低于各支撑柱110的顶部，可为后续在字线结构3的表面形成钝化层7留出空间。
在本公开的一种示例性实施方式中，还可在字线结构3的表面形成钝化层7。
如图34所示，钝化层7可以是形成于字线结构3表面的薄膜，也可以是形成于字线结构3表面的涂层，在此不对钝化层7的形式做特殊限定。钝化层7可填满支撑柱110与字线结构3共同构成的结构内的所有空隙，且钝化层7的上表面可与支撑柱110的上表面齐平，以便为后续制程过程提供平整的基准。可通过钝化层7对字线结构3的表面进行保护，以避免字线结构3表面损伤；钝化层7的材料可为绝缘材料，例如，其材料可为氧化硅。钝化层7可作为绝缘层，将字线结构3与其他结构隔绝开，避免字线结构33与其他结构之间发生耦合或短路，可提高产品良率。
可通过化学气相沉积、物理气相沉积、原子层沉积、热蒸发、真空蒸镀或磁控溅射等方式在字线结构33的表面形成钝化层7，当然，也可通过其他方式形成钝化层7，在此不对钝化层7的形成方式做特殊限定。
需要说明的是，尽管在附图中以特定顺序描述了本公开中半导体结构的形成方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
本公开实施例还提供一种半导体结构，本公开的半导体结构可由上述任一实施方式中的半导体结构的形成方法形成，其具体细节及有益效果可参考上述半导体结构的形成方法的实施例，此处不再赘述。
本公开实施例还提供一种存储器，该存储器可包括由上述任一实施例中的半导体结构，其具体细节、形成工艺以及有益效果已经在对应的半导体结构及半导体结构的形成方法中进行了详细说明，此处不再赘述。
举例而言，该存储器可以是动态随机存取存储器(Dynamic Random AccessMemory，DRAM)、静态随机存取存储器(static random access memory，SRAM)等。当然，还可以是其它存储装置，在此不再一一列举。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。
Claims (18)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括衬底和绝缘材料层，所述衬底包括多个沿第一方向间隔分布的第一沟槽，所述绝缘材料层填充各所述第一沟槽；
对所述基底进行蚀刻，以形成多个沿第二方向间隔分布的第二沟槽，所述第二方向与所述第一方向相交；
去除位于所述第二沟槽下方的所述衬底的部分材料，以在所述第二沟槽的下方形成第三沟槽，所述第三沟槽贯通各所述第二沟槽；
在所述第三沟槽内填充导电材料，以形成位线结构；
在所述第二沟槽内形成字线结构，所述字线结构与所述位线结构绝缘设置。
2.根据权利要求1所述的形成方法，其特征在于，所述提供基底，所述基底包括衬底和绝缘材料层，所述衬底包括多个沿第一方向间隔分布的第一沟槽，所述绝缘材料层填充各所述第一沟槽，包括：
提供衬底；
对所述衬底进行蚀刻，以形成多个间隔分布的第一沟槽，所述第一沟槽沿所述第二方向延伸，多个所述第一沟槽沿所述第一方向间隔分布；
在各所述第一沟槽内分别填充绝缘材料，以形成绝缘材料层。
3.根据权利要求1所述的形成方法，其特征在于，所述对所述基底进行蚀刻，以形成多个沿第二方向间隔分布的第二沟槽，包括：
在所述基底的表面形成掩膜层；
在所述掩膜层的表面形成光刻胶层；
对所述光刻胶层进行曝光并显影，以形成多个间隔分布的显影区；
在所述显影区对所述掩膜层进行蚀刻，以形成多个沿第二方向间隔分布的掩膜图案，所述掩膜图案在所述衬底上的正投影横穿多个所述第一沟槽；
以具有所述掩膜图案的掩膜层为掩膜对所述基底进行非等向蚀刻，以形成多个沿所述第一方向延伸且沿第二方向间隔分布的第二沟槽。
4.根据权利要求1所述的形成方法，其特征在于，所述去除位于所述第二沟槽下方的所述衬底的部分材料，以在所述第二沟槽的下方形成第三沟槽，所述第三沟槽贯通各所述第二沟槽，包括：
形成随形贴附于所述第二沟槽的侧壁的第一隔离层，并露出位于所述第二沟槽的底部的所述衬底；
对位于所述第二沟槽的底部的所述衬底进行蚀刻，以形成第三沟槽，所述第三沟槽沿所述第二方向延伸，且贯通各所述第二沟槽的底部。
5.根据权利要求1所述的形成方法，其特征在于，所述在所述第三沟槽内填充导电材料，以形成位线结构，包括：
形成随形贴附于所述第三沟槽的内壁的第一导电层；
在具有所述第一导电层的所述第三沟槽内填充第二导电材料，以形成第二导电层，所述第一导电层和所述第二导电层共同构成位线结构。
6.根据权利要求5所述的形成方法，其特征在于，所述形成随形贴附于所述第三沟槽的内壁的第一导电层，包括：
形成随形贴附于所述第三沟槽的内壁的第一导电材料层；
对所述第一导电材料层进行热退火，以形成第一导电层。
7.根据权利要求5所述的形成方法，其特征在于，所述第一导电层的材料为钴化硅，所述第二导电层的材料为钨。
8.根据权利要求4所述的形成方法，其特征在于，所述在所述第二沟槽内形成字线结构，所述字线结构与所述位线结构绝缘设置，包括：
在具有所述第一隔离层的所述第二沟槽内填充隔离材料，以形成第二隔离层；
对所述第一隔离层和所述第二隔离层进行选择性蚀刻，以使所述第一隔离层和所述第二隔离层的表面均低于所述衬底的表面，所述选择性蚀刻后剩余的所述第一隔离层和剩余的所述第二隔离层共同构成第一绝缘层；
在所述第一绝缘层背离所述位线结构的一侧形成字线结构。
9.根据权利要求8所述的形成方法，其特征在于，所述第一沟槽和所述第二沟槽将所述衬底分隔成多组沿所述第一方向间隔分布的支撑柱，多组所述支撑柱沿所述第二方向间隔分布，在所述第二沟槽内形成所述字线结构之前，所述形成方法还包括：
对所述支撑柱位于所述第一绝缘层背离所述位线结构的一侧的侧壁进行横向蚀刻，以减小所述支撑柱的中心到边缘的距离。
10.根据权利要求9所述的形成方法，其特征在于，所述在所述第一绝缘层背离所述位线结构的一侧形成字线结构，包括：
在各所述支撑柱的侧壁分别形成栅间介质层；
在具有所述栅间介质层的各所述支撑柱与所述第一绝缘层共同构成的结构的表面沉积导电材料，以形成字线材料层，所述字线材料层填充各所述支撑柱之间的间隙；
以所述第一绝缘层为蚀刻停止层蚀刻所述字线材料层，以形成多个沿所述第一方向延伸并沿所述第二方向间隔分布的字线结构，所述字线结构在所述衬底上的正投影将多个所述支撑柱包覆在内。
11.根据权利要求10所述的形成方法，其特征在于，所述形成方法还包括：
在所述字线结构的表面形成钝化层。
12.根据权利要求11所述的形成方法，其特征在于，所述形成方法还包括：
在所述支撑柱、所述字线结构、所述钝化层及所述第一绝缘层共同构成的结构内填充第一绝缘材料，以形成第二绝缘层，所述第二绝缘层与各所述支撑柱的表面齐平。
13.根据权利要求4所述的形成方法，其特征在于，所述在所述第二沟槽内形成字线结构，所述字线结构与所述位线结构绝缘设置，包括：
去除所述第一隔离层，以露出所述第二沟槽的侧壁；
形成随形贴附于所述第二沟槽的侧壁及底部的氧化层；
在具有所述氧化层的所述第二沟槽内填充第二绝缘材料，以形成绝缘介质层；
对所述氧化层进行回蚀刻，以使所述氧化层的表面低于所述绝缘介质层的表面；
在所述第二沟槽内填充所述第二绝缘材料，所述第二绝缘材料填满所述第二沟槽；
在垂直于所述衬底的方向上，去除部分位于所述第二沟槽的侧壁的所述氧化层，保留位于所述第二沟槽底部的所述氧化层，以形成字线沟槽；
在所述字线沟槽内形成字线结构。
14.根据权利要求13所述的形成方法，其特征在于，所述第一沟槽和所述第二沟槽将所述衬底分隔成多组沿所述第一方向间隔分布的支撑柱，多组所述支撑柱沿所述第二方向间隔分布，在所述字线沟槽内形成所述字线结构之前，所述形成方法还包括：
对所述支撑柱暴露于所述字线沟槽内的部分的侧壁进行横向蚀刻，以减小所述支撑柱的中心到边缘的距离。
15.根据权利要求14所述的形成方法，其特征在于，所述在所述字线沟槽内形成字线结构，包括：
在各所述支撑柱暴露于所述字线沟槽内的部分的侧壁上分别形成栅间介质层；
在具有所述栅间介质层的各所述字线沟槽内沉积导电材料，以形成多个沿所述第一方向延伸并沿所述第二方向间隔分布的字线结构，所述字线结构在所述衬底上的正投影将多个所述支撑柱包覆在内。
16.根据权利要求15所述的形成方法，其特征在于，所述形成方法还包括：
在所述字线结构的表面形成钝化层。
17.一种半导体结构，其特征在于，所述半导体结构由权利要求1-16任一项所述的半导体结构的形成方法形成。
18.一种存储器，包括权利要求17所述的半导体结构。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210709072.8A CN117355130A (zh) | 2022-06-21 | 2022-06-21 | 半导体结构及其形成方法、存储器 |
| PCT/CN2022/103375 WO2023245722A1 (zh) | 2022-06-21 | 2022-07-01 | 半导体结构及其形成方法、存储器 |
| US17/899,627 US20230413535A1 (en) | 2022-06-21 | 2022-08-31 | Semiconductor structure and formation method thereof, and memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210709072.8A CN117355130A (zh) | 2022-06-21 | 2022-06-21 | 半导体结构及其形成方法、存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117355130A true CN117355130A (zh) | 2024-01-05 |
Family
ID=89358038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210709072.8A Pending CN117355130A (zh) | 2022-06-21 | 2022-06-21 | 半导体结构及其形成方法、存储器 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117355130A (zh) |
| WO (1) | WO2023245722A1 (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011243960A (ja) * | 2010-04-21 | 2011-12-01 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| KR101645257B1 (ko) * | 2010-05-20 | 2016-08-16 | 삼성전자주식회사 | 수직 채널 트랜지스터를 구비한 반도체 소자 |
| KR101965862B1 (ko) * | 2012-08-28 | 2019-04-08 | 에스케이하이닉스 주식회사 | 매립비트라인을 구비한 반도체장치 및 그 제조 방법 |
| KR101986145B1 (ko) * | 2012-08-28 | 2019-06-05 | 에스케이하이닉스 주식회사 | 매립비트라인을 구비한 반도체장치 및 그 제조 방법 |
-
2022
- 2022-06-21 CN CN202210709072.8A patent/CN117355130A/zh active Pending
- 2022-07-01 WO PCT/CN2022/103375 patent/WO2023245722A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023245722A1 (zh) | 2023-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9082784B2 (en) | Method of fabricating a semiconductor device having stacked storage nodes of capacitors in cell region separated from peripheral region | |
| US7271056B2 (en) | Method of fabricating a trench capacitor DRAM device | |
| CN110634869A (zh) | 存储器阵列及其制造方法 | |
| KR100533959B1 (ko) | 반도체 장치 제조 방법 | |
| CN110707083B (zh) | 半导体存储装置及其形成方法 | |
| CN110061001B (zh) | 半导体元件及其制作方法 | |
| CN109390285B (zh) | 接触结构及其制作方法 | |
| US7494890B2 (en) | Trench capacitor and method for manufacturing the same | |
| US20170025416A1 (en) | Capacitor structures and methods of forming the same, and semiconductor devices including the same | |
| KR100219483B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
| US20200035781A1 (en) | Semiconductor device with support pattern | |
| JPH1098155A (ja) | 半導体素子のキャパシタ形成方法 | |
| KR20170082732A (ko) | 반도체 장치 및 이의 제조 방법 | |
| CN116546814B (zh) | 半导体结构及其形成方法、存储器 | |
| CN115241372A (zh) | 存储器件、半导体结构及其形成方法 | |
| US6964898B1 (en) | Method for fabricating deep trench capacitor | |
| CN117355130A (zh) | 半导体结构及其形成方法、存储器 | |
| US20230413535A1 (en) | Semiconductor structure and formation method thereof, and memory | |
| US20230029202A1 (en) | Contact structure forming method, contact structure, and semiconductor device | |
| CN117693185A (zh) | 半导体结构及其形成方法、存储器 | |
| KR100906646B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| EP4350736A1 (en) | Semiconductor structure, forming method therefor, and memory | |
| US20230056584A1 (en) | Manufacturing method of semiconductor structure | |
| CN116489993B (zh) | 半导体结构及其形成方法 | |
| CN114496927B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |