CN117352557B - 一种集成式sgt mosfet及其制备工艺 - Google Patents
一种集成式sgt mosfet及其制备工艺 Download PDFInfo
- Publication number
- CN117352557B CN117352557B CN202311662958.2A CN202311662958A CN117352557B CN 117352557 B CN117352557 B CN 117352557B CN 202311662958 A CN202311662958 A CN 202311662958A CN 117352557 B CN117352557 B CN 117352557B
- Authority
- CN
- China
- Prior art keywords
- sgt
- gate
- layer
- insulating layer
- field insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000000758 substrate Substances 0.000 claims description 38
- 239000012535 impurity Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 229910002601 GaN Inorganic materials 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910003460 diamond Inorganic materials 0.000 claims description 3
- 239000010432 diamond Substances 0.000 claims description 3
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 claims description 3
- 230000005684 electric field Effects 0.000 claims description 3
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 2
- 238000011084 recovery Methods 0.000 abstract description 12
- 230000002441 reversible effect Effects 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 6
- 238000005137 deposition process Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请公开了一种集成式SGT MOSFET及其制备工艺，涉及SGT MOSFET的技术领域。本申请将一个或多个SGT沟槽与一个或多个T沟槽设置在一个集成部件中，其中，T沟槽设置在SGT沟槽的一侧或者两个SGT沟槽之间，T沟槽的第二栅氧层的厚度小于SGT沟槽第一栅氧层的厚度，导致T沟槽的电压小于正向偏压时所述阱区处形成的PN结的开启电压。本申请的集成式SGT MOSFET反向恢复时通过开启T沟槽沟道，提前降低电荷浓度，从而有效提高二极管的反向恢复能力。
Description
技术领域
本申请涉及SGT（Shield Gate Trench，屏蔽栅极沟槽）MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管）的技术领域，具体地，本申请涉及一种集成式SGT MOSFET及其制备工艺。
背景技术
SGT MOSFET是一种新型的功率半导体器件，与传统功率半导体器件相比，具有低导通损耗及低开关损耗的优点。SGT MOSFET作为开关器件应用广泛，能够起到优秀的功率控制效果。
传统SGT MOSFET结构由屏蔽栅和控制栅两部分组成，控制栅在上，屏蔽栅在下。器件导通时，漏极电流顺着SGT沟槽的纵向侧壁，在体区表面形成反型层沟道。当源极加正偏压时，电子沿反型层沟道，从源区传输到漏区。电子从源区通过沟道后，进入槽栅底部的外延区，然后在整个元器件宽度内展开。
而现有的SGT MOSFET中，对反向恢复的特性需求不断增加，是我们需要积极解决的问题。
发明内容
为了解决现有技术中的问题，本申请实施例提供了一种集成式SGT MOSFET，其包括：
漏极；
衬底，形成在漏极的一侧；
外延层，形成在衬底的一侧，与漏极的设置方向相对；
外延层背离衬底的一侧形成阱区；
阱区背离外延层的一侧形成源极；
在外延层形成源极的一侧，设置一个或多个SGT沟槽及一个或多个T沟槽， T沟槽设置于一个SGT沟槽的一侧或两个SGT沟槽的中间；
一个或多个SGT沟槽与T沟槽从源极方向，穿透源极与阱区，到达外延层区域，形成沟槽；
SGT沟槽的沟槽表面靠近衬底方向形成第一场绝缘层，靠近源极方向形成第一栅氧层；第一场绝缘层内部形成屏蔽栅，第一栅氧层的内部形成SGT栅极，屏蔽栅与SGT栅极之间形成隔离介电层；
T沟槽的沟槽表面靠近衬底方向形成第二场绝缘层，靠近源极方向形成第二栅氧层；第二场绝缘层与第二栅氧层之间形成T字栅极；
其中，第二栅氧层的厚度小于第一栅氧层的厚度，并且，屏蔽栅与T字栅极电学短接。
可选地，第二栅氧层的厚度大于施加在T字栅极的驱动电压除以第二栅氧层发生击穿的绝缘击穿电场强度的值。
可选地，所述T字栅极远离衬底方向的宽度大于所述T字栅极靠近所述衬底方向的宽度。
可选地，第一导电型杂质为N型杂质或P型杂质，第二导电型杂质与第一导电型杂质的导电类型相反。
可选地，在漏极，源极，外延层，SGT栅极，T字栅极，屏蔽栅以及衬底包含有第一导电型杂质；
其中，衬底的包含杂质浓度比外延层的包含杂质浓度大。
可选地，阱区中包含导电类型与第一导电型杂质相反的第二导电型杂质。
可选地，外延层的成分为以下材料之一：硅、碳化硅、氧化镓、氮化镓或金刚石，或者是上述材料的任意比例的组合。
可选地，源极、屏蔽栅与T字栅极的短接方式包括键合线连接和金属布线连接。
本申请实施例提供了一种集成式SGT MOSFET的制备工艺，包括：
在衬底的一侧表面沉积第二金属层，形成漏极；
在衬底的另一侧表面形成外延层；
在外延层远离衬底的一侧掺杂第二导电型杂质，形成阱区；
在阱区远离外延层的一侧掺杂杂质，形成源极；
在源极远离阱区的一侧表面向外延层中刻蚀多个并列的沟槽；沟槽用于形成SGT沟槽，且至少一个沟槽用于形成T沟槽；
在SGT沟槽的内表面形成第一场绝缘层，并在SGT沟槽下部形成屏蔽栅；在屏蔽栅的顶部形成隔离介电层；在SGT沟槽的内表面形成第一栅氧层；在隔离介电层至SGT沟槽顶形成SGT栅极；在SGT栅极的顶部淀积顶部绝缘层；
在T沟槽的内表面第一次形成第二场绝缘层；第一次形成的第二场绝缘层的高度小于T沟槽的深度；第一次形成的第二场绝缘层的厚度较厚；于第一次形成的第二场绝缘层中形成第二栅氧层；在T沟槽的内表面第二次形成第二场绝缘层，形成高度至T沟槽的槽顶；第二次形成的第二场绝缘层的厚度小于第一次形成的第二场绝缘层的厚度；在第二次形成的第二场绝缘层中继续形成第二栅氧层，直至T沟槽的槽顶；
将SGT沟槽两侧的阱区电学连接；
在T字栅极的顶部淀积第一金属层，将T字栅极与阱区电学连接。
本申请的有益效果为：
1、本技术方案中，在外延层设置多个SGT沟槽及在其一侧或两者之间设置T沟槽，将SGT沟槽与T沟槽相对设置；由于T沟槽的第二栅氧层的厚度小于SGT沟槽的第一栅氧层的厚度，因此，在反向恢复触发时，T沟槽会比SGT沟槽提前导通，导致阱区附近形成的电荷被提前消耗且无法继续积攒，PN结两端电压无法增大，从而抑制SGT沟槽的PN节导通，提高并增强了了本元器件反向恢复的效率及恢复能力；
2、本技术方案通过添加T沟槽，通过T沟槽提前导通来抑制PN结的导通，提前消耗了阱区附近的电荷，起到防止空穴载流子注入，降低源漏极电流等作用，更提高了反向恢复的速度和性能，极大的改善了本解决方案元器件的反向恢复特性；
3、通过增加T沟槽下部与底部位置第二场绝缘层的厚度，可以防止电流通过T沟槽底部被导通，提高容错率。
附图说明
附图用于帮助理解对本技术方案，需要说明的是，附图同样是说明书的构成部分。附图中展示了本技术方案的实施方式以及结合具体实施方式中的文字描述，对本技术方案做进一步详细描述。
图1示出了本申请实施例提供的集成式SGT MOSFET的结构示意图。
图2示出了本申请实施例提供的SGT MOSFET制备工艺中设置外延层、SGT沟槽及T沟槽的可选的示意图。
图3示出了本申请实施例提供的SGT MOSFET制备工艺中设置第一场绝缘层和第二场绝缘层的示意图。
图4示出了本申请实施例提供的SGT MOSFET制备工艺中设置第一场绝缘层、隔离介电层和第二场绝缘层的可选的示意图。
图5示出了本申请实施例提供的SGT MOSFET制备工艺中设置第一栅氧层和第二栅氧层的可选的示意图。
图6示出了本申请实施例提供的SGT MOSFET制备工艺中设置SGT栅极和T字栅极的可选的示意图。
图7示出了本申请实施例提供的SGT MOSFET制备工艺中阱区和源极的可选的示意图。
图8示出了本申请实施例提供的SGT MOSFET制备工艺电学连接阱区的可选的示意图。
图9示出了本申请实施例提供的SGT MOSFET制备工艺中电学连接阱区和T字栅极的可选的示意图。
图中附图标记分别表示：
1、衬底；2、外延层；3、SGT沟槽；31、第一栅氧层；32、屏蔽栅；33、SGT栅极；34、第一场绝缘层；35、隔离介电层；4、T沟槽；41、第二栅氧层；42、第二场绝缘层；43、T字栅极；5、阱区；6、漏极；7、源极。
具体实施方式
尽管上面已经通过对本公开的具体实施方式的描述对本公开进行了披露，但是，应该理解，本领域的技术人员可在所附权利要求的精神和范围内设计对本公开的各种修改、改进或者等同物。这些修改、改进或者等同物也应当被认为包括在本公开的保护范围内。
应当理解，本文中使用的“第一”，“第二”并非代表顺序，而是对不同对象进行区分。
“包括”或“包含”的含义指明了性质、数量、步骤、操作、部件、部件或它们的组合，但是并未排除其他的性质、数量、步骤、操作、部件、部件或它们的组合。
本文参照作为理想化的实施方式的截面图描述了实施方式。从而，预见到作为例如制造技术和/或公差的结果的、相对于图示的形状变化。因此，本文描述的实施方式不应被解释为限于如本文示出的区域的具体形状，而是应包括因例如制造导致的形状的偏差。例如，被示出或描述为平坦的区域可以典型地具有粗糙和/或非线性特征。而且，所示出的锐角可以被倒圆。因此，图中所示的区域在本质上是示意性的，并且它们的形状并非旨在示出区域的精确形状并且并非旨在限制权利要求的范围。
为了优化现有技术中的MOSFET，提高其反向恢复的特性，本技术方案中包括一种集成式SGT MOSFET。
在下文中，将参照附图描述根据本申请的示例性实施方式。
参见图1，本申请提出了一种集成式SGT MOSFET，包括：
漏极6；
衬底1，形成在漏极6的一侧；
外延层2，形成在衬底1的一侧，与漏极6的设置方向相对；
外延层2背离衬底1的一侧形成阱区5；
阱区5背离外延层2的一侧形成源极7；
在外延层2形成源极7的一端，设置一个或多个SGT沟槽3及一个或多个T沟槽4，一个或多个T沟槽4设置于一个或多个SGT沟槽3的一侧，可选的，T沟槽4可以设置在两个SGT沟槽3中间；图1中的结构以仅形成两个SGT沟槽3和一个T沟槽4为例；
一个或多个SGT沟槽3与T沟槽4从源极方向，穿透源极7与阱区5，直达外延层2，形成沟槽；
SGT沟槽3的沟槽表面靠近衬底方向形成第一场绝缘层34，靠近源极7方向形成第一栅氧层31；第一场绝缘层34内部形成屏蔽栅32，第一栅氧层31的内部形成SGT栅极33，屏蔽栅32与SGT栅极33之间形成隔离介电层35；屏蔽栅32与SGT栅极33形成SGT MOSFET结构；
T沟槽4的沟槽表面靠近衬底方向形成第二场绝缘层42，靠近源极7方向形成第二栅氧层41；第二场绝缘层42与第二栅氧层41之间形成T字栅极43；第二场绝缘层42的厚度满足能够防止T沟槽4被击穿。
其中，第二栅氧层41的厚度小于第一栅氧层31的厚度，并且，屏蔽栅32与T字栅极43电学短接。
参照图1，SGT沟槽3与T沟槽4均垂直于衬底竖直设置，并且SGT沟槽3与T沟槽4的深度相等或近似相同；可选地，SGT沟槽3与T沟槽4的深度可以为0.4~22μm。
在一个实施例中，第一栅氧层31可以形成于SGT栅极33的表面；同样，第二栅氧层41可以形成于T字栅极43的表面。
在一个实施例中，第二栅氧层41的厚度大于施加在T字栅极43的驱动电压除以第二栅氧层41发生击穿的绝缘击穿电场强度的值，而并非是一个固定的数值。
在一个实施例中，T字栅极43远离衬底1方向的宽度大于T字栅极43靠近衬底1方向的宽度。
在一个实施例中，第一导电型杂质为N型杂质或P型杂质，第二导电型杂质与第一导电型杂质的导电类型相反。
在一个实施例中，在漏极6，源极7，外延层2，SGT栅极33，T字栅极43，屏蔽栅32以及衬底1包含有第一导电型杂质，其中，衬底1的包含杂质浓度比外延层2的包含杂质浓度大。
在一个实施例中，阱区5中包含导电类型与第一导电型杂质相反的第二导电型杂质。阱区5可以通过离子注入与高温退火工艺形成。示例性地，阱区5可以为P型轻掺杂区域，也可以为N型重掺杂区域。
在一个实施例中，外延层2的成分为以下材料之一：硅、碳化硅、氧化镓、氮化镓或金刚石，也可以是上述材料的任意比例的组合。第二栅氧层41的厚度需要根据实际材料进行调节，满足不同材质对不同电压的需求。
在一个实施例中，源极7、屏蔽栅32与T字栅极43的短接方式包括键合线连接和金属布线连接，借此实现了屏蔽栅32与外延层2的作用，减小了米勒电容，器件的开关速度得以加快，同时又实现了电荷耦合效应，减小了外延层2临界电场强度，器件的导通电阻得以减小，开关损耗能够更低。
当本申请的集成式SGT MOSFET的源极7处流过反向恢复电流时，T沟槽4处存在电阻，电流经过T沟槽4处会产生压降，进而T沟槽4处为正电压。由于本申请中第二栅氧层41的厚度小于第一栅氧层31的厚度，因此阱区5与外延层2间的PN结正向偏压增加到0.7v之前，第二栅氧层41处的沟道便能够比第一栅氧层31处的沟道先导通，进而使得阱区5与外延层2间的PN结正向偏压小于0.7v。也即PN结导通之前，T沟槽4处的沟道便已经导通，造成了PN结内部的移动电荷流失消耗，使得PN结内部的移动电荷无法累积，导致PN结的电压无法升到0.7v，借此PN结的耗尽区受电压影响产生的变化量减小，PN结能够更快速的恢复，由此实现了减小SGT MOSFET的Qrr和Trr，提高SGT MOSFET反向恢复特性的作用。
对本领域技术人员来说，“重掺杂”与“轻掺杂”有一定标准和表示方式，例如，用N+或P+表示重掺杂，用N-或P-表示轻掺杂。重掺杂的浓度通常指浓度大于或等于1018cm-3，如果小于，则判定为轻掺杂。其中，浓度达到轻掺杂的区域称之为轻掺杂区域，反之称为重掺杂区域。
在一个实施例中，图中展示的元器件仅为整个元器件的一个单元，用户可以使用该单元组合成其他形式的新元器件。
在一个实施例中，第二栅氧层41、第一栅氧层31、第二场绝缘层42、第一场绝缘层34、隔离介电层35的形成工艺可选择氧化工艺或沉积工艺。
在一个实施例中，第二栅氧层41、第一栅氧层31、第二场绝缘层42、第一场绝缘层34、隔离介电层35的材料可以相同，也可以不同。优选的，由于第一栅氧层31、第二栅氧层41、隔离介电层35、第一场绝缘层34和第二场绝缘层42在SGT MOSFET的工作期间需要承受一定程度的电压，因此需要是致密性较好的薄膜。例如热氧化工艺或者化学气相沉积工艺形成的氧化硅或氮化硅的绝缘膜，或是氧化硅和氮化硅的复合绝缘膜。
第二方面，如图2至图9所示，本申请实施例还提供了一种适用于上述任一实施例提供的集成式SGT MOSFET的制备工艺。如图2至图9所示，该制备工艺包括：
如图2所示：
在衬底1的一侧表面沉积第二金属层，形成漏极6；
在衬底1的另一侧表面形成所述外延层2；
在外延层2远离衬底的一侧通过离子注入工艺与高温退火工艺掺杂第二导电型杂质，形成阱区5；
在阱区5远离外延层2的一侧掺杂杂质，形成源极7；
在源极7远离阱区5的一侧表面向外延层2中通过刻蚀工艺刻蚀多个并列的沟槽；沟槽用于形成SGT沟槽3，且至少一个沟槽用于形成T沟槽4；
如图3所示，在SGT沟槽3的内表面通过热氧化工艺或者沉积工艺形成第一场绝缘层34，并如图4所示，在SGT沟槽3下部生长或沉积屏蔽栅32并回刻；如图5所示，在屏蔽栅32的顶部形成隔离介电层35；如图6所示，在SGT沟槽3的内表面形成第一栅氧层31；在隔离介电层35至SGT沟槽3顶形成SGT栅极33；在SGT栅极33的顶部淀积顶部绝缘层；
如图3所示，在T沟槽4的内表面通过热氧化工艺或者沉积工艺第一次形成第二场绝缘层42；如图4所示，在T沟槽4的内表面第二次形成第二场绝缘层42，第二次形成的第二场绝缘层42形成于T沟槽4下部，且具有一定厚度；如图5所示，T沟槽4内壁的上部形成第二栅氧层41；如图6所示，在两次形成的第二场绝缘层42中通过热氧化工艺或者沉积工艺继续形成T字栅极43并回刻，直至T沟槽4的槽顶；如图7所示，相邻的SGT沟槽之间或相邻的SGT沟槽与T沟槽之间形成有阱区，阱区的上表面形成有源极金属区；
如图8所示，将SGT沟槽3两侧的阱区5电学连接；
如图9所示，在T字栅极43的顶部淀积第一金属层，将T字栅极43与阱区5电学连接。应理解，本申请中的沉积工艺不只局限于物理沉积工艺，还可以是化学气相沉积等本领域常用的技术手段。
综上所述，本申请实施例提供的集成式SGT MOSFET将SGT MOSFET作为主体，在每个或多个SGT MOSFET的一侧设置T沟槽4，通过减小T沟槽4内部的第二栅氧层41的厚度，使得阱区5处形成的PN结的移动电荷提前被消耗，PN结上的移动电荷无法累积，借此PN结的正偏电位差无法达到PN结导通电压，抑制PN结的开启，防止空穴载流子注入。即降低Qrr和Trr，起到增强二极管的反向恢复能力的作用。
本领域技术人员应认识到，尽管上文例示了形成SGT MOSFET的各部件所使用的半导体制造工艺，例如光刻、外延、沉积、注入、溅射等，但是本申请不限于此。本领域技术人员根据本申请的教导，可以使用其他半导体工艺获得与本文所描述的SGT MOSFET 相同的结构，所有这些变型方案均应涵盖于本申请的范围内。
以上所述，仅为本申请实施例的具体实施方式，但本申请实施例的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请实施例披露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请实施例的保护范围之内。因此，本申请实施例的保护范围应以权利要求的保护范围为准。
Claims (9)
1.一种集成式SGT MOSFET，其特征在于，包括：
漏极（6）；
衬底（1），形成在所述漏极（6）的一侧；
外延层（2），形成在衬底（1）的一侧，与所述漏极（6）的设置方向相对；
所述外延层（2）背离所述衬底（1）一侧形成阱区（5）；
所述阱区（5）背离所述外延层（2）一侧形成源极（7）；
在所述外延层（2）形成源极（7）的一端，设置一个或多个SGT沟槽（3）及一个或多个T沟槽（4），所述一个或多个T沟槽（4）设置于所述一个或多个SGT沟槽（3）的一侧；
所述一个或多个SGT沟槽（3）与所述T沟槽（4）从所述源极方向，穿透所述源极（7）与所述阱区（5），到达所述外延层（2），形成沟槽；
所述SGT沟槽（3）的沟槽表面靠近所述衬底方向形成第一场绝缘层（34），靠近源极（7）方向形成第一栅氧层（31）；所述第一场绝缘层（34）内部形成屏蔽栅（32），所述第一栅氧层（31）的内部形成SGT栅极（33），所述屏蔽栅（32）与SGT栅极（33）之间形成隔离介电层（35）；
所述T沟槽（4）的沟槽表面靠近所述衬底方向形成第二场绝缘层（42），靠近源极（7）方向形成第二栅氧层（41）；所述第二场绝缘层（42）与所述第二栅氧层（41）之间形成T字栅极（43）；
其中，所述第二栅氧层（41）的厚度小于所述第一栅氧层（31）的厚度，并且，所述屏蔽栅（32）与所述T字栅极（43）电学短接。
2.根据权利要求1所述的集成式SGT MOSFET，其特征在于，所述第二栅氧层（41）的厚度大于施加在T字栅极（43）的驱动电压除以第二栅氧层（41）发生击穿的绝缘击穿电场强度的值。
3. 根据权利要求1所述的集成式SGT MOSFET，其特征在于，所述T字栅极（43）远离所述衬底（1）方向的宽度大于所述T字栅极（43）靠近所述衬底（1）方向的宽度。
4. 根据权利要求1所述的集成式SGT MOSFET，其特征在于，导电型杂质包括第一导电型杂质和第二导电型杂质，所述第一导电型杂质为N型杂质或P型杂质，所述第二导电型杂质与第一导电型杂质的导电类型相反。
5. 根据权利要求1所述的集成式SGT MOSFET，其特征在于，在所述漏极（6），所述源极（7），所述外延层（2），所述SGT栅极（33），所述T字栅极（43），所述屏蔽栅（32）以及所述衬底（1）包含有第一导电型杂质；
其中，所述衬底（1）的包含杂质浓度比所述外延层（2）的包含杂质浓度大。
6. 根据权利要求5所述的集成式SGT MOSFET，其特征在于，所述阱区（5）中包含导电类型与所述第一导电型杂质相反的第二导电型杂质。
7. 根据权利要求1所述的集成式SGT MOSFET，其特征在于，所述外延层（2）的成分为以下材料之一或以下材料中任意多种的组合：硅、碳化硅、氧化镓、氮化镓或金刚石。
8. 根据权利要求1所述的集成式SGT MOSFET，其特征在于，所述屏蔽栅（32）与所述T字栅极（43）的短接方式包括键合线连接和金属布线连接。
9.一种集成式SGT MOSFET的制备工艺，其特征在于，适用于如权利要求1至8中任一所述的集成式SGT MOSFET，所述制备工艺包括：
在衬底（1）的一侧表面沉积第二金属层，形成漏极（6）；
在所述衬底（1）的另一侧表面形成外延层（2）；
在所述外延层（2）远离衬底的一侧掺杂第二导电型杂质，形成阱区（5）；
在所述阱区（5）远离外延层（2）的一侧掺杂杂质，形成源极（7）；
在所述源极（7）远离阱区（5）的一侧表面向所述外延层（2）中刻蚀多个并列的沟槽；所述沟槽用于形成SGT沟槽（3），且至少一个所述沟槽用于形成所述T沟槽（4）；
在所述SGT沟槽（3）的内表面形成第一场绝缘层（34），并在所述SGT沟槽（3）下部形成屏蔽栅（32）；在屏蔽栅（32）的顶部形成隔离介电层（35）；在所述SGT沟槽（3）的内表面形成第一栅氧层（31）；在所述隔离介电层（35）至所述SGT沟槽（3）顶形成SGT栅极（33）；在所述SGT栅极（33）的顶部淀积顶部绝缘层；
在所述T沟槽（4）的内表面第一次形成第二场绝缘层（42）；第一次形成的所述第二场绝缘层（42）的高度小于所述T沟槽（4）的深度；第一次形成的所述第二场绝缘层（42）的厚度较厚；于第一次形成的第二场绝缘层（42）中形成第二栅氧层（41）；在所述T沟槽（4）的内表面第二次形成第二场绝缘层（42），形成高度至所述T沟槽（4）的槽顶；第二次形成的所述第二场绝缘层（42）的厚度小于第一次形成的所述第二场绝缘层（42）的厚度；在第二次形成的所述第二场绝缘层（42）中继续形成所述第二栅氧层（41），直至所述T沟槽（4）的槽顶；
将所述SGT沟槽（3）两侧的所述阱区（5）电学连接；
在所述T字栅极（43）的顶部淀积第一金属层，将所述T字栅极（43）与阱区（5）电学连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311662958.2A CN117352557B (zh) | 2023-12-06 | 2023-12-06 | 一种集成式sgt mosfet及其制备工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311662958.2A CN117352557B (zh) | 2023-12-06 | 2023-12-06 | 一种集成式sgt mosfet及其制备工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117352557A CN117352557A (zh) | 2024-01-05 |
| CN117352557B true CN117352557B (zh) | 2024-04-09 |
Family
ID=89365407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311662958.2A Active CN117352557B (zh) | 2023-12-06 | 2023-12-06 | 一种集成式sgt mosfet及其制备工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117352557B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101719516A (zh) * | 2009-11-20 | 2010-06-02 | 苏州硅能半导体科技股份有限公司 | 一种低栅极电荷深沟槽功率mos器件及其制造方法 |
| CN114373803A (zh) * | 2022-01-07 | 2022-04-19 | 恒泰柯半导体（上海）有限公司 | 一种半导体元件及其制备方法 |
| CN114388623A (zh) * | 2022-02-18 | 2022-04-22 | 上海昱率科技有限公司 | 一种功率晶体管及其制备方法 |
| CN115832021A (zh) * | 2022-04-07 | 2023-03-21 | 娜美半导体有限公司 | 具有改进性能结构的屏蔽栅沟槽式半导体功率器件 |
-
2023
- 2023-12-06 CN CN202311662958.2A patent/CN117352557B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101719516A (zh) * | 2009-11-20 | 2010-06-02 | 苏州硅能半导体科技股份有限公司 | 一种低栅极电荷深沟槽功率mos器件及其制造方法 |
| CN114373803A (zh) * | 2022-01-07 | 2022-04-19 | 恒泰柯半导体（上海）有限公司 | 一种半导体元件及其制备方法 |
| CN114388623A (zh) * | 2022-02-18 | 2022-04-22 | 上海昱率科技有限公司 | 一种功率晶体管及其制备方法 |
| CN115832021A (zh) * | 2022-04-07 | 2023-03-21 | 娜美半导体有限公司 | 具有改进性能结构的屏蔽栅沟槽式半导体功率器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117352557A (zh) | 2024-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10157983B2 (en) | Vertical power MOS-gated device with high dopant concentration N-well below P-well and with floating P-islands | |
| US10593813B2 (en) | Vertical rectifier with added intermediate region | |
| CN109065621B (zh) | 一种绝缘栅双极晶体管及其制备方法 | |
| JP2012059841A (ja) | 半導体装置 | |
| CN108604598B (zh) | 半导体装置 | |
| CN113611750B (zh) | Soi横向匀场高压功率半导体器件及制造方法和应用 | |
| US20150357450A1 (en) | Charge reservoir igbt top structure | |
| CN116110796B (zh) | 集成sbd的碳化硅sgt-mosfet及其制备方法 | |
| CN111697078A (zh) | 高雪崩耐量的vdmos器件及制备方法 | |
| CN117352555B (zh) | 一种集成式屏蔽栅沟槽mosfet及其制备工艺 | |
| US11264475B2 (en) | Semiconductor device having a gate electrode formed in a trench structure | |
| CN113659009A (zh) | 体内异性掺杂的功率半导体器件及其制造方法 | |
| CN116404039B (zh) | 一种功率半导体器件及其制造方法 | |
| CN111668212B (zh) | 半导体装置 | |
| CN110504314B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN117352557B (zh) | 一种集成式sgt mosfet及其制备工艺 | |
| CN115425064A (zh) | 集成反向sbd的高可靠性碳化硅mosfet器件及制备方法 | |
| CN113410299B (zh) | 一种高耐压的n沟道LDMOS器件及其制备方法 | |
| CN101512738B (zh) | 半导体器件和形成半导体器件的方法 | |
| CN110504315B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN112018162B (zh) | 一种4H-SiC侧栅集成SBD MOSFET器件及其制备方法 | |
| CN113659008A (zh) | 具有电场钳位层的匀场器件及其制造方法和应用 | |
| CN117352556B (zh) | 一种集成式场效应晶体管 | |
| US20170154965A1 (en) | Semiconductor Device | |
| CN219873542U (zh) | 一种沟槽型mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |