CN117253955A - 一种Micro LED显示芯片及其制备方法 - Google Patents

一种Micro LED显示芯片及其制备方法 Download PDF

Info

Publication number
CN117253955A
CN117253955A CN202311115996.6A CN202311115996A CN117253955A CN 117253955 A CN117253955 A CN 117253955A CN 202311115996 A CN202311115996 A CN 202311115996A CN 117253955 A CN117253955 A CN 117253955A
Authority
CN
China
Prior art keywords
chip
layer
substrate
gallium nitride
micro led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311115996.6A
Other languages
English (en)
Inventor
王洪
张威
谢军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Zhongshan Institute of Modern Industrial Technology of South China University of Technology
Original Assignee
South China University of Technology SCUT
Zhongshan Institute of Modern Industrial Technology of South China University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT, Zhongshan Institute of Modern Industrial Technology of South China University of Technology filed Critical South China University of Technology SCUT
Priority to CN202311115996.6A priority Critical patent/CN117253955A/zh
Publication of CN117253955A publication Critical patent/CN117253955A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种Micro LED显示芯片及其制备方法。所述显示芯片包括第一芯片和第二芯片，其中第一芯片的N电极与第二芯片的P电极相连，形成串联结构。该芯片从上至下依次包括金属电极、钝化层、N型氮化镓层、多量子阱、P型氮化镓层、透明导电层和氧化物支撑层。本发明通过将两个Micro LED芯片组成串联结构，使其能够承受更高的工作电压。剥离蓝宝石衬底后，以氧化物支撑层支撑两个Micro LED芯片，能够避免两个芯片发生断裂，有利于后续与驱动基板的键合。

Description

一种Micro LED显示芯片及其制备方法
技术领域
本发明涉及半导体技术领域，尤其是涉及一种Micro LED显示芯片及其制备方法。
背景技术
Micro LED显示器作为下一代显示器，具有低功耗、快速响应和高发光效率等优点，与传统LCD、OLED相比，在亮度、分辨率、对比度、能耗、使用寿命、响应速度和热稳定性等方面具有更大的优势。此外，Micro-LED在高性能显示器件，AR、VR、智能手机/手表、高端电视、车载/机载显示、柔性显示和透明显示领域同样能得到广泛应用。
现有技术中，一种高压LED芯片的制作方法(CN114400276A)中，蓝宝石衬底PSS为上下两层结构，上层为氧化硅SiO2，下层为蓝宝石Al2O3。在蓝宝石Al2O3图形化前，在蓝宝石Al2O3上沉积一层氧化硅SiO2，然后通过干法刻蚀做出蓝宝石衬底PSS，使用该衬底作业高压LED芯片，在电感耦合等离子体ICP刻蚀桥接隔离槽后，对蓝宝石衬底PSS进行腐蚀，将蓝宝石Al2O3上方的氧化硅SiO2去除。
现有技术中，一种Micro-LED芯片结构及其制备方法(CN116632034A)，属于LED半导体的技术领域。该Micro-LED芯片结构包括若干阵列分布的Micro-LED芯片，其特征在于，所述Micro-LED芯片包括衬底、Micro-LED主体和有源寻址驱动电路，所述Micro-LED主体包括自下而上依次沉积在所述衬底上的Si掺杂n型GaN层、多量子阱层、Mg掺杂p型GaN层；所述Micro-LED主体为具有一个台阶面的台阶结构，所述台阶面为所述Si掺杂n型GaN层的上表面；所述Micro-LED主体还包括经第一绝缘层间隔开，且分别连接于所述Si掺杂n型GaN层及所述Mg掺杂p型GaN层的第一金属层；所述有源寻址驱动电路包括均设置于所述衬底上的第一晶体管、第二晶体管和电容，所述Micro-LED主体、所述第一晶体管及所述第二晶体管依序分布于所述衬底上；通过所述第一晶体管控制所述Micro-LED主体的像素电路启闭，所述第二晶体管与电源连通并在特定脉冲时间段为所述Micro-LED主体提供稳定电流，以及用于存储信号的所述电容在脉冲结束后为所述Micro-LED主体提供稳定电流，以使有源寻址驱动所述Micro-LED主体。
现有技术中，一种纵列全彩显示Micro-LED芯片及其制作方法(CN116564947A)，该芯片从下至上依次包括红光芯片层、滤光层、绿光芯片层、蓝宝石衬底、蓝光芯片层；红光芯片层、绿光芯片层、蓝光芯片层自下而上纵向堆叠组装。本发明通过将红、绿、蓝光三种外延结构纵向堆叠组装，在红光外延层和绿光外延层之间设置有滤光层，滤光层可以反射蓝绿光，红光可以透射过去，使得三种外延结构可以独立发光，形成了纵向排列的全彩显示Micro-LED。
现有技术中，一种Micro LED芯片及其制备方法(CN116544263A)。包括以下步骤：提供衬底，在衬底上生长氮化镓层，在氮化镓层上刻蚀周期性制备多个LED阵列；提供填充层，填充层与LED阵列的表面齐平；提供驱动芯片，填充层与驱动芯片键合；去除衬底和多余的氮化镓层，形成包括驱动芯片和LED阵列的晶圆结构；在晶圆结构上形成光导层；在光导层上刻蚀形成多个反射部，以整合LED阵列的显示位置。通过上述步骤，该发明是在光导层上刻蚀形成多个反射部，通过反射部的反射作用改变LED阵列的发光方向，从而达到整个芯片上不同LED阵列的显示位置均能够按照像素排列的需求排布的目的。
现有技术中，一种Micro-LED芯片及其制作方法(CN116137306A)，包括P电极、N电极、钝化层、第一半导体层、发光层、第二半导体层、GaAs衬底；所述P电极在所述第一半导体层上并穿过所述钝化层；所述第一半导体层由GaP窗口层和P-AlGaInP限制层组成；所述第二半导体层由N-AlGaInP限制层、GaAs接触层、N-AlGaInP电流扩展层和GaAs牺牲层组成；所述N电极在所述GaAs接触层上并穿过所述钝化层；所述GaAs牺牲层被去除后，所述第二半导体层与所述GaAs衬底之间呈镂空状态，外延层和GaAs衬底分离后，外延层在靠近P电极一侧通过钝化层与GaAs衬底连接；所述钝化层覆盖除所述P电极和N电极外的芯片表面，并覆盖靠近P电极一侧的芯片侧壁并与GaAs衬底连接，靠近N电极一侧的侧壁露出，钝化层仅覆盖至GaAs接触层；所述钝化层由聚酰亚胺组成。
相比于大尺寸的LED芯片，Micro LED芯片因为尺寸和间距的限制，使其难以在高电压下工作。此外，Micro-LED芯片和驱动基板通过倒装键合工艺完成电性连接和物理连接。传统倒装键合技术中，需要去除衬底，使得Micro LED无法刻蚀隔离槽结构。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出了一种Micro LED显示芯片的制备方法。
本发明提出了一种Micro LED芯片串联的结构，能够承受更高的工作电压。
本发明提出了一种具有支撑层结构的Micro LED芯片制备方法。
一种Micro LED显示芯片及其制备方法，包括第一芯片和第二芯片；
第一芯片和第二芯片均包括自下而上堆叠的透明导电层、P型氮化镓层、多量子阱和N型氮化镓层；第一芯片和第二芯片均位于氧化物支撑层上；
第一芯片和第二芯片中，N电极均沉积在N型氮化镓层上，P电极均沉积在透明导电层上；第一芯片和第二芯片上，除沉积N电极与P电极的位置外，均沉积有钝化层；
第一芯片的N电极与第二芯片的P电极相连。
制备一种Micro LED显示芯片的方法，包括以下步骤：
S1、提供第一衬底，所述第一衬底上依次生长氮化镓层和第一氧化物支撑层；
S2、提供第二衬底，所述第二衬底上依次生长N型氮化镓层、多量子阱、P型氮化镓层、透明导电层和第二氧化物支撑层；
S3、所述第一衬底和所述第二衬底通过第一氧化物支撑层和第二氧化物支撑层键合；
S4、剥离键合后的第二衬底，露出所述N型氮化镓层；
S5、刻蚀N型氮化镓层至透明导电层，所述透明导电层部分刻蚀，形成台面结构，台面结构包括自下而上堆叠的透明导电层、P型氮化镓层、多量子阱和N型氮化镓层；深沟道刻蚀N型氮化镓层至第二氧化物支撑层，形成第一芯片和第二芯片；
S6、所述第一芯片和所述第二芯片上沉积钝化层，刻蚀所述钝化层开孔出第一芯片和第二芯片的N电极与P电极的位置；
S7、所述钝化层开孔处沉积第一芯片和第二芯片的N电极与P电极，第一芯片的N电极与第二芯片的P电极相连；
S8、剥离所述第一衬底，形成串联结构Micro LED显示芯片，以第一氧化物支撑层和第二氧化物支撑层作为所述第一芯片和所述第二芯片的支撑结构。
进一步地，第一衬底上生长的氮化镓层为未掺杂的氮化镓薄层。
进一步地，第一氧化物支撑层为二氧化硅。
进一步地，第二氧化物支撑层为二氧化硅。
进一步地，第一衬底和第二衬底为蓝宝石衬底。
进一步地，第一衬底和第二衬底的键合为二氧化硅活化键合。
进一步地，剥离第二衬底和剥离第一衬底为激光剥离。
进一步地，剥离第一衬底过程中氮化镓层被分解；以第一氧化物支撑层和第二氧化物支撑层作为第一芯片和第二芯片的支撑结构。
进一步地，所述钝化层为二氧化硅。
相比于现有技术，本发明的优点在于：
本发明通过将两个Micro LED芯片相连组成串联结构，使其能够承受更高的工作电压。为了方便后续与驱动基板键合，设置了氧化物支撑层，使其能够刻蚀隔离槽结构。支撑层结构有效避免了两个Micro LED芯片在键合过程中发生断裂，提高了稳定性。
附图说明
图1为本发明实施例中所述Micro LED芯片结构示意图。
图2为本发明实施例步骤S1中所述LED芯片外延结构图；
图3为本发明实施例步骤S2中所述LED芯片结构示意图；
图4为本发明实施例步骤S3中所述LED芯片键合结构示意图；
图5为本发明实施例步骤S4中所述LED芯片结构示意图；
图6为本发明实施例步骤S5中所述LED芯片台面结构示意图
图7为本发明实施例步骤S6中所述LED芯片结构示意图；
图8为本发明实施例步骤S7中所述LED芯片结构示意图；
图9为本发明实施例步骤S8中所述Micro LED芯片三维结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本申请及其应用或使用的任何限制。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本发明的描述中，需要理解的是，涉及到方位描述，例如上、下、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
应当理解，尽管在本说明书一个或多个实施例中可能采用术语第一、第二等来描述各种信息，但这些信息不应限于这些术语，这些术语仅用与区别类似的对象，不必用于本说明书一个或多个实施例所描述特征的先后顺序或次序。此外，术语“具备”、“包含”以此相似表达，意图在于说明覆盖不排它的一个范围，例如，包含了一系列的步骤或者模块的过程、方法、***、产品或设备不必限于详细列出的内容，而是可包括没有列出的对于这些步骤或模块所涉及的固有内容。
实施例：
一种Micro LED显示芯片，如图1所示，包括第一芯片和第二芯片；
第一芯片和第二芯片均包括自下而上堆叠的透明导电层401、P型氮化镓层203、多量子阱301和N型氮化镓层202；第一芯片和第二芯片均位于氧化物支撑层上；
第一芯片和第二芯片中，N电极均沉积在N型氮化镓层202上，P电极均沉积在透明导电层401上；第一芯片和第二芯片上，除沉积N电极与P电极的位置外，均沉积有钝化层503；
第一芯片的N电极与第二芯片的P电极相连。
制备一种Micro LED显示芯片的方法，包括以下步骤：
S1、如图2所示，提供第一衬底101，所述第一衬底101上依次生长氮化镓层201和第一氧化物支撑层501，如图3所示；
S2、提供第二衬底102，所述第二衬底102上依次生长N型氮化镓层202、多量子阱301、P型氮化镓层203、透明导电层401和第二氧化物支撑层502，如图3所示；
S3、所述第一衬底101和所述第二衬底102通过第一氧化物支撑层501和第二氧化物支撑层502键合，如图4所示；
S4、剥离键合后的第二衬底102，露出所述N型氮化镓层202，如图5所示；
S5、刻蚀N型氮化镓层202至透明导电层401，所述透明导电层401部分刻蚀，形成台面结构，台面结构包括自下而上堆叠的透明导电层401、P型氮化镓层203、多量子阱301和N型氮化镓层202；深沟道刻蚀N型氮化镓层202至第二氧化物支撑层502，形成第一芯片和第二芯片，如图6所示；
在一个实施例中，所述刻蚀为干法刻蚀。
S6、所述第一芯片和所述第二芯片上沉积钝化层503，刻蚀所述钝化层503开孔出第一芯片和第二芯片的N电极与P电极的位置，如图7所示；
S7、所述钝化层开孔处沉积第一芯片和第二芯片的N电极与P电极，第一芯片的N电极与第二芯片的P电极相连，实现电气连接，如图8所示；
S8、剥离所述第一衬底101，形成串联结构Micro LED显示芯片，以第一氧化物支撑层501和第二氧化物支撑层502作为所述第一芯片和所述第二芯片的支撑结构，如图9所示。
在一个实施例中，第一衬底101上生长的氮化镓层201为未掺杂的氮化镓薄层，厚度为10nm。
在一个实施例中，第一氧化物支撑层501为二氧化硅。
在一个实施例中，第二氧化物支撑层502为二氧化硅。
在一个实施例中，第一衬底101和第二衬底102为蓝宝石衬底。
在一个实施例中，第一衬底101和第二衬底102的键合为二氧化硅活化键合。
在一个实施例中，剥离第二衬底102和剥离第一衬底101为激光剥离。
在一个实施例中，剥离第一衬底101过程中氮化镓层201被分解；以第一氧化物支撑层501和第二氧化物支撑层502作为第一芯片和第二芯片的支撑结构。
在一个实施例中，所述钝化层503为二氧化硅。
上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。此外，在不冲突的情况下，本发明的实施例及实施例中的特征可以相互组合。

Claims (10)

1.一种Micro LED显示芯片及其制备方法，其特征在于，包括第一芯片和第二芯片；
第一芯片和第二芯片均包括自下而上堆叠的透明导电层(401)、P型氮化镓层(203)、多量子阱(301)和N型氮化镓层(202)；第一芯片和第二芯片均位于氧化物支撑层上；
第一芯片和第二芯片中，N电极均沉积在N型氮化镓层(202)上，P电极沉积均在透明导电层(401)上；第一芯片和第二芯片上，除沉积N电极与P电极的位置外，均沉积有钝化层(503)；
第一芯片的N电极与第二芯片的P电极相连。
2.制备权利要求1所述的一种Micro LED显示芯片的方法，其特征在于，包括以下步骤：
S1、提供第一衬底(101)，所述第一衬底(101)上依次生长氮化镓层(201)和第一氧化物支撑层(501)；
S2、提供第二衬底(102)，所述第二衬底(102)上依次生长N型氮化镓层(202)、多量子阱(301)、P型氮化镓层(203)、透明导电层(401)和第二氧化物支撑层(502)；
S3、所述第一衬底(101)和所述第二衬底(102)通过第一氧化物支撑层(501)和第二氧化物支撑层(502)键合；
S4、剥离键合后的第二衬底(102)，露出所述N型氮化镓层(202)；
S5、刻蚀所述N型氮化镓层(202)至透明导电层(401)，所述透明导电层(401)部分刻蚀，形成台面结构，台面结构包括自下而上堆叠的透明导电层(401)、P型氮化镓层(203)、多量子阱(301)和N型氮化镓层(202)；深沟道刻蚀N型氮化镓层(202)至第二氧化物支撑层(502)，形成所述第一芯片和第二芯片；
S6、所述第一芯片和所述第二芯片上沉积钝化层(503)，刻蚀所述钝化层(503)开孔出第一芯片和第二芯片的N电极与P电极的位置；
S7、所述钝化层开孔处沉积第一芯片和第二芯片的N电极与P电极，第一芯片的N电极与第二芯片的P电极相连；
S8、剥离所述第一衬底(101)，形成串联结构Micro LED显示芯片，以第一氧化物支撑层(501)和第二氧化物支撑层(502)作为所述第一芯片和所述第二芯片的支撑结构。
3.根据权利要求2所述的Micro LED显示芯片，其特征在于，第一衬底(101)上生长的氮化镓层(201)为未掺杂的氮化镓薄层。
4.根据权利要求2所述的Micro LED显示芯片，其特征在于，第一氧化物支撑层(501)为二氧化硅。
5.根据权利要求2所述的Micro LED显示芯片，其特征在于，第二氧化物支撑层(502)为二氧化硅。
6.根据权利要求2所述的Micro LED显示芯片，其特征在于，第一衬底(101)和第二衬底(102)为蓝宝石衬底。
7.根据权利要求2所述的Micro LED显示芯片，其特征在于，第一衬底(101)和第二衬底(102)的键合为二氧化硅活化键合。
8.根据权利要求2所述的Micro LED显示芯片，其特征在于，剥离第二衬底(102)和剥离第一衬底(101)为激光剥离。
9.根据权利要求8所述的Micro LED显示芯片，其特征在于，剥离第一衬底(101)过程中氮化镓层(201)被分解；以第一氧化物支撑层(501)和第二氧化物支撑层(502)作为第一芯片和第二芯片的支撑结构。
10.根据权利要求2所述的Micro LED显示芯片，其特征在于，所述钝化层(503)为二氧化硅。
CN202311115996.6A 2023-08-31 2023-08-31 一种Micro LED显示芯片及其制备方法 Pending CN117253955A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311115996.6A CN117253955A (zh) 2023-08-31 2023-08-31 一种Micro LED显示芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311115996.6A CN117253955A (zh) 2023-08-31 2023-08-31 一种Micro LED显示芯片及其制备方法

Publications (1)

Publication Number Publication Date
CN117253955A true CN117253955A (zh) 2023-12-19

Family

ID=89130414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311115996.6A Pending CN117253955A (zh) 2023-08-31 2023-08-31 一种Micro LED显示芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN117253955A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117438512A (zh) * 2023-12-21 2024-01-23 江西兆驰半导体有限公司 一种高压Micro LED芯片及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117438512A (zh) * 2023-12-21 2024-01-23 江西兆驰半导体有限公司 一种高压Micro LED芯片及其制备方法

Similar Documents

Publication Publication Date Title
CN104854696B (zh) 显示设备和用于制造显示设备的方法
EP4033536A1 (en) Display device using micro led, and manufacturing method therefor
US11527571B2 (en) Light emitting device with small footprint
CN113380929B (zh) 显示面板制造方法、显示面板及显示设备
CN110610931A (zh) 多色Micro LED分区分批次制备方法
CN118173571A (zh) 一种led显示单元、显示器及其制造方法
CN114334923A (zh) 显示屏、Micro-LED显示基板及其制备方法
CN117253955A (zh) 一种Micro LED显示芯片及其制备方法
CN110249435A (zh) 发光元件及其制造方法
CN114899286B (zh) 一种像素级分立器件及其制作方法
CN115066751A (zh) 多色发光结构
CN110880522B (zh) 基于极性面和非极性面生长的微型led集成全色显示芯片及其制备方法
CN117253956A (zh) 多层膜结构的Micro LED显示芯片及其制备方法
CN115881711A (zh) MicroLED显示器件及其制备方法
CN220796782U (zh) 一种Micro LED显示芯片
KR20200026777A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
CN220895528U (zh) 一种多层膜结构的Micro LED显示芯片
CN114843380A (zh) 一种单片集成三基色Micro-LED芯片及其制备方法
KR20190061227A (ko) 마이크로 led 장치 및 그 제조 방법
US7888152B2 (en) Method of forming laterally distributed LEDs
US11018122B1 (en) Area-efficient subpixel apparatus
KR102097865B1 (ko) 발광소자
CN221407340U (zh) 微型发光结构及发光装置
TWI750838B (zh) 顯示面板及其製造方法
US20230197693A1 (en) Micro led display apparatus and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination