CN1172414A - 一种印制线路板及其制造方法 - Google Patents

一种印制线路板及其制造方法 Download PDF

Info

Publication number
CN1172414A
CN1172414A CN97114093A CN97114093A CN1172414A CN 1172414 A CN1172414 A CN 1172414A CN 97114093 A CN97114093 A CN 97114093A CN 97114093 A CN97114093 A CN 97114093A CN 1172414 A CN1172414 A CN 1172414A
Authority
CN
China
Prior art keywords
conductive layer
insulating barrier
wiring board
electric insulation
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97114093A
Other languages
English (en)
Other versions
CN1137613C (zh
Inventor
松野幸男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1172414A publication Critical patent/CN1172414A/zh
Application granted granted Critical
Publication of CN1137613C publication Critical patent/CN1137613C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4685—Manufacturing of cross-over conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

一种印制线路板具有:铜箔(第一导电层),形成于提供电绝缘的绝缘板的一侧或两侧面上,用于提供导电性;绝缘层,形成于第一导电层的特定位置(通孔处),用于提供电绝缘;以及第二导电层,形成于绝缘层上,用于提供导电性。在这种印制线路板中,当形成第二导电层时,用镀覆法淀积导电材料,并抛光淀积的导电材料,这些步骤至少重复进行一次,从而可使第二导电层的表面平滑,因此提高芯片元件的连接稳定性。

Description

一种印制线路板 及其制造方法
本发明涉及一种用所谓的叠加工艺制造的多层印制线路板的结构和制造方法，本方法包括下列各步骤：形成第一导电层，用于在提供电绝缘的绝缘基板的一个侧面或两侧面上提供导电性；形成另一绝缘层，用于在第一导电层(例如，一个通孔)上的特定位置提供电绝缘；以及用另一导电层覆盖在该绝缘层上，用于提供导电性。
众所周知，所谓常规的叠加型印制线路板，是在上述已形成的成层的印制线路板上，通过提供绝缘层和/或导电层而形成。
然而，众所周知的叠加结构是常见的一种结构，并未包括诸如所谓孔上芯片等技术。
孔上芯片技术是用以制造印制线路板，该印制线路板采用在通孔或所谓内部通路孔上镀铜等方法，用以只在各层之间进行连接，再在镀层上涂以焊料等形成的。
这种方法可以把芯片元件安装到钎焊焊剂等上，该焊剂等已印制到用以堵孔的镀层上。换句话说，不可能把一个芯片元件安装到通孔上，除非该通孔已为镀层堵住了才行。
由上可知，采用孔上芯片技术形成的印制线路板，与具有同样功能而不用孔上芯片技术形成的印制线路板相比，可缩小其基板尺寸。换句话说，如果制造相同大小的印制线路板，采用孔上芯片技术的印制线路板，比不用孔上芯片技术形成的印制线路板，在其功能方面就可有更大改进。简短地说，使用孔上芯片技术的印制线路板是可使产品小型化和重量轻的一个方法。
这样的孔上芯片构成的叠加多层印制线路板的制造方法，将参照图1到7进行说明。
预制一种在其两侧面施加铜箔52、52的绝缘板51作为基板(参见图1)。一般，绝缘板51通常厚度为0.1-1.6mm，并由玻璃环氧树脂制成。铜箔52的厚度一般为9-18μm。
下面，通过一般铜覆盖通孔的技术来制造双面印制线路板。图2示出这种已制成的双面印制线路板。在该图中，标号53和54标示把铜薄板55设置于其中的两个通孔中。合适的铜薄板55的厚度为15-20μm。
通孔53是普通的一个孔，它具有信号传递和安装分立元件这两种功能。通孔54则是一个专门用于信号传递的孔。因此，通孔54的内直径在尺寸上不受限制，并可设计得尽可能小，然而，通孔53的内直径就其最小尺寸来说则要受分立元件引线尺寸的限制。
图中的标号56和57，分别标示焊料阻挡层和导电部分。
下面，为了在这样完成的双面印制线路板上，形成覆盖通孔54的绝缘树脂层，所以用印制法或薄膜淀积工艺形成绝缘层58。不但可直接在通孔54上形成绝缘层58，而且也可这样形成，即盖住其周缘部分。如有必要，对所施加的树脂进行固化(见图3)。
然后，用重叠在其上的无电镀铜层59，覆盖于这样形成的绝缘层58上。在本步骤之前，给不要经受无电镀铜层59处理区域，设置镀覆阻挡层(未示出)，于是在完成无电镀铜层59后，剥去该镀覆阻挡层(见图4)。这样，就完成了一种叠加印制线路板。
然后，进行芯片元件的安装步骤。用图解说明，把钎焊焊剂60印制到通孔54上(见图5)所形成的无电镀铜层59上。接着，把一个芯片元件(未示出)定位搭焊于钎焊焊剂60上，而后用焊料回流法再熔化钎焊焊剂60，从而把芯片元件固定到无电镀铜层59上。
可在短时期内以低成本制造出这样的叠加型多层印制线路板，不需要使用制作常规多层印制线路板必须用的玻璃布作为一种连接装置，并且还具有附带的作用，诸如优良的高频特性等。
可是，如上述结构的多层印制线路板，遇到了一个无电镀铜层59表面平整度不足的问题，如图5所示。更明确地说，如图6的放大图所示，无电镀铜层59的表面具有凹陷或月牙洼，呈现出不良的平整度。
主要的是，在只用于电信号传递的通孔54上，形成镀层作为‘垫层’(无电镀铜层59)的目的，是在该镀层上安装芯片元件。因此，镀层的平整度不良，其直接后果是，安装于其上的芯片元件的稳定性不好。
实际上，很少把芯片元件直接安装到镀层上；在大多数情况下，是在用印制法或其它方法制作钎焊焊剂60后，再安装芯片元件，并把其提供给回流焊焊接，以使镀层平整度不良不会直接造成芯片元件连接的不稳定性。
还有，如以钎焊焊剂60印制到该表面，即，无电镀铜层59的表面具有较高的平整度，就能更容易地进行印制工艺。并且，将增进回流焊后的芯片元件的焊接稳定性。特别是，随着芯片元件进入较高密集度，例如1005型(即，具有1.0×0.5mm尺寸的芯片元件)的出现，很容易想到，其上印制钎焊焊剂的印制表面的平整度，将会大大影响芯片元件的连接稳定性。
往往看管不好通过这些步骤制作的具有印制线路板的产品。例如，产品常常遭受到诸如跌落或碰撞等的机械冲撞。
图7是一个放大图，示出了经焊接工艺后，已把芯片元件安装于印制线路板上的状态。芯片元件61其下侧面未能完全焊接钎焊焊剂60，而只与其一端焊接。有些情况下，接触区还小于上述情况，该芯片元件可能在其一端被焊接，如图可见。
以这种方式焊接的产品一旦遭受跌落或碰撞，机械应力就集中于该小小的焊接部分，从而造成破裂，其结果是降低了产品的可靠性。
本发明已经找出了解决上述问题的方法，因此，本发明的目的是提供一种印制线路板及其制造方法，其中可改善芯片元件的连接稳定性。
为了实现上述目的，根据本发明的第一方案，一种印制线路板包括：一块用于提供电绝缘的绝缘基板；用于提供导电性的第一导电层，其形成于该绝缘基板的一侧或两侧面上；用于提供电绝缘的绝缘层，其形成于第一导电层的特定位置；以及用于提供导电性的第二导电层，它形成于该绝缘层上，并且该构成使第二导电层的顶面具备平滑表面。
根据本发明第二方案的印制线路板包括：一块用于提供电绝缘的绝缘基板；用于提供导电性的第一导电层，其形成于该绝缘基板的一侧或两侧面上；用于提供电绝缘的绝缘层，其形成于第一导电层的特定位置；用于提供导电性的第二导电层，其形成于该绝缘层上；以及第三导电层，其形成于第二导电层上，并且该构成使第二导电层的顶面具备平滑表面。
根据本发明第三方案的印制线路板包括：一块用于提供电绝缘的绝缘基板；用于提供导电性的第一导电层，其形成于该绝缘基板的一侧或两侧面上；用于提供电绝缘的第一绝缘层，其形成于第一导电层的特定位置；用于提供导电性的第二导电层，其形成于第一绝缘层上；以及用于提供导电性的第三导电层，其形成于第二导电层上，并且该构成使第二导电层的顶面具备平滑表面。
根据本发明的第四方案的一种制造印制线路板的方法，包括下列各步骤：形成第一导电层，用于在一块提供电绝缘的绝缘基板的一侧或两侧面上提供导电性；形成绝缘层，用于在第一导电层的特定位置提供电绝缘；以及形成第二导电层，用于在该绝缘层上提供导电性，其中，当形成第二导电层时，通过镀覆淀积导电材料，并抛光该已淀积的导电材料，这些步骤至少重复进行一次。简短地说，增加抛光和镀覆表面的步骤，交替地进行镀覆和抛光，以便减小淀积的镀覆表面的不平整性。
根据本发明的第五方案的一种制造印制线路板的方法，包括下列各步骤：形成第一导电层，用于在一块提供电绝缘的绝缘基板的一侧或两侧面上提供导电性；形成绝缘层，用于在第一导电层的特定位置提供电绝缘；形成第二导电层，用于在该绝缘层上提供导电性；以及在该第二导电层上形成第三导电层，其中，该第二导电层是用镀覆法通过形成导电材料的淀积来形成的，第三导电层是用丝网印制法在第二导电层上形成的。简短地说，在后续的步骤之前，即提供钎焊焊剂的步骤之前，填充在第二导电层上的凹陷部，直至达到表面平滑。在这种情况下，由于需要在后续的步骤中熔化钎焊焊剂时保证沾润性良好，所以在本发明中，至少该表面必须用导电性材料填充第二导电层上的凹陷部，从而减小表面(第三导电层)上的不平整性。
根据本发明的第六方案的一种制造印制线路板的方法，包括下列各步骤：形成第一导电层，用于在一块提供电绝缘的绝缘基板的一侧或两侧面上提供导电性；形成第一绝缘层，用于在第一导电层的特定位置提供电绝缘；形成第二导电层，用于在第一绝缘层上提供导电性；形成第二绝缘层，用于在第二导电层上提供电绝缘；以及形成第三导电层，用于在该第二绝缘层上提供导电性，其中，用镀覆法通过形成导电材料的淀积来形成第二导电层，和用丝网印制法在第二导电层上形成第三绝缘层。简短地说，在后续的步骤之前，即提供钎焊焊剂的步骤之前，填充在第一绝缘层上的凹陷部，直至表面平滑。在这种情况下，由于需要在后续的步骤中熔化钎焊焊剂时保证沾润性良好，至少该表面必须由导电性材料形成。因此在本发明中，首先以第二绝缘层填充第二导电层上的凹陷部，此后进一步提供第三导电层，从而减小在表面上(第三导电层)的不平整性。
图1至5说明采用叠加技术，制造孔上芯片构成多层印制线路板的常规方法；
图6示出采用常规制造方法，制造多层印制线路板中无电镀铜部分的放大图；
图7示出焊接工艺后，已把芯片元件安装于印制线路板上的状态的局部放大图；
图8至12用于说明根据本发明第1实施例，采用叠加技术制造孔上芯片构成多层印制线路板方法的图解说明；
图13至14用于说明根据本发明第2实施例，采用叠加技术制造孔上芯片构成多层印制线路板方法的图解说明；以及
图15至16用于说明根据本发明第3实施例，采用叠加技术制造孔上芯片构成多层印制线路板方法的图解说明。
下面将参照附图，描述本发明的各个实施例。
图8至12示出了本发明的第1实施例。
一种采用叠加技术，制造孔上芯片构成多层印制线路板的方法如下：
制备其两侧面施加铜箔2、2的绝缘板1作为基板(参看图8)。
一般绝缘板1的厚度通常为0.1-1.6mm，由玻璃环氧树脂制作。铜箔2的厚度一般为9-18μm。
下面，用一般的铜覆盖通孔方法制造双面印制线路板。图9示出了这样制造的双面印制线路板。在该图中，标号3和4标示其中设置了铜薄板5的通孔。铜薄板5的适合厚度为15-20μm。
通孔3是一种普通孔，它具有信号传递和安装分立元件两种功能。通孔4则是一种专用于信号传递的孔。因此，通孔4的内直径在尺寸方面不受限制，并可设计得尽可能小，然而，通孔3的内直径就其最小尺寸来说则受分立元件引线尺寸的限制。图中的标号6和7分别标示焊料阻挡层和导电部分。
下面，为了在这种已完成双面印制线路板上形成覆盖通孔4的绝缘树脂层，所以用印制法或薄膜淀积工艺形成绝缘层8。不但直接在通孔4上形成绝缘层8，而且也可这样形成，即盖住其周缘部分。如有必要，对所施加的树脂进行固化(见图10)。
到达这一步工艺就与常规技术(图1-3所示的各步骤)说明的各步骤相同。
下一步用重叠于其上的无电镀铜层9，覆盖这样形成的绝缘层8上。在本步骤之前，给不要受到无电镀铜层9处理区域设置镀覆阻挡层(未示出)，然后，在完成无电镀铜层9后，剥去该镀覆阻挡层(见图9)。
对这样获得的无电镀铜层9进行抛光。在摆动(水平振动)下使用磨粒通过研磨凸出部分，或通过使用耐水砂纸把该表面磨平(见图10)。在这样的初次抛光后，该表面再盖以无电镀铜层9，接着进行另一次抛光。用这种方法，重复进行无电镀步骤和抛光步骤。
结束无电镀和抛光步骤之际，也就完成了多层印制线路板的叠加结构。
图11和12示出本发明的第2实施例。因为图12以前的操作与图8至11所示的那些步骤相同，所以不再重复图8至11所示步骤的描述，而将描述图12之后的操作。采用丝网印制工艺，把由导电材料组成的第三导电层10施加到图11所示步骤形成的无电镀铜层(第二导电层)9上。
用作第三导电层10的是一种铜膏，它主要由铜混合入作为次要组分的环氧树脂膏组成，以便校正阻抗。用作第三导电层10的这种铜膏，减轻无电镀铜层9表面上的不平整性，使之能够形成一种平滑表面。
然后，对施加的铜膏进行热固化，于是完成具有已平滑的芯片安装部位的印制线路板，如图14所示。
图15和16示出本发明的第3实施例。因为图15以前的操作与图8至11所示的各步骤相同，所示不再重述图8至11所示各步骤的描述，而将描述图15以后的操作。
把由电绝缘材料构成的第二绝缘层11，施加于图11所示步骤中形成的无电镀铜层(第二导电层)9上。
作为第二绝缘层11的一个例子，从其电的和机械的特性来判断环氧树脂是一种适当的选择。对该第二绝缘层11进行热固化。
然后，在该已固化的第二绝缘层11上，施加另一无电镀铜层(第三导电层)12。在这种情况下，由于待施加无电镀铜层12于其上的垫层(第二绝缘层11的表面)是平滑的，所以不需要对无电镀铜层12的表面进行抛光。从而，随着无电镀铜层12的结束，也就完成了叠加结构的多层印制线路板。
印制线路板包括：用于提供电绝缘的一块绝缘基板；第一导电层，形成于该绝缘基板的一侧或两侧面上，用于提供导电性；绝缘层，形成于第一导电层的特定位置，用于提供电绝缘；以及第二导电层，形成于该绝缘层上，用于提供导电性；而且使该第二导电层的顶面具备平滑表面。可在第二导电层上形成第三导电层，使该第三导电层的顶面具备平滑表面。还有，可在第二导电层上形成提供电绝缘的第二绝缘层，以及在该第二绝缘层上形成提供导电性的第三导电层，并使该第三导电层的顶面具备平滑表面。
本发明的制造印制线路板的方法包括下列各步骤：形成第一导电层，用于在一块提供电绝缘的绝缘基板的一侧或两侧面上提供导电性；形成绝缘层，用于在该第一导电层的特定位置提供电绝缘；以及形成第二导电层，用于在该绝缘层上提供导电性，在这种方法中，当形成第二导电层时，通过镀覆淀积导电材料，并抛光该已淀积的导电材料，这些步骤至少重复进行一次。另外，在制造印制线路板的方法中包括下列各步骤：形成第二导电层，用于在该绝缘层上提供导电性；以及在该第二导电层上形成第三导电层，第二导电层是用镀覆法通过形成导电材料的淀积形成，第三导电层是用丝网印制法在该第二导电层上形成。而且，在制造印制线路板的方法中包括下列各步骤：形成第二导电层，用于在第一绝缘层上提供导电性；形成第二绝缘层，用于在该第二导电层上提供电绝缘；以及形成第三导电层，用于在该第二绝缘层上提供导电性，该第二导电层是用镀覆法通过形成导电材料的淀积形成，该第二绝缘层是在第二导电层上用丝网印制法形成，以及第三导电层是在该第二绝缘层上用镀覆法形成。
因此，当在该第一导电层上的特定位置形成一个通孔时，使通孔上面的焊盘平滑，因此把各芯片元件焊到印制线路板的整个焊接区，保证各芯片元件与印制线路板之间高度接触。其结果是，即使产品受到外部机械碰撞等等，芯片元件也不会脱落，从而使其能够改进该产品的可靠性。另外，由于提高了各芯片元件与印制线路板之间的焊接接触性能，可使各芯片元件密集，以便研究开发具有高频特性的高性能产品。

Claims (6)

1.一种印制线路板包括；
绝缘基板，用于提供电绝缘；
第一导电层，形成于绝缘基板的一侧或两侧面上，用于提供导电性；
绝缘层，形成于第一导电层的特定位置，用于提供电绝缘；以及
第二导电层，形成于绝缘层上，用于提供导电性，
其特征是，第二导电层的顶面具备平滑表面。
2.一种印制线路板包括：
绝缘基板，用于提供电绝缘；
第一导电层，形成于绝缘基板的一侧或两侧面上，用于提供导电性；
绝缘层，形成于第一导电层的特定位置，用于提供电绝缘；
第二导电层，形成于绝缘层上，用于提供导电性；以及
第三导电层，形成于第二导电层上，
其特征是，第三导电层的顶面具备平滑表面。
3.一种印制线路板包括：
绝缘基板，用于提供电绝缘；
第一导电层，形成于绝缘基板的一侧或两侧面上，用于提供导电性；
第一绝缘层，形成于第一导电层的特定位置，用于提供电绝缘；
第二导电层，形成于绝缘层上，用于提供导电性；
第二绝缘层，形成于第二导电层上，用于提供电绝缘；以及
第三导电层，形成于第二导电层上，用于提供导电性，
其特征是，第三导电层的顶面具备平滑表面。
4.一种制造印制线路板的方法，包括下列各步骤：
形成第一导电层，用于在提供电绝缘的绝缘基板的一侧或两侧面上提供导电性；
形成绝缘层，用于在第一导电层的特定位置提供电绝缘；以及
形成第二导电层，用于在绝缘层上提供导电性，其中，当形成第二导电层时，用镀覆法淀积导电材料，并抛光该淀积的导电材料，这些步骤至少重复进行一次。
5.一种制造印制线路板的方法，包括下列各步骤：
形成第一导电层，用于在提供电绝缘的绝缘基板的一侧或两侧面上提供导电性；
形成绝缘层，用于在第一导电层的特定位置提供电绝缘；
形成第二导电层，用于在绝缘层上提供导电性；以及
在第二导电层上形成第三导电层，其中，第二导电层是用镀覆法通过形成导电材料的淀积形成，第三导电层是用丝网印制法在第二导电层上形成。
6.一种制造印制线路板的方法，包括下列各步骤：
形成第一导电层，用于在提供电绝缘的绝缘基板的一侧或两侧面上提供导电性；
形成第一绝缘层，用于在第一导电层的特定位置提供电绝缘；
形成第二导电层，用于在第一绝缘层上提供导电性；
形成第二绝缘层，用于在第二导电层上提供电绝缘；以及
形成第三导电层，用于在第二绝缘层上提供导电性，其中，第二导电层是用镀覆法通过形成导电材料的淀积形成，第二绝缘层是用丝网印制法在第二导电层上形成，以及第三导电层是用镀覆法在第二绝缘层上形成。
CNB971140936A 1996-07-09 1997-07-03 一种印制线路板及其制造方法 Expired - Fee Related CN1137613C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP178993/96 1996-07-09
JP178993/1996 1996-07-09
JP8178993A JPH1027952A (ja) 1996-07-09 1996-07-09 プリント配線板及びその製造方法

Publications (2)

Publication Number Publication Date
CN1172414A true CN1172414A (zh) 1998-02-04
CN1137613C CN1137613C (zh) 2004-02-04

Family

ID=16058244

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971140936A Expired - Fee Related CN1137613C (zh) 1996-07-09 1997-07-03 一种印制线路板及其制造方法

Country Status (7)

Country Link
US (1) US6265671B1 (zh)
EP (1) EP0818946B1 (zh)
JP (1) JPH1027952A (zh)
KR (1) KR100272053B1 (zh)
CN (1) CN1137613C (zh)
DE (1) DE69723001T2 (zh)
TW (1) TW335594B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100433954C (zh) * 2004-12-27 2008-11-12 淳华科技(昆山)有限公司 挠性多层印刷线路板导通孔选择性镀铜的工艺方法
CN102035085A (zh) * 2009-10-08 2011-04-27 群康科技(深圳)有限公司 导电结构及其制造方法
CN114071871A (zh) * 2020-07-29 2022-02-18 罗伯特·博世有限公司 带有铁磁层的电路板

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100333627B1 (ko) * 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
US7029529B2 (en) * 2002-09-19 2006-04-18 Applied Materials, Inc. Method and apparatus for metallization of large area substrates
KR100730593B1 (ko) * 2005-09-07 2007-06-20 세크론 주식회사 이너비아 다층인쇄회로기판 제조 장치 및 그 방법
US8390308B2 (en) * 2008-02-29 2013-03-05 Research In Motion Limited Testbed for testing electronic circuits and components
JP6380726B1 (ja) * 2016-12-21 2018-08-29 大日本印刷株式会社 貫通電極基板、半導体装置及び貫通電極基板の製造方法
CN112133820A (zh) * 2019-06-25 2020-12-25 中电海康集团有限公司 Mram底电极的制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4740700A (en) 1986-09-02 1988-04-26 Hughes Aircraft Company Thermally insulative and electrically conductive interconnect and process for making same
JPS6448437A (en) * 1987-08-19 1989-02-22 Oki Electric Ind Co Ltd Electrode structure
JPH01120891A (ja) * 1987-11-04 1989-05-12 Nec Corp 多層プリント配線板
US5153051A (en) * 1987-11-16 1992-10-06 Motorola, Inc. Multilayer thermoplastic substrate
US5243142A (en) 1990-08-03 1993-09-07 Hitachi Aic Inc. Printed wiring board and process for producing the same
US5252195A (en) * 1990-08-20 1993-10-12 Mitsubishi Rayon Company Ltd. Process for producing a printed wiring board
US5342207A (en) 1992-12-14 1994-08-30 Hughes Aircraft Company Electrical interconnection method and apparatus utilizing raised connecting means
JPH06310839A (ja) 1993-04-27 1994-11-04 Matsushita Electric Ind Co Ltd フレキシブル印刷回路板への電子部品の実装方法
JP3087152B2 (ja) * 1993-09-08 2000-09-11 富士通株式会社 樹脂フィルム多層回路基板の製造方法
JPH07326844A (ja) * 1994-05-31 1995-12-12 Ando Electric Co Ltd プリント配線板の導体パターンの製造方法
JPH0864968A (ja) 1994-08-24 1996-03-08 Oki Electric Ind Co Ltd プリント配線板のヴィアホールの形成方法とそれを用いた多層プリント配線板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100433954C (zh) * 2004-12-27 2008-11-12 淳华科技(昆山)有限公司 挠性多层印刷线路板导通孔选择性镀铜的工艺方法
CN102035085A (zh) * 2009-10-08 2011-04-27 群康科技(深圳)有限公司 导电结构及其制造方法
CN102035085B (zh) * 2009-10-08 2014-03-05 群康科技(深圳)有限公司 导电结构及其制造方法
CN114071871A (zh) * 2020-07-29 2022-02-18 罗伯特·博世有限公司 带有铁磁层的电路板

Also Published As

Publication number Publication date
KR100272053B1 (ko) 2001-01-15
JPH1027952A (ja) 1998-01-27
DE69723001D1 (de) 2003-07-31
DE69723001T2 (de) 2004-04-01
US6265671B1 (en) 2001-07-24
TW335594B (en) 1998-07-01
KR980013557A (ko) 1998-04-30
CN1137613C (zh) 2004-02-04
EP0818946A3 (en) 1999-11-03
EP0818946B1 (en) 2003-06-25
EP0818946A2 (en) 1998-01-14

Similar Documents

Publication Publication Date Title
CN1196392C (zh) 布线基板及其制造方法
JP4178880B2 (ja) モジュール部品
US8546700B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
CN1137613C (zh) 一种印制线路板及其制造方法
CN1360736A (zh) 用于芯片模块的芯片载体及芯片模块的制造方法
US20050237136A1 (en) Electronic circuit board having microstrip lines
CN1547875A (zh) 电路基板及其制造方法
US6651324B1 (en) Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
CN100521878C (zh) 多层印刷电路配线板的制造方法
CN1433073A (zh) 半导体装置及其制造方法、电路板和电子仪器
CN110691456B (zh) 具有填缝层的电路板结构
CN1301544C (zh) 半导体装置的制造方法
CN2785312Y (zh) 埋入式被动元件的组装结构
CN109041414B (zh) 线路板结构及其制法
JPH1079568A (ja) プリント配線板の製造方法
CN1427469A (zh) 芯片封装基板电性接触垫的电镀镍/金制作方法与结构
CN1567551A (zh) 集成电路封装基板的实心导电过孔成形方法
US20050156692A1 (en) Double density quasi-coax transmission lines
CN1217629A (zh) 双面导电金属箔型电路板的制造方法及其产品
CN2706993Y (zh) 针格阵列封装载板
CN1476289A (zh) 印刷电路板的焊垫结构
JP4051751B2 (ja) 電子部品の端子の製造方法
SU1056484A2 (ru) Способ изготовлени многослойных печатных плат
CN104012186A (zh) 用于存储卡的印刷电路板及其制造方法
CN114007337A (zh) 一种导电连接结构的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee