CN117238767A - 晶圆刻蚀方法、半导体器件制备方法以及半导体器件 - Google Patents
晶圆刻蚀方法、半导体器件制备方法以及半导体器件 Download PDFInfo
- Publication number
- CN117238767A CN117238767A CN202311504959.4A CN202311504959A CN117238767A CN 117238767 A CN117238767 A CN 117238767A CN 202311504959 A CN202311504959 A CN 202311504959A CN 117238767 A CN117238767 A CN 117238767A
- Authority
- CN
- China
- Prior art keywords
- wafer
- etching
- metal layer
- crystal grain
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 80
- 238000005530 etching Methods 0.000 title claims abstract description 74
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 162
- 239000002184 metal Substances 0.000 claims abstract description 162
- 239000013078 crystal Substances 0.000 claims abstract description 67
- 238000002161 passivation Methods 0.000 claims abstract description 44
- 238000000151 deposition Methods 0.000 claims abstract description 30
- 238000001312 dry etching Methods 0.000 claims abstract description 19
- 238000001020 plasma etching Methods 0.000 claims abstract description 19
- 239000007769 metal material Substances 0.000 claims abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 41
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000010891 electric arc Methods 0.000 abstract description 21
- 239000010410 layer Substances 0.000 description 190
- 230000008569 process Effects 0.000 description 51
- 238000010586 diagram Methods 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 10
- 238000001259 photo etching Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 210000002381 plasma Anatomy 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 150000002500 ions Chemical group 0.000 description 2
- 238000010329 laser etching Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本申请公开了一种晶圆刻蚀方法、半导体器件制备方法以及半导体器件,涉及半导体制造技术领域。该方法包括:在晶圆上沉积顶层介质层后,对晶圆中的第一晶粒的顶层介质层进行刻蚀以形成通孔,在通孔中沉积金属材料以形成金属通孔;其中,第一晶粒为除晶圆标记区以外的晶粒;在晶圆上沉积顶层金属层,通过晶圆边缘曝光方式和金属干法刻蚀方式去除晶圆标记区的顶层金属层;在晶圆上沉积钝化层,通过等离子刻蚀方式在钝化层上刻蚀接线孔。通过上述技术手段,以通过去除晶圆标记区的顶层金属通孔和顶层金属层,解决了现有技术中标记区在进行等离子刻蚀时出现电弧放电现象的问题,避免晶圆标记区被电弧击穿。
Description
技术领域
本申请涉及半导体制备技术领域,尤其涉及一种晶圆刻蚀方法、半导体器件制备方法以及半导体器件。
背景技术
在半导体工艺过程中,由于晶圆的标记区没有有效晶粒,为了避免图案影响标记区的读取质量,因此标记区的顶部金属层会完整保留下来而没有刻蚀成图案。在对顶部金属层上一层的钝化层进行等离子刻蚀时,顶部金属层的铝结构会聚集较多的电荷,当电荷积累到一定数量时将建立局部电场,在较强的电场作用下电荷通过顶部金属层和顶层通孔来到下一金属层,从而出现电弧放电现象。
在现有技术中,可通过优化刻蚀设备的聚焦环部件,以增加半导体的上下电极之间的间距,确保等离子体分布更加均匀,从而提升了大部分半导体的刻蚀工艺的电弧放电窗口。但由于超高压隔离电容产品在设计时为了保证其承受高电压的特性,在形成钝化层的工艺过程中会增加很厚的钝化层材料,这使得在对较厚的钝化层进行等离子刻蚀时会引入更多的电荷,当电荷聚集形成较强的电场后标记区仍会出现电弧放电现象,导致标记区被电弧击穿,造成标记区的损坏。
发明内容
本申请提供一种晶圆刻蚀方法、半导体器件制备方法以及半导体器件,以通过去除晶圆标记区的顶层金属通孔和顶层金属层,解决了现有技术中标记区在进行等离子刻蚀时出现电弧放电现象的问题,避免晶圆标记区被电弧击穿,提高了晶圆刻蚀成功率和半导体器件的生产效率。
第一方面,本申请提供了一种晶圆刻蚀方法,包括:
在晶圆上沉积顶层介质层后,对所述晶圆中的第一晶粒的顶层介质层进行刻蚀以形成通孔,在所述通孔中沉积金属材料以形成金属通孔;其中,所述第一晶粒为除晶圆标记区以外的晶粒;
在所述晶圆上沉积顶层金属层,通过晶圆边缘曝光方式和金属干法刻蚀方式去除所述晶圆标记区的顶层金属层;
在所述晶圆上沉积钝化层,通过等离子刻蚀方式在所述钝化层上刻蚀接线孔。
第二方面,本申请提供了一种半导体器件制备方法,包括如第一方面所述的晶圆刻蚀方法。
第三方面,本申请提供了一种半导体器件,使用如第二方面所述的半导体器件制备方法制备得到。
在本申请中,通过在晶圆上沉积顶层介质层后,对晶圆中的第一晶粒的顶层介质层进行刻蚀以形成通孔,在通孔中沉积金属材料以形成金属通孔;其中,第一晶粒为除晶圆标记区以外的晶粒;在晶圆上沉积顶层金属层,通过晶圆边缘曝光方式和金属干法刻蚀方式去除晶圆标记区的顶层金属层;在晶圆上沉积钝化层,通过等离子刻蚀方式在钝化层上刻蚀接线孔。通过上述技术手段,可跳过对晶圆标记区的顶层介质层的刻蚀以去除晶圆标记区的顶层金属通孔,通过晶圆边缘曝光方式和金属干法刻蚀方式去除晶圆标记区的顶层金属层。当对晶圆标记区的钝化层进行等离子刻蚀时,由于晶圆标记区不存在顶层金属通孔和顶层金属层,使得晶圆标记区不会聚集电荷并形成电场,避免晶圆标记区出现电弧放电现象,解决了现有技术中标记区在进行等离子刻蚀时出现电弧放电现象的问题,避免晶圆标记区被电弧击穿,提高了晶圆刻蚀成功率和半导体器件的生产效率。
附图说明
图1是本申请实施例提供的一种晶圆刻蚀方法的流程图;
图2是本申请实施例提供的第一晶粒和晶圆标记区的剖面结构的第一对比示意图;
图3是本申请实施例提供的晶圆的俯视示意图;
图4是本申请实施例提供的第一晶粒和晶圆标记区的剖面结构的第二对比示意图;
图5是本申请实施例提供的去除晶圆标记区的顶层金属层的流程图;
图6是本申请实施例提供的第一晶粒和晶圆标记区的剖面结构的第三对比示意图;
图7是本申请实施例提供的第一晶粒和晶圆标记区的剖面结构的第四对比示意图;
图8是本申请实施例提供的第一晶粒和晶圆标记区的剖面结构的第五对比示意图;
图9是本申请实施例提供的晶圆标记区的剖面结构的示意图。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚,下面结合附图对本申请具体实施例作进一步的详细描述。可以理解的是,此处所描述的具体实施例仅仅用于解释本申请,而非对本申请的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本申请相关的部分而非全部内容。在更加详细地讨论示例性实施例之前应当提到的是,一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作(或步骤)描述成顺序的处理,但是其中的许多操作可以被并行地、并发地或者同时实施。此外,各项操作的顺序可以被重新安排。当其操作完成时处理可以被终止,但是还可以具有未包括在附图中的附加步骤。处理可以对应于方法、函数、规程、子例程、子程序等等。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象,而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施,且“第一”、“第二”等所区分的对象通常为一类,并不限定对象的个数,例如第一对象可以是一个,也可以是多个。此外,说明书以及权利要求中“和/或”表示所连接对象的至少其中之一,字符“/”,一般表示前后关联对象是一种“或”的关系。
在较为常见的现有实现方式中,为了避免晶圆标记区出现电弧放电现象,可通过优化刻蚀设备的聚焦环部件来增加半导体的上下电极之间的间距,确保等离子体分布更加均匀,从而提升了大部分半导体的刻蚀工艺的电弧放电窗口。这种方式可减少大部分晶圆刻蚀工艺出现电弧放电的问题,但对于超高压隔离电容这类产品不能很好地避免电弧放电缺陷的产生,原因在于,超高压隔离电容产品在设计时为了保证其承受高电压的特性,在形成钝化层的工艺过程中会增加很厚的钝化层材料,这使得在对较厚的钝化层进行等离子刻蚀时会引入更多的电荷,当电荷聚集形成较强的电场后,电荷通过顶部金属层和顶层金属通孔来到下一金属层,导致晶圆标记区出现强烈的电弧放电现象,晶圆标记区被电弧击穿并造成晶圆的损坏,大大影响了晶圆刻蚀的成功率和半导体器件的生产效率。
为解决上述问题,本实施例提供了一种晶圆刻蚀方法、半导体器件制备方法以及半导体器件,以通过去除晶圆标记区的顶层金属通孔和顶层金属层,解决了现有技术中标记区在进行等离子刻蚀时出现电弧放电现象的问题,避免晶圆标记区被电弧击穿,提高了晶圆刻蚀成功率和半导体器件的生产效率。
图1给出了本申请实施例提供的一种晶圆刻蚀方法的流程图。如图1所示,该晶圆刻蚀方法包括:
S110、在晶圆上沉积顶层介质层后,对晶圆中的第一晶粒的顶层介质层进行刻蚀以形成通孔,在通孔中沉积金属材料以形成金属通孔;其中,第一晶粒为除晶圆标记区以外的晶粒。
其中,顶层介质层为位于晶圆制成的半导体器件中各个介质层的顶层,但顶层介质层并非位于半导体器件的最上层。顶层介质层属于层间介质层,其位于顶层金属层和第一金属层的之间,其中,第一金属层为顶层金属层的下一金属层。顶层介质层的材料包括但不限于氮化硅、氧化硅、氟化SiO2、氢化碳氧化硅和多孔SiCOH等。在该实施例中,可采用化学气相沉积工艺在顶层金属层的下一金属层上沉积介质层对应的材料以形成顶层介质层。
第一晶粒为晶圆中用于封装为半导体器件的有效晶粒,晶圆标记区为晶圆中用于激光刻蚀晶圆标识的晶粒。对于晶圆中封装为半导体器件的有效晶粒,其顶层介质层需形成通孔,通过化学气相沉积工艺或原子层沉积工艺在通孔中填充金属(一般是钨)以形成顶层金属通孔,通过顶层金属通孔建立顶层金属层和第一金属层的电连接。对于晶圆中用于激光刻蚀晶圆标识的晶粒,其不用封装为半导体器件,因此在对有效晶粒进行通孔刻蚀时可跳过对晶圆标记区的晶粒的通孔刻蚀操作,以去除晶圆标记区的顶层金属通孔,以避免后续电荷通过顶层金属通孔形成电弧放电现象。由于晶圆标记区不会封装为半导体器件,因此晶圆标记区不形成顶层金属通孔也不会影响其余有效晶粒生产为半导体器件,本实施例不会对半导体器件的成品率造成影响,保证了半导体器件的生产效率。
图2是本申请实施例提供的第一晶粒和晶圆标记区的剖面结构的第一对比示意图。如图2所示,在对第一晶粒10的顶层介质层12进行通孔刻蚀并在通孔内沉积金属材料后,第一晶粒10的顶层介质层12形成顶层金属通孔13,顶层金属通孔13下方接触第一晶粒10的第一金属层11。由于在通孔刻蚀的工艺流程中跳过了对晶圆标记区20的顶层介质层22的通孔刻蚀操作,因此晶圆标记区20的顶层介质层22未形成顶层金属通孔,即顶层介质层22完整保留在晶圆标记区20的第一金属层21上方。
在该实施例中,在对第一晶粒的顶层介质层进行刻蚀以形成通孔时,可先在晶圆的顶层介质层上涂覆光刻胶,然后通过光刻工艺在第一晶粒的顶层介质层上形成通孔图案,最后通过干法刻蚀工艺或湿法刻蚀工艺在通孔图案处刻蚀以形成顶层介质层的通孔。其中,对第一晶粒进行光刻的过程为:遍历晶圆的各个晶粒以判断当前遍历到的待曝光晶粒为第一晶粒或属于晶圆标记区;若当前的待曝光晶粒为第一晶粒,则基于通孔掩膜对第一晶粒进行曝光处理,以在第一晶粒的顶层介质层上形成通孔图案;若当前的待曝光晶粒属于晶圆标记区,则跳过待曝光晶粒的曝光处理。示例性的,图3是本申请实施例提供的晶圆的俯视示意图。如图3所示,从左往右和从上往下遍历晶圆30的各个晶粒,当遍历到第一排第一列的待曝光晶粒时,确定该待曝光晶粒属于晶圆标记区32(白色区域),则不对当前遍历的晶粒做曝光处理,而是遍历下一个待曝光晶粒。当遍历到第二排第三列的待曝光晶粒时,确定该待曝光晶粒为第一晶粒31(阴影区域内的每个矩形),则通过通孔掩膜对第一晶粒31进行曝光以在第一晶粒31的光刻胶上刻出通孔图案。当遍历结束后,第一晶粒31上刻有通孔图案而晶圆标记区没有通孔图案。进一步的,通过干法刻蚀工艺或湿法刻蚀工艺对晶圆进行处理,由于第一晶粒的通孔图案处没有光刻胶的保护,因此第一晶粒在通孔图案处会形成顶层介质层的通孔,而晶圆标记区的整个区域覆盖有光刻胶,因此晶圆标记区的顶层介质层没有形成通孔。将晶圆剩余的光刻胶去除后,在第一晶粒的通孔中沉积金属材料以生成顶层金属通孔。本实施例在对晶圆的各个晶粒进行光刻工艺的流程中跳过对晶圆标记区的曝光处理,实现了去除晶圆标记区的顶层金属通孔的同时无需大幅度调整光刻工艺的流程,保证了顶层介质层的刻蚀效率。
在一实施例中,顶层介质层沉积在晶圆的第一金属层上,第一金属层形成后会刻蚀上特定的图案,由于顶层介质层和钝化层均为透光材料,晶圆标记区上第一金属层上刻蚀的图案会影响晶圆标记区上标识的读取和识别。对此,本实施例提出,在晶圆上沉积第一金属层后,对第一晶粒的第一金属层进行刻蚀。本实施例以在第一金属层上刻蚀沟槽为例进行描述。图4是本申请实施例提供的第一晶粒和晶圆标记区的剖面结构的第二对比示意图。如图4所示,采用物理气相沉积工艺、化学气相沉积工艺或者金属溅射沉积工艺形成铝膜层,该铝膜层即为第一金属层。之后,对第一晶粒10的第一金属层11进行刻蚀以在第一金属层11上形成沟槽14。由于在第一金属层的刻蚀工艺流程中跳过了对晶圆标记区20的第一金属层21的刻蚀,因此晶圆标记区20未形成沟槽,即晶圆标记区20的第一金属层21完整保留下来,避免了晶圆标记区20的第一金属层21上刻蚀图案影响了晶圆标记区20的标识的读取和识别。晶圆标记区不会封装为半导体器件,因此晶圆标记区的第一金属层未刻蚀图案也不会影响半导体器件的成品率,保证了半导体器件的生产效率。需要说明的,第一金属层上的图案由半导体器件的器件类型决定,本实施例在第一金属层上刻蚀凹槽仅用于举例说明。
在该实施例中,在对第一晶粒的第一金属层进行刻蚀以形成凹槽时,可先在晶圆的第一金属层上涂覆一层光刻胶,然后通过光刻工艺在第一晶粒的光刻胶上形成凹槽图案,最后通过干法刻蚀工艺或湿法刻蚀工艺对晶圆上未被光刻胶覆盖的区域进行刻蚀,以在第一晶粒的第一金属层上刻蚀出凹槽。其中,对第一晶粒进行光刻的过程为:遍历晶圆的各个晶粒以判断当前遍历到的待曝光晶粒为第一晶粒或属于晶圆标记区;若当前的待曝光晶粒为第一晶粒,则基于第一预设掩膜对第一晶粒进行曝光处理,以在第一晶粒的第一金属层上形成第一预设掩膜对应的图案;若当前的待曝光晶粒属于晶圆标记区,则跳过待曝光晶粒的曝光处理。其中,第一预设掩膜为第一金属层上刻蚀的图案对应的掩膜,例如当在第一金属层上刻蚀凹槽时,第一预设掩膜为凹槽掩膜。参考图3,从左往右和从上往下遍历晶圆30的各个晶粒,当遍历到第一排第一列的待曝光晶粒时,确定该待曝光晶粒属于晶圆标记区32(白色区域),则不对当前遍历的晶粒做曝光处理,而是遍历下一个待曝光晶粒。当遍历到第二排第三列的待曝光晶粒时,确定该待曝光晶粒为第一晶粒31(阴影区域内的每个矩形),则通过凹槽掩膜对第一晶粒31进行曝光以在第一晶粒的晶粒31的光刻胶上刻出凹槽图案。当遍历结束后,第一晶粒31上刻有凹槽图案而晶圆标记区没有凹槽图案。进一步的,通过干法刻蚀工艺或湿法刻蚀工艺对晶圆进行处理,由于第一晶粒的凹槽图案处没有光刻胶的保护,因此第一晶粒在凹槽图案处会形成第一金属层的凹槽,而晶圆标记区的整个区域覆盖有光刻胶,因此晶圆标记区的第一金属层没有形成凹槽,之后将晶圆剩余的光刻胶去除。本实施例在对晶圆的各个晶粒进行光刻工艺的流程中跳过对晶圆标记区的曝光处理,实现了不在晶圆标记区的第一金属层上刻蚀图案的同时无需大幅度调整光刻工艺的流程,保证了第一金属层的刻蚀效率。
S120、在晶圆上沉积顶层金属层,通过晶圆边缘曝光方式和金属干法刻蚀方式去除晶圆标记区的顶层金属层。
其中,顶层金属层为位于晶圆制成的半导体器件中各个金属层的顶层。示例性的,通过采用物理气相沉积工艺、化学气相沉积工艺或者金属溅射沉积工艺在顶层介质层上方沉积一层铝膜以形成顶层金属层。由于晶圆标记区不用封装为半导体器件,因此在晶圆的各个晶粒上沉积顶层金属层后,为防止后续电荷在晶圆标记区的顶层金属层聚集并形成电弧放电现象,可通过晶圆边缘曝光方式和金属干法刻蚀方式去除晶圆标记区的顶层金属层,保证半导体器件的成品率的同时,保证晶圆标识区的安全性。其中,晶圆边缘曝光方式(Wafer Edge Expose,WEE)为用于去除晶圆边缘堆积的光刻胶的工艺流程。在对顶层金属层刻蚀对应图案时,需在顶层金属层沉积光刻胶并利用晶圆边缘曝光方式去除晶圆边缘堆积的光刻胶,之后通过光刻工艺流程和金属干法刻蚀工艺流程在顶层金属层上刻蚀图案。而本实施例在晶圆边缘曝光方式去除晶圆边缘堆积的光刻胶的同时,利用晶圆边缘曝光方式去除晶圆标记区上涂覆的光刻胶,以便后续在金属干法刻蚀工艺流程中将晶圆标记区上没有光刻胶保护的顶层金属层去除。
在该实施例中,图5是本申请实施例提供的去除晶圆标记区的顶层金属层的流程图。如图5所示,该去除晶圆标记区的顶层金属层的步骤具体包括S1201-S1203:
S1201、在晶圆上涂覆光刻胶,通过晶圆边缘曝光方式将晶圆标记区的光刻胶去除。
示例性的,在晶圆的各个晶粒的顶层金属层上涂覆一层光刻胶,基于晶圆标记区的形状,通过晶圆边缘曝光方式对晶圆标记区的光刻胶进行曝光处理,以去除晶圆标记区的光刻胶。例如,将晶圆标记区的形状和尺寸给到光刻工程师,以便光刻工程师在利用晶圆边缘曝光方式去除顶层金属层的边缘堆积的光刻胶的同时,基于晶圆标记区的形状和尺寸去除晶圆标记区涂覆的光刻胶。图6是本申请实施例提供的第一晶粒和晶圆标记区的剖面结构的第三对比示意图。如图6所示,在通过晶圆边缘曝光方式将晶圆标记区的光刻胶去除后,第一晶粒10的顶层金属层15上方还涂覆有完整的光刻胶16,而晶圆标记区20的顶层金属层23上方没有光刻胶。
S1202、基于第二预设掩膜对第一晶粒进行曝光处理,以在第一晶粒的第一金属层上形成第二预设掩膜对应的图案。
本实施例以在顶层金属层上刻蚀布线为例进行描述。第二预设掩膜为顶层金属层上刻蚀的图案对应的掩膜,即当顶层金属层上刻蚀布线时,第二预设掩膜为布线掩膜。在一实施例中,遍历晶圆的各个晶粒,以通过布线掩膜对相应遍历到的晶粒进行曝光处理。若当前遍历到的晶粒为第一晶粒,则对第一晶粒进行曝光处理时可在第一晶粒上形成布线图案的光刻胶。若当前遍历到的晶粒为晶圆标记区,由于晶圆标记区没有光刻胶,则对晶圆标记区进行曝光处理时不会在晶圆标记区上形成布线图案。在另一实施例中,遍历晶圆的各个晶粒,若当前遍历到的晶粒为第一晶粒,则通过布线掩膜对相应遍历到的晶粒进行曝光处理,以在第一晶粒上形成布线图案的光刻胶。若当前遍历到的晶粒属于晶圆标记区,则跳过对该晶粒的曝光处理,因为无论对不对晶圆标记区做曝光处理,都不会在晶圆标记区上形成布线图案。
示例性的,图7是本申请实施例提供的第一晶粒和晶圆标记区的剖面结构的第四对比示意图。在遍历完晶圆的各个晶粒后,第一晶粒10的顶层金属层15上形成了布线图案的光刻胶16,而晶圆标记区20的顶层金属层23没有光刻胶覆盖。
S1203、通过金属干法刻蚀方式对晶圆的顶层金属层进行刻蚀,以将晶圆标记区的顶层金属层去除。
示例性的,在遍历完晶圆的各个晶粒后,通过金属干法刻蚀方式对晶圆的各个晶粒的顶层金属层进行刻蚀。图8是本申请实施例提供的第一晶粒和晶圆标记区的剖面结构的第五对比示意图。参考图7和图8,第一晶粒10的顶层金属层15上没有光刻胶16覆盖的区域被刻蚀掉,使得第一晶粒10的顶层金属层15形成了布线结构。而晶圆标记区20的顶层金属层23没有光刻胶的覆盖,使得整个顶层金属层23被刻蚀掉,成功去除了晶圆标记区20的顶层金属层23。之后,将第一晶粒上剩余的光刻胶去除。
本实施例通过在对晶圆的顶层金属层进行刻蚀的工艺流程中借用工艺流程中已有的方式去除晶圆标记区的顶层金属层,实现了去除晶圆标记区的顶层金属层的同时不影响第一晶粒在顶层金属层上刻蚀图案的处理效率,也不增加额外的工艺成本。
S130、在晶圆上沉积钝化层,通过等离子刻蚀方式在钝化层上刻蚀接线孔。
示例性的,图9是本申请实施例提供的晶圆标记区的剖面结构的示意图。如图9所示,在晶圆的各个晶粒上沉积钝化层后,晶圆标记区20的顶层介质层22上覆盖一层钝化层24。因此在通过等离子刻蚀方式在晶圆标记区20的钝化层24上刻蚀接线孔时不会再聚集电荷,晶圆标记区不会再出现电弧放电现象,提高了晶圆刻蚀的成功率和半导体器件的生产效率。而第一晶粒的顶层金属层上覆盖一层钝化层,并通过等离子刻蚀方式在第一晶粒的钝化层上刻蚀接线孔后,第一晶粒可封装为半导体器件,保证了半导体器件的成品率。
在该实施例中,在晶圆上沉积氮化硅和氧化硅以形成钝化层。示例性的,通过化学气相沉积工艺在晶圆的各个晶粒上沉积氮化硅和氧化硅以形成薄膜,并通过化学机械抛光工艺对该薄膜进行抛光处理以形成钝化层。本实施例通过在晶圆上沉积由氮化硅和氧化硅形成的钝化层,以保护晶圆不受机械损坏或化学腐蚀的影响。
在该实施例中,在晶圆上沉积钝化层后,可通过激光在晶圆标记区的钝化层打印晶圆的标识,以便于晶圆标识的读取和识别。
需要说明的,在晶圆刻蚀过程中,若仅是将晶圆标记区的顶层金属通孔去除而保留顶层金属层,在通过等离子刻蚀方式对晶圆标记区的钝化层进行刻蚀时,刻蚀产生的CH3+和CH2+等离子团会吸附电荷,由于晶圆标记区的钝化层下层还是顶层金属层,等离子体会不均匀分布在晶圆标记区与相邻第一晶粒的交接区吸附更多电荷,当离子团吸附到足够多电荷时即可与相邻第一晶粒的顶层金属层之间形成电荷通路,进而产生电弧放电现象。因此,仅仅去除晶圆标记区的顶层金属通孔无法阻断晶圆标记区钝化层刻蚀过程中电荷积累导致的横向泄放路径,无法防止电弧放电现象的产生。对此,唯有解决钝化层刻蚀过程中电荷积累的问题才能有效防止电弧缺陷的发生,而本实施例在将晶圆标记区的顶层金属层去除后,晶圆标记区的钝化层下方不再存在大块的金属材料,破坏了钝化层刻蚀过程中电荷积累的结构,从根本上解决了电荷积累的问题,有效预防电弧放电现象的产生。
在上述实施例的基础上,本申请实施例还提供了一种半导体器件制备方法以及采用半导体器件制备方法制备得到的半导体器件,该半导体器件制备方法包括如上述实施例描述的晶圆刻蚀方法。本实施例在制备半导体器件的过程中,采用上述实施例提供的晶圆刻蚀方法在第一晶粒沉积第一金属层、顶层介质层、顶层金属层和钝化层并刻蚀各层对应的图案同时,去除晶圆标记区的顶层金属层和顶层金属通孔,避免后续通过等离子刻蚀晶圆标记区的钝化层时引发电弧放电现象,确保了晶圆标记区的安全性,且不会影响半导体器件的成品率,提高了晶圆刻蚀成功率和半导体器件的生产效率。
综上,本申请实施例提供的晶圆刻蚀方法、半导体器件制备方法和半导体器件,通过在晶圆上沉积顶层介质层后,对晶圆中的第一晶粒的顶层介质层进行刻蚀以形成通孔,在通孔中沉积金属材料以形成金属通孔;其中,第一晶粒为除晶圆标记区以外的晶粒;在晶圆上沉积顶层金属层,通过晶圆边缘曝光方式和金属干法刻蚀方式去除晶圆标记区的顶层金属层;在晶圆上沉积钝化层,通过等离子刻蚀方式在钝化层上刻蚀接线孔。通过上述技术手段,可跳过对晶圆标记区的顶层介质层的刻蚀以去除晶圆标记区的顶层金属通孔,通过晶圆边缘曝光方式和金属干法刻蚀方式去除晶圆标记区的顶层金属层。当对晶圆标记区的钝化层进行等离子刻蚀时,由于晶圆标记区不存在顶层金属通孔和顶层金属层,使得晶圆标记区不会聚集电荷并形成电场,避免晶圆标记区出现电弧放电现象,解决了现有技术中标记区在进行等离子刻蚀时出现电弧放电现象的问题,避免晶圆标记区被电弧击穿,提高了晶圆刻蚀成功率和半导体器件的生产效率。
上述仅为本申请的较佳实施例及所运用的技术原理。本申请不限于这里的特定实施例,对本领域技术人员来说能够进行的各种明显变化、重新调整及替代均不会脱离本申请的保护范围。因此,虽然通过以上实施例对本申请进行了较为详细的说明,但是本申请不仅仅限于以上实施例,在不脱离本申请构思的情况下,还可以包括更多其他等效实施例,而本申请的范围由权利要求的范围决定。
Claims (10)
1.一种晶圆刻蚀方法,其特征在于,包括:
在晶圆上沉积顶层介质层后,对所述晶圆中的第一晶粒的顶层介质层进行刻蚀以形成通孔,在所述通孔中沉积金属材料以形成金属通孔;其中,所述第一晶粒为除晶圆标记区以外的晶粒;
在所述晶圆上沉积顶层金属层,通过晶圆边缘曝光方式和金属干法刻蚀方式去除所述晶圆标记区的顶层金属层;
在所述晶圆上沉积钝化层,通过等离子刻蚀方式在所述钝化层上刻蚀接线孔。
2.根据权利要求1所述的晶圆刻蚀方法,其特征在于,在所述对所述晶圆中的第一晶粒的顶层介质层进行刻蚀以形成通孔时,包括:
若当前的待曝光晶粒为第一晶粒,则基于通孔掩膜对所述第一晶粒进行曝光处理,以在所述第一晶粒的顶层介质层上形成通孔图案;
若当前的待曝光晶粒属于晶圆标记区,则跳过所述待曝光晶粒的曝光处理。
3.根据权利要求1所述的晶圆刻蚀方法,其特征在于,在所述晶圆上沉积顶层介质层之前,还包括:
在所述晶圆上沉积第一金属层后,对所述第一晶粒的第一金属层进行刻蚀;其中,所述第一金属层为顶层金属层的下一金属层。
4.根据权利要求3所述的晶圆刻蚀方法,其特征在于,所述对所述第一晶粒的第一金属层进行刻蚀时,包括:
若当前的待曝光晶粒为第一晶粒,则基于第一预设掩膜对所述第一晶粒进行曝光处理,以在所述第一晶粒的第一金属层上形成所述第一预设掩膜对应的图案;
若当前的待曝光晶粒属于晶圆标记区,则跳过所述待曝光晶粒的曝光处理。
5.根据权利要求1所述的晶圆刻蚀方法,其特征在于,所述通过晶圆边缘曝光方式和金属干法刻蚀方式去除所述晶圆标记区的顶层金属层,包括:
在所述晶圆上涂覆光刻胶,通过晶圆边缘曝光方式将所述晶圆标记区的光刻胶去除;
基于第二预设掩膜对所述第一晶粒进行曝光处理,以在所述第一晶粒的第一金属层上形成所述第二预设掩膜对应的图案;
通过金属干法刻蚀方式对所述晶圆的顶层金属层进行刻蚀,以将所述晶圆标记区的顶层金属层去除。
6.根据权利要求1所述的晶圆刻蚀方法,其特征在于,所述通过晶圆边缘曝光方式将所述晶圆标记区的光刻胶去除,包括:
基于所述晶圆标记区的形状,通过所述晶圆边缘曝光方式对所述晶圆标记区的光刻胶进行曝光处理,以去除所述晶圆标记区的光刻胶。
7.根据权利要求1所述的晶圆刻蚀方法,其特征在于,所述在所述晶圆上沉积钝化层,包括:
在所述晶圆上沉积氮化硅和氧化硅以形成钝化层。
8.根据权利要求7所述的晶圆刻蚀方法,其特征在于,在所述晶圆上沉积钝化层之后,还包括:
通过激光在所述晶圆标记区的钝化层打印所述晶圆的标识。
9.一种半导体器件制备方法,其特征在于,包括如权利要求1-8任一项所述的晶圆刻蚀方法。
10.一种半导体器件,其特征在于,使用如权利要求9所述的半导体器件制备方法制备得到。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311504959.4A CN117238767A (zh) | 2023-11-13 | 2023-11-13 | 晶圆刻蚀方法、半导体器件制备方法以及半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311504959.4A CN117238767A (zh) | 2023-11-13 | 2023-11-13 | 晶圆刻蚀方法、半导体器件制备方法以及半导体器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117238767A true CN117238767A (zh) | 2023-12-15 |
Family
ID=89098751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311504959.4A Pending CN117238767A (zh) | 2023-11-13 | 2023-11-13 | 晶圆刻蚀方法、半导体器件制备方法以及半导体器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117238767A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117594427A (zh) * | 2024-01-18 | 2024-02-23 | 粤芯半导体技术股份有限公司 | 一种提高激光标记区域清晰度的方法 |
CN117976534A (zh) * | 2024-04-02 | 2024-05-03 | 粤芯半导体技术股份有限公司 | 一种防止钝化层蚀刻产生电弧击穿的方法及晶圆制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101789391A (zh) * | 2009-01-23 | 2010-07-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
US20210335659A1 (en) * | 2020-04-23 | 2021-10-28 | International Business Machines Corporation | Fully aligned via interconnects with partially removed etch stop layer |
CN115831865A (zh) * | 2023-02-24 | 2023-03-21 | 广州粤芯半导体技术有限公司 | 一种减小晶圆标记区域电弧放电的结构及方法 |
CN116130412A (zh) * | 2023-01-31 | 2023-05-16 | 华虹半导体(无锡)有限公司 | 刻蚀顶层金属层时避免电弧放电的方法 |
-
2023
- 2023-11-13 CN CN202311504959.4A patent/CN117238767A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101789391A (zh) * | 2009-01-23 | 2010-07-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
US20210335659A1 (en) * | 2020-04-23 | 2021-10-28 | International Business Machines Corporation | Fully aligned via interconnects with partially removed etch stop layer |
CN116130412A (zh) * | 2023-01-31 | 2023-05-16 | 华虹半导体(无锡)有限公司 | 刻蚀顶层金属层时避免电弧放电的方法 |
CN115831865A (zh) * | 2023-02-24 | 2023-03-21 | 广州粤芯半导体技术有限公司 | 一种减小晶圆标记区域电弧放电的结构及方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117594427A (zh) * | 2024-01-18 | 2024-02-23 | 粤芯半导体技术股份有限公司 | 一种提高激光标记区域清晰度的方法 |
CN117976534A (zh) * | 2024-04-02 | 2024-05-03 | 粤芯半导体技术股份有限公司 | 一种防止钝化层蚀刻产生电弧击穿的方法及晶圆制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN117238767A (zh) | 晶圆刻蚀方法、半导体器件制备方法以及半导体器件 | |
US7319073B2 (en) | Method of reducing silicon damage around laser marking region of wafers in STI CMP process | |
JP2001345294A (ja) | 半導体装置の製造方法 | |
CN115831865A (zh) | 一种减小晶圆标记区域电弧放电的结构及方法 | |
KR102295029B1 (ko) | 반도체 소자의 제조방법 | |
US6239035B1 (en) | Semiconductor wafer fabrication | |
CN1905153A (zh) | 降低浅沟绝缘化学机械抛光工艺造成的晶片伤害的方法 | |
TWI774311B (zh) | 用於半導體元件的鈍化層及其製造方法 | |
KR20080084423A (ko) | 반도체 소자의 제조 방법 | |
KR19990013749A (ko) | 반도체 집적 회로 제조 방법 및 반도체 집적 회로 웨이퍼 제조방법 | |
US20240194716A1 (en) | Tapered backside ground structure for pixel array | |
JP3972988B2 (ja) | 半導体装置の製造方法 | |
CN117832078A (zh) | 避免晶圆边缘电弧放电的钝化层刻蚀方法、结构及应用 | |
KR100386453B1 (ko) | 반도체 장치의 에지 비드 제거 방법 | |
CN102867741B (zh) | 半导体的制造方法 | |
US20230369104A1 (en) | Method for manufacturing semiconductor device | |
KR100781442B1 (ko) | 웨이퍼 에지 비드 제거 방법 | |
KR100645459B1 (ko) | 반도체 장치 제조 방법 | |
KR20070060349A (ko) | 반도체 소자의 스토리지전극 형성방법 | |
WO2004082000A1 (en) | Method for forming pattern in semi-conductor device | |
KR970007107B1 (ko) | 반도체 소자의 평탄화막 형성 방법 | |
KR100472034B1 (ko) | 박막 커패시터 및 그 제조 방법 | |
KR101037419B1 (ko) | 반도체 소자 및 그의 형성 방법 | |
KR100613344B1 (ko) | 반도체 소자의 제조 방법 | |
KR100251227B1 (ko) | 웨이퍼 엣지에서의 막질 적층 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |