CN117199132A - 一种集成sbd二极管的vdmosfet及其制备方法 - Google Patents

Abstract

本发明公开了一种集成SBD二极管的VDMOSFET及其制备方法，所述集成SBD二极管的VDMOSFET包括第一阱区和多个SBD金属板；所述第一阱区上沉积有所述多个SBD金属板；所述第一阱区位于第二阱区和第三阱区之间，所述第二阱区和第三阱区上沉积有源极金属；所述SBD金属板之间存在间隔，所述多个SBD金属板在所述第一阱区上的投影面积之和与所述第一阱区的面积之比满足预设范围。本发明提供的集成SBD二极管的VDMOSFET器件能够使得SBD的面积与器件比例合理，使SBD最小面积地均匀分散了MOSFET关闭时的反向电流，提高抗浪涌电流能力，兼顾了快速的反向恢复速度和降低SBD的负面效果。

Description

一种集成SBD二极管的VDMOSFET及其制备方法

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种集成SBD二极管的VDMOSFET及其制备方法。

背景技术

VDMOSFET全称垂直型双扩散金属氧化物半导体场效应晶体管，具有高输入阻抗，开关速度快，热稳定性好等优点，同时具有正温度系数和良好的电流自调节能力，被广泛应用于多个领域。

VDMOSFET在关闭过程中，VDMOSFET寄生的体二极管会影响VDMOSFET的反向恢复特性。为了提高其可靠性和开关速度，常见的做法是在VDMOSFET的结构中集成SBD二极管以替代器件寄生的体二极管。一方面，由于二极管的反向恢复时间大于SBD二极管，因此集成SBD后VDMOSFET反向恢复速度更快；另一方面，由于SBD的存在使得关断器件时的浪涌电流不经过体二极管区域，进而增加了VDMOSFET器件的可靠性。然而，集成SBD同时也会影响VDMOSFET器件的性能，例如漏电、使得器件的导通电压增加等。

发明内容

为了解决上述提出的至少一个技术问题，本发明提供一种集成SBD二极管的VDMOSFET及其制备方法，能够使得集成SBD的VDMOSFET在具有快速反向恢复能力的同时，降低SBD的负面影响，提高器件抗浪涌电流的能力。

本发明提供了一种集成SBD二极管的VDMOSFET，包括：

第一阱区和多个SBD金属板；

所述第一阱区上沉积有所述多个SBD金属板；所述第一阱区位于第二阱区和第三阱区之间，所述第二阱区和第三阱区上沉积有源极金属；

所述SBD金属板之间存在间隔，所述多个SBD金属板在所述第一阱区表面上的投影面积之和与所述第一阱区表面的面积之比满足预设范围。

在一种可能实施的方式中，所述第一阱区内开设有多个凹槽，所述SBD金属板嵌入在所述凹槽内。

在一种可能实施的方式中，所述第二阱区、所述第三阱区的浓度均小于所述第一阱区的浓度。

在一种可能实施的方式中，所述SBD金属板的宽度小于或等于所述第一阱区的宽度。

在一种可能实施的方式中，所述预设范围为(1/10，1/2)。

在一种可能实施的方式中，当所述多个SBD金属板的个数大于2个时，两两所述SBD金属板之间的间隔相等。

在一种可能实施的方式中，所述SBD金属板在所述第一阱区的投影形状包括矩形、三角形或圆形。

本发明还提供了一种集成SBD二极管的VDMOSFET的制备方法，所述方法包括：

提供第一阱区和多个SBD金属板；

在所述第一阱区上沉积所述多个SBD金属板；所述第一阱区位于第二阱区和第三阱区之间，所述第二阱区和第三阱区上沉积有源极金属；

所述SBD金属板之间存在间隔，所述多个SBD金属板在所述第一阱区表面上的投影面积之和与所述第一阱区表面的面积之比满足预设范围。

在一种可能实施的方式中，在所述第一阱区上沉积所述多个SBD金属板，包括：

在所述第一阱区内刻蚀多个凹槽；

将所述SBD金属板嵌入所述凹槽内。

在一种可能实施的方式中，所述的一种集成SBD二极管的VDMOSFET的制备方法，还包括：

提供衬底，在所述衬底上通过离子注入和离子掺杂形成所述第一阱区、所述第二阱区和所述第三阱区；

在所述衬底下方沉积金属或半导体材料得到漏极；

在所述第二阱区、所述第三阱区上方形成绝缘层，在所述绝缘层上方沉积金属或半导体材料得到栅极。

与现有技术相比，本发明的有益效果在于：

本发明公开了一种集成SBD二极管的VDMOSFET，包括第一阱区和多个SBD金属板；所述第一阱区上沉积有所述多个SBD金属板；所述第一阱区位于第二阱区和第三阱区之间，所述第二阱区和第三阱区上沉积有源极金属；所述SBD金属板之间存在间隔，所述多个SBD金属板在所述第一阱区表面上的投影面积之和与所述第一阱区表面的面积之比满足预设范围。

本发明提供的集成SBD二极管的VDMOSFET器件能够使得SBD的面积与器件比例合理，使SBD最小面积地均匀分散了MOSFET关闭时的反向电流，提高抗浪涌电流能力，兼顾了快速的反向恢复速度和降低SBD的负面效果。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本公开。

附图说明

为了更清楚地说明本发明实施例或背景技术中的技术方案，下面将对本发明实施例或背景技术中所需要使用的附图进行说明。

此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本公开的实施例，并与说明书一起用于说明本公开的技术方案。

图1为现有的一种MOSFET产生寄生体二极管的原理示意图；

图2为图1集成了SBD二极管后的结构示意图；

图3为现有的VDMOSFET集成SBD二极管的原理示意图；

图4为本发明实施例提供的一种集成SBD二极管的VDMOSFET器件的结构示意图；

图5为本发明另一实施例提供的一种集成SBD二极管的VDMOSFET器件的结构示意图；

图6为本发明又一实施例提供的一种集成SBD二极管的VDMOSFET器件的结构示意图；

图7为本发明实施例提供的一种交错式集成SBD二极管的VDMOSFET器件结构的俯视图。

图8为本发明实施例提供的一种集成SBD二极管的VDMOSFET的制备方法的流程示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

以下揭露内容提供诸多不同的实施例或实例以实施所提供标的物的不同特征。下文描述组件及布置的具体实例以使本揭露简明。当然，这些仅是实例并不旨在进行限制。举例来说，在以下说明中，第一特征形成在第二特征之上或形成在第二特征上可包括第一特征与第二特征形成为直接接触的实施例，且还可包括额外特征可形成在第一特征与第二特征之间以使得第一特征与第二特征可能不直接接触的实施例。另外，本揭露可在各种实例中重复使用参考编号及/或字母。此重复是出于简明及清晰目的，本质上并不规定所论述的各种实施例及/或配置之间的关系。

本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括A、B、C中的至少一种，可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。

需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

另外，为了更好地说明本发明，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本发明同样能够实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本发明的主旨。

目前，为了优化VDMOSFET器件的部分性能，通常会在VDMOSFET器件上集成SBD二极管，这样以来既加快了其反向恢复速度，应用于更高速的开关电路以节约能耗，又能因为使得关断器件时的浪涌电流不经过体二极管区域，以提高器件的可靠性。

然而，集成SBD二极管后也会进一步影响VDMOSFET器件的其他性能，例如会引起漏电、导通电压增加的问题。为此，本发明提供了一种集成SBD二极管的VDMOSFET及其制备方法，通过分散式地集成SBD，使得SBD金属板的总面积与第一阱区的面积之比满足预设范围，因此能够兼顾器件快速反向恢复能力和降低SBD的负面效果，提高器件的抗浪涌电流能力。

参见图1，图1提供了一种现有的垂直型MOSFET器件的结构。根据图1可知，在MOSFET器件中由于源极金属的欧姆接触，会形成一个体内的寄生二极管。该二极管在MOSFET在关闭过程中，会影响MOSFET的反向恢复特性，降低恢复速度。为了提高其可靠性和开关速度，其中一种方法就是在MOSFET的结构中集成SBD二极管以替代器件寄生的体二极管，如图2所示。

需要说明的是，SBD二极管全称为肖特基势垒二极管(Schottky Barrier Diode)，是一种特殊类型的二极管。它与常见的PN结二极管不同，SBD二极管是由金属与半导体之间形成的肖特基势垒组成。

SBD二极管的主要特点包括：

快速开关速度：由于肖特基势垒的形成，SBD二极管具有很快的开关速度和反向恢复时间。

低正向压降：相对于普通的PN结二极管，SBD二极管具有较低的正向电压压降。这意味着在正向导通状态下，它的功耗较低。

逆向漏电流小：与PN结二极管相比，SBD二极管在正向偏置条件下的逆向漏电流较小。

由于SBD二极管有诸多优点，因此在高频电路、功率电子设备和混合信号电路中被广泛使用。

参见图2，图2提供了集成SBD二极管的MOSFET的正视图。将正视图剖面可以看到，通过在阱区上沉积金属板，形成肖特基接触，而形成的肖特基势垒可以将原先经过寄生二极管的电流转移到SBD二极管处。

因此，图2中，集成SBD二极管的MOSFET也至少能实现两个优点：首先，其反向恢复时间比没有集成的MOSFET更快，可以应用于更高速的开关电路以节约能耗，原因是体二极管的反向恢复时间大于SBD二极管；其次是增加了可靠性，因为SBD的存在使得关断器件时的浪涌电流不经过体二极管区域。

基于图2的集成方式，在形成VDMOSFET时也可按照相同的方式进行集成。需要说明的是，功率VDMOSFET通常是由多个元胞并联而成，并联的元胞结构可以增大整个器件的导电沟道长度L，提高器件的电流能力。在实现时必须保证每个元胞都必须是可靠的，否则一个元胞的失效就会导致整个器件失效。

参见图3，图3为一种现有的集成SBD二极管的功率VDMOSFET的俯视图。根据图3可知，在集成SBD二极管时，通常是将一整块的肖特基金属沉积在P-well区的上方，然而这种做法本身也会给VDMOSFET器件带来一些问题：由于SBD二极管使用金属-半导体接触，其反向漏电流相对较高，同时集成的一大片SBD二极管后器件的导通电压也会大大增加。

因此，为了兼顾集成SBD二极管的优点和缺点，使得尽量在最小的SBD负面效果下，优化分散浪涌电流效果，提高抗浪涌电流能力。本发明提供了一种集成SBD二极管的VDMOSFET。

请参阅图4，图4为本发明实施例提供了的一种集成SBD二极管的VDMOSFET的器件结构。

一种集成SBD二极管的VDMOSFET，包括：

第一阱区02和多个SBD金属板01；

第一阱区02上沉积有多个SBD金属板01；第一阱区02位于第二阱区03和第三阱区04之间，第二阱区03和第三阱区04上沉积有源极05金属；

SBD金属板01之间存在间隔，多个SBD金属板01在第一阱区02表面上的投影面积之和与第一阱区02表面的面积之比满足预设范围。

SBD金属板01是指用于构建肖特基势垒二极管的金属层。Schottky势垒二极管是一种潜在垒高较低的二极管，由金属与半导体之间的接触形成。SBD金属板01通常是以高反射率和高导电性的金属材料制成，SBD金属板01被沉积或蒸镀在半导体衬底上，与半导体形成一个良好的金属-半导体接触面，并产生一个低势垒高度，从而实现快速的电子注入和导流。

第一阱区02通常是指P-well区，通过在衬底上进行离子注入和离子掺杂后得到。

浪涌电流是指在电路中突然出现的瞬态电流峰值。它通常是由于突发事件(如电源开关、电源故障、雷击等)引起的电力波动或干扰导致的。浪涌电流具有高峰值、短时长和快速变化的特点，它可能会对电子设备和电路造成损坏或故障。因此，在电路设计中，通常需要采取一些措施来限制和抑制浪涌电流的影响。

VDMOSFET(Vertical Double-diffused MOSFET)是一种垂直双扩散金属氧化物半导体场效应晶体管器件。它具有高电压和高功率驱动能力的特点，常用于功率电子应用中。VDMOSFET器件的工作原理是通过栅极电压的变化控制漏极和源极05之间的导通。当栅极施加正电压时，形成一个导电通道，允许电流从源极05流向漏极。当栅极施加零电压或负电压时，导电通道截止，电流无法从源极05流向漏极。

VDMOSFET器件的基本单元是一个垂直的结构，包括漏极(Drain)、源极05(Source)、栅极(Gate)和衬底(Substrate)。下面是VDMOSFET器件的元胞结构简要描述：

漏极(Drain)：漏极是负责接收电流的引脚，通常是P型衬底区域。它连接到外部的负电压或功率载荷，通过漏结(Drain Junction)将电流引入VDMOSFET。

源极05(Source)：源极05是负责提供电流的引脚，通常是N型衬底区域。它通过源极05金属连接到外部电源，将电流注入VDMOSFET。

栅极(Gate)：栅极是控制电流流动的引脚，负责控制VDMOSFET的导通和截止。栅极一般是由金属或多晶硅组成，通过栅极绝缘层(Gate Insulator)与衬底隔离。

衬底(Substrate)：衬底是整个器件的基底。它通常是N型衬底材料，作为源极05的支撑和扩散区域。

这些是VDMOSFET器件的基本元胞结构，通过多个单元的组合和连接，可以构成不同功率和电流容量的VDMOSFET器件。

如图4所示，图4中包含两个栅极，相当于由两个元胞并联形成地VDMOSFET器件，当两个元胞并联时，主要是边缘的阱区连接。

在图4中，SBD金属板01主要是两个栅极之间的金属板，而第一阱区02位于SBD金属板01的下方，在第一阱区02的左边紧密相邻的位置还存在第二阱区03、和右边紧密相邻的位置还存在第三阱区04；而第二阱区03和第三阱区04上方都沉积有源极05金属材料，形成了源极05金属层。优选地，第一阱区02为P-well区。

与图3相比，本实施例中(图4)明显的区别在于，SBD金属板01是分散地沉积在第一阱区02上的，即图4中SBD金属板01之间存在间隔。为了兼顾SBD金属板01的优点和缺点，必须保证集成的多个SBD金属板01在第一阱区02表面上的投影总面积与第一阱区02表面的面积比例合理，即满足预设范围。通过这种方式，相当于每块SBD金属板01的面积都在原有的基础上减小了，因此能够以小面积的方式，均匀分散了MOSFET关闭时的反向电流。

因此，本实施例提供的VDMOSFET器件结构，由于SBD二极管是分散地集成在第一阱区02上的，因此能够使得SBD以小面积的方式均匀分散了MOSFET关闭时的反向电流，同时兼顾了快速的反向恢复速度和降低SBD的负面效果，提高抗浪涌电流能力。

在一种可能实施的方式中，第一阱区02内开设有多个凹槽，SBD金属板01嵌入在凹槽内。

参见图5，与图4不同的是，本实施例在第一阱区02集成SBD金属板01时，主要是在第一阱区02内开设有多个凹槽，将SBD金属板01嵌入在凹槽内，如此可以使得SBD金属板01周围被P-well区包覆。

在图4所示的结构中，SBD金属板01是在P-well区上方沉积得到的，相当于在原有的P-well区上方又多出SBD金属板01的高度。然而这种方式通常会增加器件的体积。为此，本实施例中提供的集成方式主要是将SBD金属板01嵌入到P-well区内的。

具体地，本实施例在P-well区中嵌入SBD二极管时，可以按照以下步骤进行：

在形成P-well区之前，在所需的芯片或硅基片上设计和形成P-well区域。这可以通过使用掩膜和离子注入等技术来实现。确保P-well区域与其他电路元件和区域适当隔离。

蚀刻和清洗：使用蚀刻工艺在P-well区域上形成凹槽，以便将SBD的金属部分嵌入其中。然后进行清洗步骤，以确保表面干净。

金属沉积：使用合适的金属材料，如钨(W)或铂(Pt)，通过物理气相沉积(PVD)或化学气相沉积(CVD)等技术，在P-well区域上沉积金属层。

掩膜和光刻：通过掩膜和光刻技术，使用光刻胶和掩膜模板来定义SBD的形状和尺寸，然后利用显影步骤将光刻胶暴露出所需的金属区域。

金属蚀刻：使用金属蚀刻工艺，将未被光刻胶保护的金属部分蚀刻掉，只留下所需的SBD结构。

接触金属沉积：使用电镀或其他金属沉积技术，在新形成的SBD结构上沉积一层薄的金属，以提供电极接触。

电极沉积及封装：使用金属沉积技术，在接触金属上沉积一层适当的金属，以形成SBD的电极。最后，进行封装工艺，将SBD进行连接和保护，以便与其他元件或电路连接。

通过上述嵌入式的集成方式，本实施例的结构至少可以实现以下效果：

减少串扰：将SBD金属板01嵌入P-well区凹槽内可以通过锁定SBD金属板01与P-well区之间的电位，减少电荷的扩散和漂移。这可以有效地减少串扰现象，提高器件的性能和可靠性。

提高集成度：通过将SBD金属板01嵌入P-well区凹槽内，可以在同一器件上实现多个SBD结。这样可以显著提高集成电路的密度，节省芯片面积，并同时实现多个功能。

简化工艺：将SBD金属板01嵌入P-well区凹槽内可以简化工艺流程。相比于将SBD金属板01放置在P-well区上方时，不需要采用额外的薄膜或金属引线来连接金属板和P-well区，从而提高制造的效率并减少制造成本。

减少电阻：将SBD金属板01直接嵌入P-well区凹槽内可以减少电阻，提高电流的传输效率，适用于高频场景。

在一个实施例中，SBD金属板01的宽度小于或等于第一阱区02的宽度。

根据图4所示的结构可知，SBD金属板01与源极05金属层没有接触。因为若将SBD金属板01的宽度设置为大于第一阱区02的宽度，那么就会导致与源极05金属层接触的这一部分金属板无效，即无法形成肖特基接触生成肖特基势垒。如此则会造成工艺浪费，提高了制备成本。

因此，本实施例中，应该使得SBD金属板01的宽度小于或等于第一阱区02的宽度，在这个区域范围内来合理设置SBD金属板01的尺寸，只要保证多个SBD金属板01的总面积与第一阱区02的面积之比在预设范围内即可。至于SBD金属板01的厚度，在不影响形成的SBD二极管的前提下，尽可能再用厚度较薄的金属板。

参见图6，在一个实施例中，SBD金属板01的宽度大于第一阱区02的宽度，并与源极05金属接触。

上述实施例中，当SBD金属板01的宽度小于或等于第一阱区02的宽度，SBD金属板01与源极05金属层没有接触，如此可以减少工艺上的浪费，节约制备成本。但是如此以来工艺窗口会减小，因此增加了制备难度。因此本实施例中，在不考虑工艺浪费的前提下，可以采用图6的结构，使得SBD金属板01的宽度大于第一阱区02的宽度，因此能够与源极05金属接触。

正是由于上述结构，源极05的欧姆金属与萧特基金属接触，因此不需要额外绕线让源极05与SBD接触，能够使得工艺窗口变大，降低了工艺难度。

在一个实施例中，第二阱区03、第三阱区04的浓度均小于第一阱区02的浓度。

肖特基二极管是在第一阱区02内形成，第二阱区03、第三阱区04分别位于第一阱区02的左右两边，若第二阱区03、第三阱区04的浓度和第一阱区02的浓度相同时，SBD二极管容易存在漏电问题。因此，本实施例中可以适当增加第一阱区02的离子浓度以使得当VDMOSFET关闭时，第一阱区02纵向夹断SBD二极管的漏电路径。

本实施例中，在提高第一阱区02的浓度之前，第一阱区02、第二阱区03和第三阱区04的浓度通常处于10¹⁵cm³，为了能够改善SBD二极管的漏电情况，本实施例进一步增加了第一阱区02的浓度，例如保证该区域的浓度在10¹⁵cm³至10¹⁷cm³范围内，大于10¹⁵cm³这一数值，如此可以纵向夹断SBD二极管的漏电路径，以改善SBD二极管的漏电问题，进一步提高器件的性能。

在一种可能实施的方式中，预设范围通常为(1/10，1/2)。

本实施例中，通过将多个SBD金属板01在第一阱区02的投影面积之和与第一阱区02的面积之间的比例控制在1/10到1/2之间，能够较好地兼顾SBD金属板01带来的优点和缺点。通常SBD金属板01的数量越多，面积越大，其分散浪涌电流的能力就越强，其自身带来的导通阻抗也越大；而SBD金属板01的数量越少，面积越小，其带来的导通阻抗也越大。

可以理解，在具体实施方式中，该比例值可调，以满足不同地工艺需求。例如需要更强的抗浪涌电流能力和更快地反向恢复速度，那么就应该在1/10到1/2这个比例之间，选择一个相对较大的比例，以增加SBD金属板01的面积；反之，如果希望降低SBD金属板01的负面影响，尽量降低器件的导通电压，那么就应该在1/10到1/2这个比例之间选择一个较小的值，尽量减小SBD二极管带来的增加器件导通电压的负面影响。

在一个实施例中，当多个SBD金属板01的个数大于2个时，两两SBD金属板01之间的间隔相等。

优选地，SBD金属板01在第一阱区02的投影形状包括但不限于矩形、三角形或圆形。

从上述实施例中可以知道，只要将一整块SBD金属板01分散化地集成在第一阱区02上方，使得各个SBD金属板01之间存在间隔，并且保证多个SBD金属板01的总面积与第一阱区02的面积之比满足预设范围，那么就能够实现分散了MOSFET关闭时的反向电流，同时兼顾了快速的反向恢复速度和降低SBD的负面效果。

因此，在上述实施例中，各个SBD金属板01可以采用不同的规格，规格包括金属材料，金属板的形状、大小，各个SBD金属板01之间的间隔，都可以不相同。例如材料可以选择铬(Cr)、钨(W)、铝(Al)、铜(Cu)中的任意一种或几种，可以组合使用，而SBD金属板01的形状可以是规则的几何形状，例如长方形，三角形、圆形、梯形等，还可以是不规则的多边形。而各个SBD金属板01的大小也可以设置为不同。

然而，如果采用不同的规格，必然会增加工艺复杂度，进一步提高制备工艺的成本，降低制备效率。因此，本实施例优先将两两SBD金属板01之间的间隔设置为相等，且每一个SBD金属板01的面积、形状都相同。如此在制备时可以采用相同的光罩掩膜，无需设计多种。

参见图7，图7提供了一种交错式的集成方式。根据图7可知，SBD金属板01主要是交错式地分布在第一阱区02的上方。该结构中，包含两个MOSFET结构，而该结构可以以两个栅极之间的P-well区为中心，向两边重复扩展并联，以使得VDMOSFET具有多个栅极。其中，两两MOSFET结构并联位置的P-well区上集成SBD金属板01。以图7为例，中间的P-well区上集成了3块SBD金属板01，形成了两个等距离间隔，而两边的P-well区各自集成了两块SBD金属板01，形成了3个等距离间隔。因此将这种结构称为交错式的集成方式，即相邻位置的P-well区在集成SBD金属板01时，都参考相邻P-well区的间隔位置，相当于将间隔位置平移到本P-well区以在该位置集成SBD金属板01，如此可以优化分散MOSFET关闭时的反向电流的能力。

这种交错式(插空)只是作为在满足“两两SBD金属板01之间的间隔相等，且采用相同规格的SBD金属板01”条件下的一种优选地集成方式，当然在其他实施例中，也可以采用别的方式，例如将图7中两边的P-well区按照与中间P-well区相同的集成方式不断重复；还可以将每块SBD金属板01的面积进一步减小，以在并联的P-well区位置上集成更多的SBD金属板01，保证总面积不变等等。

综上，本实施例采用相同规格的SBD金属板01，且两两SBD金属板01之间的间隔相等，可以降低工艺复杂度，节省制备成本和提高生产效率。

在一个实施例中，采用铬(Cr)或者钨(W)作为SBD金属板01的材料。

常见的SBD二极管金属材料包括：

铝(Al)：铝是一种常用的SBD二极管金属材料，具有良好的电子导电性和与硅半导体的较低功函数匹配，这使其成为常见的选择之一。

铬(Cr)：铬也是常用的SBD二极管金属材料之一，具有与硅半导体的适配性和较高的反向击穿电压能力。

钨(W)：钨是一种高熔点金属，具有良好的热稳定性和较高的工作温度能力，适用于高温应用的SBD二极管。

铜(Cu)：铜在某些特殊的SBD二极管应用中也被使用，但由于与硅的扩散和反应，需要特殊的处理和涂层。

本实施例中，可以在集成时采用铬(Cr)材料作为SBD金属板01，通过与第一阱区02肖特基接触形成SBD二极管。如此，可以使得制备出的VDMOSFET能够有更好的反向击穿电压能力。

在一个实施例中，在制备集成SBD二极管的VDMOSFET时，可以尽可能地并联更多地元胞数量。因为，对于同样尺寸的芯片，元胞的尺寸越小芯片上并联的元胞数量就越多，导通电阻就越小。即可以通过该方式也可以降低SBD二极管增加器件导通阻抗的负面影响。

进一步地，为了将外延层底部的耗尽层边界平滑收敛到斜表面，提高器件表面的击穿电压，必须在元胞区域的***加上终端结构。其中，常用元胞结构有:条形元胞、方形元胞、六角形元胞等，包括以下结构：a)条形窗口、条形阵列；b)方形窗口、方形阵列；c)方形窗口、品字形阵列；d)六角形窗口、条形阵列；e)圆形窗口、方形阵列；f)原子品格布局。

参见图8，基于图4的结构，本发明实施例还提供一种集成SBD二极管的VDMOSFET的制备方法，包括以下步骤：

S10、提供第一阱区02和多个SBD金属板01；

S20、在第一阱区02上沉积多个SBD金属板01；第一阱区02位于第二阱区03和第三阱区04之间，第二阱区03和第三阱区04上沉积有源极05金属；

SBD金属板01之间存在间隔，多个SBD金属板01在第一阱区02表面上的投影面积之和与第一阱区02表面的面积之比满足预设范围。

通过本实施例提供的制备方法，可以得到如图4所示的器件结构。在制备时，区别于图3将一整块SBD金属板01直接沉积在第一阱区02上，本实施例主要将多个SBD金属板01分散化的沉积在第一阱区02上，即每个SBD金属板01之间存在间隔。第一阱区02位于第二阱区03和第三阱区04之间，第二阱区03和第三阱区04上沉积有源极05金属。为了兼顾SBD二极管带来的优点和缺点，本实施例中需要保证多个SBD金属板01的总面积与第一阱区02的面积之比满足预设范围。优选地，第一阱区02通常为P-well区。

因此，本实施例提供的制备方法，通过在第一阱区02上方分散化地集成SBD二极管，能够使得SBD的最小面积均匀分散了VDMOSFET关闭时的反向电流，同时兼顾了快速的反向恢复速度和降低SBD的负面效果，提高抗浪涌电流能力。

在一个实施例中，在第一阱区02上沉积多个SBD金属板01，可以直接在P-well区表面上方直接沉积SBD金属板01，具体可按照以下步骤进行：

设计P-well区域：首先，在硅基片或芯片上设计和形成所需的P-well区域。这可以通过使用掩膜和离子注入等技术来实现。P-well区域应与所需的电路布局相匹配，并且要确保P-well区与周围的N型区域有适当的隔离。

肖特基势垒的形成：在已经形成的P-well区域上，选择适当的金属或合金材料来形成与半导体之间的肖特基势垒。通常使用钨(W)或铂(Pt)作为金属材料。这些材料与硅之间的接触形成肖特基势垒，用于形成SBD二极管。

金属电极的形成：在肖特基势垒之上，通过使用金属的电极形成与肖特基势垒的连接。这些电极可以通过金属沉积、光刻和蚀刻等技术来形成。电极应与其他电路元素连接，以实现电路功能。

联结与封装：完成SBD二极管的结构形成后，可以进行联结和封装。这涉及将二极管与其他电路元件(如电阻、晶体管等)连接起来，并进行适当的封装，以保护电路并方便连接到外部电路。

本实施例中，由于直接在P-well区表面进行沉积，无需对P-well区进行其他工艺处理，因此制备工艺较为简单。

然而，上述方式虽然制备工艺简单，但是所制备出的VDMOSFET器件的漏电情况还能进一步优化。为此，在另一种可能实施的方式中，在第一阱区02上沉积多个SBD金属板01，还可以包括以下步骤：

1)在第一阱区02上方形成第一介电层；

2)减小第一介电层的厚度，以将第一介电层图案化；

3)移除第一介电层以暴露出第一阱区02的表面；

4)在第一阱区02表面沉积多个SBD金属板01。

漏电流是用于测量肖特基势垒二极管(SBD)的性能的因素之一，其中在反向偏压下的电流电平应保持尽可能地低以减少电力损耗。然而，由于工艺控制不佳，所制造SBD的所测量漏电流可大于规范。漏电流无法满足规范的一个可能原因是在SBD的阳极中形成在金属区与半导体区之间的界面处的肖特基势垒高度不够。如图4所示的结构中，肖特基势垒高度可能低于预期乃是由于金属区与半导体区之间的接触存在缺陷。因此，通过本实施例中在第一阱区02上沉积多个SBD金属板01的方式，能够减小SBD二极管的漏电流。

优选地，在第一阱区02上方形成第一介电层之前，还包括：

在第一阱区02中形成掺杂层，掺杂层具有与第一阱区02的导电类型相反的导电类型。

本实施例中，首先在第一阱区02中形成表面掺杂层。表面掺杂层通常包含p型掺杂物，例如硼、二氟化硼或另一适合的p型掺杂物。通常，可以将表面掺杂层的p型掺杂物植入到MOSFET的n型沟道区中，以用于调谐MOSFET的阈值电压(Vt)。

具体地，在第一阱区02上沉积多个SBD金属板01包括以下内容：

1)在第一阱区02上方形成第一介电层。

这一步骤涉及在第一阱区02的上方沉积材料，形成一个介电层。介电层可以是一种电绝缘材料，用于隔离下面的层次或器件结构，如氮化物，例如氮化硅。进一步地，第一介电层用作蚀刻停止层且随后在后续处理步骤中被移除。可使用PVD、CVD、ALD、热氮化或其它适合沉积方法形成第一介电层。

2)减小第一介电层的厚度，以将第一介电层图案化。

在这一步骤中，第一介电层的厚度被减小，使得可以对介电层进行图案化处理。图案化可以通过光刻等工艺步骤实现，以在介电层上形成所需的模式。

3)移除第一介电层以暴露出第一阱区02的表面。

在这一步骤中，通过化学机械抛光(CMP)、干法蚀刻或其他适当的技术，将第一介电层部分或完全移除，使得第一阱区02的表面暴露出来。

4)在第一阱区02表面沉积多个SBD金属板01。

在第一阱区02的表面上，通过物理气相沉积(PVD)、化学气相沉积(CVD)或其他适当的沉积工艺，沉积多个SBD金属板01。这些金属板可能用于形成肖特基势垒二极管(SBD)结构。

通过上述的制备工艺，能够降低SBD二极管的漏电流，减小集成SBD二极管对VDMOSFET器件性能的负面影响。

区别于这种在第一阱区02表面沉积SBD金属板01的方式，在一个实施例中，还可以采用嵌入式的方式形成SBD二极管。包括以下步骤：

在第一阱区02内刻蚀多个凹槽；

将SBD金属板01嵌入凹槽内。

通过上述嵌入式的SBD集成方式，本实施例的结构至少可以实现以下效果：

减少串扰：将SBD金属板01嵌入P-well区凹槽内可以通过锁定SBD金属板01与P-well区之间的电位，减少电荷的扩散和漂移。这可以有效地减少串扰现象，提高器件的性能和可靠性。

提高集成度：通过将SBD金属板01嵌入P-well区凹槽内，可以在同一器件上实现多个SBD结。这样可以显著提高集成电路的密度，节省芯片面积，并同时实现多个功能。

简化工艺：将SBD金属板01嵌入P-well区凹槽内可以简化工艺流程。相比于将SBD金属板01放置在P-well区上方时，不需要采用额外的薄膜或金属引线来连接金属板和P-well区，从而提高制造的效率并减少制造成本。

减少电阻：将SBD金属板01直接嵌入P-well区凹槽内可以减少电阻，提高电流的传输效率，适用于高频场景。

在一种可能实施的方式中，一种集成SBD二极管的VDMOSFET的制备方法，还包括：

提供衬底，在衬底上通过离子注入和离子掺杂形成第一阱区02、第二阱区03和第三阱区04；

在衬底下方沉积金属或半导体材料得到漏极；

在第二阱区03、第三阱区04上方形成绝缘层，在绝缘层上方沉积金属或半导体材料得到栅极。

在一个实施方式中，衬底可以是半导体衬底，例如块状半导体、绝缘体上半导体(SOI)衬底等。通常，SOI衬底包括形成在绝缘体层上的半导体材料层。举例来说，绝缘体层可以是掩埋氧化物(BOX)层、硅氧化物层等。绝缘体层设置在通常由硅或玻璃形成的衬底层上。还可使用其它衬底，例如多层衬底或梯度衬底。衬底可经过掺杂(例如，利用p型掺杂物或n型掺杂物)或未经掺杂。在一些实施例中，衬底的半导体材料可包含硅；锗；化合物半导体，包含碳化硅、镓砷、磷化镓、磷化铟、砷化铟及/或锑化铟；合金半导体，包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP；或其组合。

一个实施例中，形成的VDMOSFET的结构中，N沟道MOSFET衬底为高掺杂的N+衬底，高掺杂沟道部分的体电阻小。然后上面为为N-的漂移层，上面有两个连续的扩散区P-沟道在P-区形成。在P-区内部扩散形成的N+为源极05。硅片表面形成栅极氧化物，多晶硅栅极材料沉积后，在连接到栅极的多晶硅层下面，就会形成一个薄的高质量的氧化层，从而产生沟道。

在一个优选的实施方式中，制备栅极可以包括以下步骤：

准备基片：选择适当的硅基片或其他半导体材料作为基础材料。确保基片已经进行了清洗和处理，以去除污染物，并使其表面平整。

P-well区形成：使用掺杂技术将P型材料(如硼)掺入基片表面，形成P-well区。这一过程通常使用离子注入或扩散方法进行。

制备绝缘层：在P-well区域上形成绝缘层，通常是氧化层(如SiO2)。这可以通过热氧化、化学气相沉积(CVD)等方法实现。

栅极材料沉积：使用物理气相沉积(PVD)或化学气相沉积(CVD)等技术，在绝缘层上沉积栅极材料，如多晶硅(polysilicon)等。

栅极掩膜处理：在栅极材料上涂覆光刻胶，并通过光刻技术形成覆盖栅极区域的掩膜。通过选择性曝光和显影步骤，将掩膜限制在所需的栅极形状上。

栅极蚀刻：使用干法蚀刻(如等离子体蚀刻)或湿法蚀刻方法去除未被掩膜保护的栅极材料。这将形成栅极的最终形状。

清洗和去除光刻胶：对基片进行清洗，以去除蚀刻产生的残留物和光刻胶。使用适当的溶剂和清洗步骤，确保基片表面干净。

因此，通过该实施例即可得到集成SBD二极管的VDMOSFET器件，该器件结构能够使得SBD的面积与器件比例合理，使SBD的最小面积均匀分散了MOSFET关闭时的反向电流，提高抗浪涌电流能力，兼顾了快速的反向恢复速度和降低SBD的负面效果。

此外，为便于说明起见，本文中可使用例如「在…之下(beneath)」、「在…下方(below)」、「下部(lower)」、「在…上方(above)」、「上部(upper)」等空间相对术语来描述图中所说明的一个元件或特征与另外的元件或特征之间的关系。除了图中所描绘的定向之外，所述空间相对术语还旨在囊括装置在使用或操作中的不同定向。可以其它方式对设备进行定向(旋转90度或处于其它定向)，且同样地可据此对本文中所使用的空间相对描述符加以解释。

尽管数值范围及参数陈述本揭露的宽广范围，但应尽可能精确地报告在具体实例中陈述的数值。然而，任何数值固有地必然含有一些误差，这些误差通常由在各别测试测量中存在的偏差所致。此外，如本文中所使用，术语「约」、「实质」及「基本上」通常意指在给定值或范围的10％、5％、1％或0.5％内。另一选择为，所属领域的技术人员认为，术语「约」、「实质的」及「基本上」意指在平均值的可接受标准误差内。除操作/工作实例之外或除非另有明确规定，否则本文中所揭露的所有的数值范围、量、值及百分比(例如，材料数量、持续时间、温度、操作条件、量比率等)应被理解为在所有例子中由术语「约」、「实质的」及「基本上」修饰。因此，除非有相反指示，否则本揭露及随附权利要求书中所陈述的数值参数是视需要可变化的近似值。至少，应至少鉴于所报告有效数位的数目及通过应用一般舍入技术来解释每一数值参数。范围在本文中可被表达为从一个端点到另一端点或介于两个端点之间。本文中所揭露的所有范围均包含端点，除非另有规定。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

Claims (10)

1.一种集成SBD二极管的VDMOSFET，其特征在于，包括：

第一阱区和多个SBD金属板；

所述第一阱区上沉积有所述多个SBD金属板；所述第一阱区位于第二阱区和第三阱区之间，所述第二阱区和第三阱区上沉积有源极金属；

所述SBD金属板之间存在间隔，所述多个SBD金属板在所述第一阱区表面上的投影面积之和与所述第一阱区表面的面积之比满足预设范围。

2.根据权利要求1所述的一种集成SBD二极管的VDMOSFET，其特征在于，所述第一阱区内开设有多个凹槽，所述SBD金属板嵌入在所述凹槽内。

3.根据权利要求1所述的一种集成SBD二极管的VDMOSFET，其特征在于，所述第二阱区、所述第三阱区的浓度均小于所述第一阱区的浓度。

4.根据权利要求1所述的一种集成SBD二极管的VDMOSFET，其特征在于，所述SBD金属板的宽度小于或等于所述第一阱区的宽度。

5.根据权利要求1所述的一种集成SBD二极管的VDMOSFET，其特征在于，所述预设范围为(1/10，1/2)。

6.根据权利要求1所述的一种集成SBD二极管的VDMOSFET，其特征在于，当所述多个SBD金属板的个数大于2个时，两两所述SBD金属板之间的间隔相等。

7.根据权利要求1所述的一种集成SBD二极管的VDMOSFET，其特征在于，所述SBD金属板在所述第一阱区的投影形状包括矩形、三角形或圆形。

8.一种集成SBD二极管的VDMOSFET的制备方法，其特征在于，所述方法包括：

提供第一阱区和多个SBD金属板；

在所述第一阱区上沉积所述多个SBD金属板；所述第一阱区位于第二阱区和第三阱区之间，所述第二阱区和第三阱区上沉积有源极金属；

所述SBD金属板之间存在间隔，所述多个SBD金属板在所述第一阱区表面上的投影面积之和与所述第一阱区表面的面积之比满足预设范围。

9.根据权利要求8所述的一种集成SBD二极管的VDMOSFET的制备方法，其特征在于，在所述第一阱区上沉积所述多个SBD金属板，包括：

在所述第一阱区内刻蚀多个凹槽；

将所述SBD金属板嵌入所述凹槽内。

10.根据权利要求8所述的一种集成SBD二极管的VDMOSFET的制备方法，其特征在于，还包括：

提供衬底，在所述衬底上通过离子注入和离子掺杂形成所述第一阱区、所述第二阱区和所述第三阱区；

在所述衬底下方沉积金属或半导体材料得到漏极；

在所述第二阱区、所述第三阱区上方形成绝缘层，在所述绝缘层上方沉积金属或半导体材料得到栅极。