CN117174574B - 半导体结构的制备方法及半导体结构 - Google Patents

Abstract

本披露公开了一种半导体结构的制备方法及半导体结构。制备方法包括：提供一衬底，衬底上形成有光刻标记，所述光刻标记为所述衬底上的、具有侧壁、底部和向上的开口的凹陷；在光刻标记的底部形成氧化物层，该氧化物层覆盖所述底部；在光刻标记内进行第一外延生长以形成第一外延层，第一外延层覆盖光刻标记的底部的氧化物层并封闭光刻标记的开口，第一外延层的晶格方向与所述衬底的晶格方向一致；以及在衬底的上表面进行第二外延生长以形成第二外延层，第二外延层覆盖衬底与第一外延层的上表面。通过在光刻标记底部形成氧化物层，可以使得光刻机能够透过外延层识别到下面的光刻标记，从而可以改善外延沉积后的光刻识别及对位。

Description

半导体结构的制备方法及半导体结构

技术领域

本披露一般涉及半导体制造工艺技术领域。更具体地，本披露涉及一种半导体结构的制备方法及半导体结构。

背景技术

集成电路制造中，经常会用到外延（Epitaxy，简称Epi）工艺。实现外延生长可以有很多方法，包括分子束外延（Molecular Beam Epitaxy, MBE）、气相外延（Vapor PhaseEpitaxy，VPE）、常压及减压外延等等。

电源管理集成电路PMIC（Power Management IC）工艺会用到常压Epi工艺生长一层Epi以制造更高耐压的器件。Epi层的厚度与耐压特性相关，越厚耐压特性越好。但是常压Epi的保形性较差，太厚的Epi会导致晶圆上的光刻标记（mark）在Epi后的图形失真，影响后续工艺的光刻识别及对位。

图1a示出了现有的PMIC Epi结构示意图。如图所示，衬底101上具有光刻标记102以及一些其他结构，在光刻标记之上具有通过常压Epi工艺生长的Epi层103。随着Epi层103厚度的增加，Epi层上所反映出的光刻标记104与衬底上的光刻标记102之间存在图形失真。从图中可以看出，Epi层上的光刻标记104的深度小于衬底上的光刻标记102的深度。

图1b和图1c分别示出了Epi层的厚度为3.5um和8um时，从Epi层上表面看到的光刻标记的图形及Epi结构的横截面图。从上表面图中可以看出，随着Epi层的增厚，Epi层上的光刻标记104的形状越来越失真，从而难以准确识别；而从横截面的切片图可以看出，随着Epi层的增厚，Epi层上的光刻标记104越来越浅。为了对比，在横截面图中用白色虚线示出了Epi层下面的光刻标记，由于Epi层与衬底之间没有明显界限，白色虚线的光刻标记实际上观察不到的。

目前Epi厚度达到8um之后即已经严重影响识别，后续针对具有50um厚度Epi的超级结（Super Junction）产品将更加无法识别。而且，通常Epi层与衬底的阻值一般均为轻掺杂，二者之间没有明显的界限，所以埋在Epi层下的光刻标记也无法观察到。

有鉴于此，亟需提供一种改善外延沉积后光刻识别的方案，以便即使外延层厚度增加仍然能够准确地识别光刻标记。

发明内容

为了至少解决如上所提到的一个或多个技术问题，本披露在多个方面中提出了改善外延沉积后的光刻识别的方案。

在第一方面中，本披露提供一种半导体结构的制备方法，包括：提供一衬底，所述衬底上形成有光刻标记，所述光刻标记为所述衬底上的、具有侧壁、底部和向上的开口的凹陷；在所述光刻标记的底部形成氧化物层，所述氧化物层覆盖所述底部；在所述光刻标记内进行第一外延生长以形成第一外延层，所述第一外延层覆盖所述光刻标记的底部的所述氧化物层并封闭所述光刻标记的开口，所述第一外延层的晶格方向与所述衬底的晶格方向一致；以及在所述衬底的上表面进行第二外延生长以形成第二外延层，所述第二外延层覆盖所述衬底与所述第一外延层的上表面。

在一些实施例中，在所述光刻标记的底部形成氧化物层包括：在所述衬底上沉积氧化物，以在所述光刻标记的底部、侧壁和所述衬底的上表面形成所述氧化物层。

在一些实施例中，在所述光刻标记内进行第一外延生长形成第一外延层包括：去除所述光刻标记的侧壁的氧化物层，以裸露所述光刻标记的侧壁；以及基于裸露的所述光刻标记的侧壁向内进行所述第一外延生长并相互连接和封口，形成覆盖所述光刻标记的底部的所述氧化物层并封闭所述光刻标记的开口的第一外延层。

在一些实施例中，所述沉积采用高密度等离子体HDP化学气相沉积工艺。

在一些实施例中，所述去除采用氟化氢HF刻蚀工艺。

在一些实施例中，所述方法还包括：在进行所述第二外延生长之前，去除所述衬底的上表面的所述氧化物层。

在一些实施例中，所述第一外延生长采用选择性外延生长工艺。

在一些实施例中，所述第二外延生长采用常压外延生长工艺。

在一些实施例中，所述方法还包括：在进行所述第二外延生长之前，对所述第一外延层的上表面进行磨平处理，以使所述第一外延层的上表面与所述衬底的上表面齐平。

在一些实施例中，所述衬底是单晶硅衬底，所述第一外延层是单晶硅外延层。

在第二方面中，本披露提供一种半导体结构，包括：衬底；光刻标记，形成在所述衬底上，所述光刻标记为所述衬底上的、具有侧壁、底部和向上的开口的凹陷；氧化物层，形成在所述光刻标记的底部并覆盖所述底部；第一外延层，形成在所述光刻标记内覆盖所述氧化物层并封闭所述光刻标记的开口，所述第一外延层的晶格方向与所述衬底的晶格方向一致；以及第二外延层，形成在所述衬底的上表面并覆盖所述衬底与所述第一外延层的上表面。

在一些实施例中，所述衬底是单晶硅衬底，所述第一外延层是单晶硅外延层。

在一些实施例中，所述第二外延层的厚度约为8um~150um。

本申请意料不到的有益的技术效果是：通过如上所提供的半导体结构的制备方法及半导体结构，本披露实施例通过在光刻标记底部形成氧化物层，可以使得光刻机能够透过外延层识别到下面的光刻标记，从而可以改善外延沉积后的光刻识别及对位。而且，第一外延层与衬底具有一致的晶格方向，可以改善后续的外延生长质量。在一些实施例中，可以通过从裸露的光刻标记的侧壁选择性生长第一外延层，从而使得第一外延层具有与衬底一致的晶格方向，由此在生长第二外延层时，能够获得良好的外延质量。

附图说明

通过参考附图阅读下文的详细描述，本披露示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本披露的若干实施方式，并且相同或对应的标号表示相同或对应的部分，其中：

图1a示出现有的PMIC Epi结构示意图；

图1b-图1c分别示出Epi层的厚度为3.5um和8um时，从Epi层上表面看到的光刻标记的图形及Epi结构的横截面图；

图2示出了本披露实施例的半导体结构的剖面示意图；

图3示出了本披露实施例的半导体结构制备方法的示意性流程图；

图4a-图4e示出了采用本披露一些实施例的半导体结构制备方法的半导体剖面结构示意图；

图5a和图5b分别示出了基于非单晶硅结构生长的外延层的表面俯视图及Epi结构的横截面图；以及

图6示出了基于本披露实施例的半导体结构的光刻识别原理示意图。

具体实施方式

下面将结合本披露实施例中的附图，对本披露实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本披露一部分实施例，而不是全部的实施例。基于本披露中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本披露保护的范围。

应当理解，本披露的说明书和权利要求书中使用的术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

还应当理解，在此本披露说明书中所使用的术语仅仅是出于描述特定实施例的目的，而并不意在限定本披露。如在本披露说明书和权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。还应当进一步理解，在本披露说明书和权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

下面结合附图来详细描述本披露的具体实施方式。

图2示出了本披露一些实施例的半导体结构的剖面结构示意图。

如图所示，半导体结构200包括衬底201。衬底201可以是硅衬底、锗硅衬底、III-V族元素化合物衬底或本领域技术人员公知的其他半导体材料衬底。在一些实施例中，衬底201可以是不掺或轻掺硅衬底，本披露实施例在此方面没有限制。

衬底201上形成有光刻标记202。光刻标记202通常为衬底上的凹陷，具有侧壁、底部和向上的开口。底部与衬底的上表面平行。侧壁通常与衬底的上表面垂直。在一些实施例中，光刻标记的深度可以为0.2um~1.5um。光刻标记202的形状可以是矩形、圆形、十字形等各种图形，光刻标记的数量也可以是多个，例如多列凹槽，本披露实施例在此方面没有限制。衬底201上还可以有其他结构，例如BN（Buried N Well，N型埋层 ）结构，本披露实施例在此方面没有限制。

光刻标记202的底部形成有氧化物层203。氧化物层203基本上均匀地覆盖光刻标记的底部，其可以是一个平层，厚度不超过光刻标记202的深度。在一些实施例中，氧化物层203的厚度可以为0.1um~1.0um。氧化物层可以是硅氧化物、硅氮氧化物等。

氧化物层203上具有第一外延层204。第一外延层204形成在光刻标记202内覆盖氧化物层203并封闭光刻标记202的开口。半导体结构200还包括第二外延层205，形成在衬底201与第一外延层204的上表面并覆盖该上表面。在一些实施例中，第一外延层204可以生成为其晶格方向与衬底的晶格方向一致，从而有利于第二外延层205的生长质量。进一步地，第一外延层204的上表面可以与衬底201的上表面齐平，由此可以生成表面平整的第二外延层205。

在本披露实施例的半导体结构200中，通过在光刻标记202的底部提供氧化物层203，可以使得外延层与衬底之间存在明显的界限，当光刻机的红外光照射到半导体结构的上表面时，能够穿透外延层在外延层与衬底之间的氧化物层界面处反射出来，从而识别到氧化物层下面的光刻标记。通过这种方式，可以直接识别外延层下面的光刻标记，而无需依赖半导体结构外延层上所反映的光刻标记，由此可以改善外延沉积后的光刻识别及对位。

在一些实施例中，第一外延层204的晶格方向与衬底201的晶格方向一致。由于第一外延层与衬底的晶格方向一致，因此在进行第二外延层205的生长时，可以获得良好的外延质量，不会产生Epi晶格缺陷。在一些实施例中，衬底201是单晶硅衬底，第一外延层204是单晶硅外延层。

进一步地，由于采用本披露实施例的半导体结构无需依赖第二外延层上的光刻标记进行光刻识别，因此第二外延层上无需形成光刻标记。此时，第一外延层204的上表面与衬底201的上表面齐平，在此基础上进行外延生长，可以获得上表面平整的第二外延层205。

进一步地，由于第二外延层上无需形成光刻标记，因此，第二外延层的厚度可以根据器件的需要生长足够的厚度。在一些实施例中，第二外延层的厚度大于8um。在一些实施例中，例如在超级结产品中，第二外延层的厚度可以是50um。外延层的最大厚度可以取决于红外光的穿透范围。例如，光刻机的红外光可以穿透150um厚度的常见硅外延层。考虑到第一外延层的厚度不超过光刻标记的深度（例如0.2um~1.5um），因此其厚度可以忽略不计。在此场景下，第二外延层的厚度不超过150um。在一些实施例中，第二外延层的厚度约为8um~150um。

进一步地，在一些实施例中，氧化物层203的厚度可以变化，以调整对红外光的反射率，从而调整光刻标记的识别效果。

本披露实施例的半导体结构200可以采取多种方式制备，本领域技术人员根据上面公开的结构，可以采用适合的工艺形成。

图3示出了本披露实施例的半导体结构制备方法300的示意性流程图。

如图3所示，在步骤310中，提供一衬底，衬底上形成有光刻标记，光刻标记为衬底上的、具有侧壁、底部和向上的开口的凹陷。在步骤320中，在光刻标记的底部形成氧化物层，该氧化物层覆盖光刻标记的底部。在步骤330中，在光刻标记内进行第一外延生长以形成第一外延层，第一外延层覆盖光刻标记的底部的氧化物层并封闭光刻标记的开口，其中第一外延层的晶格方向与衬底的晶格方向一致。最后，在步骤340中，在衬底的上表面进行第二外延生长以形成第二外延层，第二外延层覆盖衬底与第一外延层的上表面。

基于图3的制备方法流程，下面结合图4a-图4e示出的半导体剖面结构示意图，详细描述采用本披露一些实施例的半导体结构制备方法的示例性工艺流程。

如图4a所示，首先，提供一衬底401，衬底401上形成有光刻标记402。衬底401可以是前面提到的各种材质的衬底。光刻标记402主要通过光刻技术来制作，可以采用各种已知工艺制作形成，本披露实施例在此方面没有限制。例如，典型的光刻标记制作流程包括：在衬底上涂布光刻胶，通过曝光机选择性地曝光光刻胶，显影移除曝光或未曝光的部分光刻胶，刻蚀或沉积在曝光的区域形成图形，去除剩余光刻胶，继续通过干法刻蚀或湿法刻蚀形成所需的光刻标记。如前所述，光刻标记402通常为衬底上的凹陷，具有侧壁、底部和向上的开口。光刻标记的形状可以是矩形、圆形、十字形等各种图形，光刻标记的数量也可以是多个，例如多列凹槽。衬底401还可以经历一些其他预备工艺或制造工艺，其上还可以有其他半导体结构，本披露实施例在此方面也没有限制。

接着，如图4b所示，在光刻标记402的底部和衬底401的上表面形成氧化物层403并裸露光刻标记的侧壁406。

可以通过各种现有的工艺组合来形成氧化物层403以及裸露侧壁406。例如，可以采用热氧化、气相沉积、溅射沉积等方式形成氧化物层。在一些实施例中，可以先在整个衬底401上沉积氧化物，从而在光刻标记402的底部和衬底401的上表面形成氧化物层403。此时光刻标记402的侧壁也会沉积有氧化物。上述沉积过程可以采用当前已知的各种沉积工艺，例如气相沉积。在一些实施例中，可以采用高密度等离子体HDP化学气相沉积工艺。这种方式沉积形成的氧化物层在光刻标记的底部和衬底的上表面的厚度更厚，而光刻标记的侧壁上的氧化物层更薄，更有利于后续的去除。

随后，去除光刻标记的侧壁的氧化物层，以裸露光刻标记的侧壁，也即暴露出衬底材料。上述去除过程可以采用当前已知的各种去除工艺，例如湿法刻蚀、干法刻蚀等。在一些实施例中，可以采用氟化氢HF刻蚀工艺，例如使用HF水溶液腐蚀去除氧化物。

接着，如图4c所示，在光刻标记的侧壁406进行第一外延生长，以形成覆盖光刻标记402的底部的氧化物层403并封闭光刻标记的开口的第一外延层404。

在一些实施例中，该第一外延生长采用选择性外延生长工艺。选择性外延生长是一种在衬底上限定的区域内进行的外延生长，其可以控制外延生长的范围。选择性外延生长可以直接在指定区域生长所需材料，从而制备各种嵌入结构。在本披露实施例中，通过前面的步骤，在光刻标记402的底部和衬底的上表面形成了氧化物层403，其可以形成阻挡层，阻挡外延的生长，从而将外延的生长限制在裸露的光刻标记的侧壁406。在一些实施例中，可以采用减压外延来实现上述选择性外延生长工艺。从光刻标记的侧壁向内生长的外延会连接到一起并封闭光刻标记的开口，从而完全覆盖或包裹光刻标记底部的氧化物层403。在一些实施例中，光刻标记的全部侧壁均裸露，从而可以从全部侧壁均进行外延生长，生长的外延连接在一起，封闭光刻标记的开口。在另一些实施例中，光刻标记的部分侧壁裸露，从而从该裸露的部分侧壁进行外延生长，直至封闭光刻标记的开口。例如，当光刻标记为矩形凹槽时，可以裸露其相对的两侧壁，并从该两侧壁向内进行外延生长并连接在一起，以覆盖底部的整个氧化物层并封闭开口。由于外延层是从光刻标记侧壁处裸露的衬底材料生长的，因此所生成的第一外延层的晶格方向与衬底的晶格方向一致。这种一致性有利于后续的外延生长工艺。在一些实施例中，衬底是单晶硅衬底，第一外延层是单晶硅外延层。

接着，如图4d所示，去除衬底401的上表面的氧化物层403。本领域技术人员可以根据氧化物类型和位置，选择适当的去除工艺，控制处理时间，有效去除氧化物层，以为后续工艺做准备。去除工艺例如可以包括但不限于湿法刻蚀、干法刻蚀、化学机械抛光（CMP）、HF气体刻蚀、电化学腐蚀等，本披露实施例在此方面没有限制。

最后，如图4e所示，在衬底401的上表面进行第二外延生长，以形成覆盖衬底401与第一外延层404的上表面的第二外延层405。

在一些实施例中，该第二外延生长采用常压外延生长工艺。常压外延生长是一种在正常大气压力下进行的外延生长工艺，其工艺简单，生长速度快，效率高。由于衬底401上表面的氧化物层已去除，此时整个衬底的上表面均为单晶，因此，第二外延生长会在整个衬底的上表面，包括第一外延层404的上表面，生长出良好质量的第二外延层405。

常压外延生长对于生长基底的要求较高，否则容易导致Epi晶格缺陷。在本披露实施例中，由于第一外延层404的晶格方向与衬底401的晶格方向一致，因此以此为基础的常压外延生长形成的第二外延层405具有良好的结晶质量。

图5a和图5b分别示出了基于非单晶硅结构生长的外延层的表面俯视图及Epi结构的横截面图。从图5a中可以看出，外延层的表面会出现起伏不平，例如鼓包。从图5b的横截面图可以看出，外延层的质地不均匀，存在挤压开裂等情况。这些情况会导致在光刻识别中，不能准确地识别甚至无法识别标记图形，从而影响对准。

可选地或附加地，在进行所述第二外延生长之前，可以对所述第一外延层的上表面进行磨平处理，以使所述第一外延层的上表面与所述衬底的上表面齐平，由此生长出的第二外延层的上表面可以更平整。磨平处理例如可以采用化学机械抛光CMP工艺。磨平处理可以在第一外延生长之后进行，也可以在去除衬底上表面的氧化物层之后或同时进行。

第二外延层的厚度可以通过控制常压外延生长的工艺参数来进行调整，以获得所需的厚度。例如，通过控制生长时间、调节源气体流量、调节反应温度、调节载气流量等，可以精确控制外延生长过程，获得所需厚度的外延层。

由此，上面结合一个具体制作工艺流程描述了本披露实施例的半导体结构的一种示例性制备方法。在上述工艺流程中，通过在光刻标记底部形成氧化物层，并通过光刻标记的侧壁选择性生长Epi封口，将氧化物层包裹之后再生长常压Epi，可以生长出质量优良的Epi层。由于光刻识别不再依赖于Epi表层的光刻图案，因此Epi的厚度可以根据器件的需要生长足够的厚度。本领域技术人员可以理解，本披露实施例的半导体结构也可以不限于采用前文描述的工艺流程来制备，其中的部分工艺也可以使用其他工艺来替代。例如，去除光刻标记侧壁的氧化物层的方式也可以包括：先在需要保留氧化物层的衬底表面和光刻标记底部形成光阻保护层，然后对整个结构进行刻蚀，从而只去除光刻标记侧壁的氧化物层。衬底表面和光刻标记底部的光阻保护层可以进一步采用各种方式去除，诸如有机溶剂溶解、化学机械抛光等。

基于前面描述的半导体结构，当利用光刻机进行光刻识别时，可以使得光刻机透过Epi识别到下面的光刻标记，从而改善Epi沉积后的光刻识别及对位。

图6示出了基于本披露实施例的半导体结构的光刻识别原理示意图。

如图所示，光刻机的红外光照射到半导体结构的上表面610。入射光620会穿透半导体结构的第二外延层605和第一外延层604。当到达外延层与衬底601之间的氧化物层603时，由于氧化物层与外延层的性质不同，因此发生反射。也即，氧化物层603形成了外延层与衬底层之间的界限。光刻机可以接收红外光穿透半导体结构的第二外延层和第一外延层，经氧化物层反射的反射光630。继而，光刻机可以基于反射光630来识别光刻标记602。例如，可以基于反射光630生成图像，从而识别光刻标记，并基于识别结果进行定位对准。

由此可见，基于本披露实施例的半导体结构，光刻标记的识别不再依赖于外延层表面的光刻标记图案，由此外延层的生长厚度也无需受光刻标记图案的限制，其最大厚度取决于光刻机的红外光对外延层的穿透范围。因此，本披露实施例的方案可以适用于红外光穿透范围内的Epi对位问题。例如，红外光的穿透范围可达150um，此情况下本披露实施例的半导体结构的外延层厚度在150um以内即可解决Epi对位问题。

应当注意，尽管在附图中以特定顺序描述了本公开方法的操作，但是这并非要求或者暗示必须按照该特定顺序来执行这些操作，或是必须执行全部所示的操作才能实现期望的结果。相反，流程图中描绘的步骤可以改变执行顺序。附加地或备选地，可以省略某些步骤，将多个步骤合并为一个步骤执行，和/或将一个步骤分解为多个步骤执行。

虽然本文已经示出和描述了本披露的多个实施例，但对于本领域技术人员显而易见的是，这样的实施例只是以示例的方式来提供。本领域技术人员可以在不偏离本披露思想和精神的情况下想到许多更改、改变和替代的方式。应当理解的是在实践本披露的过程中，可以采用对本文所描述的本披露实施例的各种替代方案。所附权利要求书旨在限定本披露的保护范围，并因此覆盖这些权利要求范围内的等同或替代方案。

Claims (10)

1.一种半导体结构的制备方法，其特征在于，包括：

提供一衬底，所述衬底上形成有光刻标记，所述光刻标记为所述衬底上的、具有侧壁、底部和向上的开口的凹陷，所述衬底是单晶硅衬底；

在所述光刻标记的底部形成氧化物层，所述氧化物层覆盖所述底部；

基于所述光刻标记的侧壁处裸露的衬底向内进行第一外延生长以形成第一外延层，所述第一外延层覆盖所述光刻标记的底部的所述氧化物层并封闭所述光刻标记的开口，所述第一外延层是单晶硅外延层，并且所述第一外延层的晶格方向与所述衬底的晶格方向一致；以及

在所述衬底的上表面进行第二外延生长以形成第二外延层，所述第二外延层覆盖所述衬底与所述第一外延层的上表面。

2.根据权利要求1所述的制备方法，其特征在于，在所述光刻标记的底部形成氧化物层包括：

在所述衬底上沉积氧化物，以在所述光刻标记的底部、侧壁和所述衬底的上表面形成所述氧化物层。

3. 根据权利要求2所述的制备方法，其特征在于，所述基于所述光刻标记的侧壁处裸露的衬底向内进行第一外延生长形成第一外延层包括：

去除所述光刻标记的侧壁的氧化物层，以裸露所述光刻标记的侧壁；以及

基于裸露的所述光刻标记的侧壁向内进行所述第一外延生长并相互连接和封口，形成覆盖所述光刻标记的底部的所述氧化物层并封闭所述光刻标记的开口的第一外延层。

4.根据权利要求2所述的制备方法，其特征在于，所述沉积采用高密度等离子体HDP化学气相沉积工艺。

5.根据权利要求2所述的制备方法，其特征在于，还包括：

在进行所述第二外延生长之前，去除所述衬底的上表面的所述氧化物层。

6.根据权利要求1-5任一所述的制备方法，其特征在于，所述第一外延生长采用选择性外延生长工艺；和/或所述第二外延生长采用常压外延生长工艺。

7.根据权利要求1-5任一所述的制备方法，其特征在于，还包括：

在进行所述第二外延生长之前，对所述第一外延层的上表面进行磨平处理，以使所述第一外延层的上表面与所述衬底的上表面齐平。

8.根据权利要求1-5任一所述的制备方法，其特征在于，所述第二外延层的厚度为8um~150um。

9.一种半导体结构，其特征在于，包括：

衬底，所述衬底是单晶硅衬底；

光刻标记，形成在所述衬底上，所述光刻标记为所述衬底上的、具有侧壁、底部和向上的开口的凹陷；

氧化物层，形成在所述光刻标记的底部并覆盖所述底部；

第一外延层，其基于所述光刻标记的侧壁处裸露的衬底向内进行第一外延生长而形成在所述光刻标记内覆盖所述氧化物层并封闭所述光刻标记的开口，所述第一外延层是单晶硅外延层，并且所述第一外延层的晶格方向与所述衬底的晶格方向一致；以及

第二外延层，形成在所述衬底的上表面并覆盖所述衬底与所述第一外延层的上表面。

10.根据权利要求9所述的半导体结构，其特征在于，所述第二外延层的厚度为8um~150um。