CN117170453B - 参考电压产生电路及车规级芯片 - Google Patents

参考电压产生电路及车规级芯片 Download PDF

Info

Publication number
CN117170453B
CN117170453B CN202311110572.0A CN202311110572A CN117170453B CN 117170453 B CN117170453 B CN 117170453B CN 202311110572 A CN202311110572 A CN 202311110572A CN 117170453 B CN117170453 B CN 117170453B
Authority
CN
China
Prior art keywords
reference voltage
resistor
generating circuit
tube
temperature coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311110572.0A
Other languages
English (en)
Other versions
CN117170453A (zh
Inventor
柳雪晶
陈艳
刘明磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing CEC Huada Electronic Design Co Ltd
Original Assignee
Beijing CEC Huada Electronic Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing CEC Huada Electronic Design Co Ltd filed Critical Beijing CEC Huada Electronic Design Co Ltd
Priority to CN202311110572.0A priority Critical patent/CN117170453B/zh
Publication of CN117170453A publication Critical patent/CN117170453A/zh
Application granted granted Critical
Publication of CN117170453B publication Critical patent/CN117170453B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Control Of Electrical Variables (AREA)

Abstract

本申请提供一种参考电压产生电路及车规级芯片。该参考电压产生电路包括偏置和限压电路、PTAT电流产生电路、零温度系数参考电压产生电路和启动电路。正温度系数电流产生电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管及第一电阻。启动电路的输出端连接第一NMOS管的漏极。偏置和限压电路连接第一NMOS管的漏极，用于对第一NMOS管的工作电压进行限压。零温度系数参考电压产生电路包括第二电阻和三极管。PTAT电流产生电路产生的PTAT电流流经第二电阻，产生PTAT电压，再叠加三极管的基极和发射极之间的负温度系数电压后，产生零温度系数参考电压。从而，能够有效地解决MOS器件的漏电问题。

Description

参考电压产生电路及车规级芯片
技术领域
本申请涉及模拟电路设计技术领域，尤其涉及一种参考电压产生电路及车规级芯片。
背景技术
随着汽车产业和半导体产业的迅猛发展，汽车工业正处于科技创新时代，未来汽车主要朝着新能源、安全、智能的大方向发展，新能源汽车、智能联网以及无人驾驶技术成为主要趋势。车规级芯片是汽车电子化的基础，目前电子产品占到整车成本的50％以上，引起了近年半导体行业对车规级芯片设计研发的广泛投入。
芯片在车身的位置和环境不同，对其耐受温度的要求也不同。北美汽车产业推出的车规标准AEC_Q100对车规级芯片耐受温度做了四档划分，Grade 0要求芯片正常工作温度为-40℃～150℃，Grade 1要求芯片正常工作温度为-40℃～125℃，Grade 2要求芯片正常工作温度为-40℃～105℃，Grade 3要求芯片正常工作温度为-40℃～85℃。在超过125℃的高温下，MOS(MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)的缩写)器件的漏电问题变得越来越显著，严重影响了模拟电路的性能，这是设计车规级芯片区别于普通消费级芯片的难点之一。
发明内容
本申请的目的在于提供一种参考电压产生电路及车规级芯片，能够有效地解决MOS器件的漏电问题。
本申请的一个方面提供一种参考电压产生电路。所述参考电压产生电路包括偏置和限压电路、正温度系数电流产生电路、零温度系数参考电压产生电路和启动电路。其中，所述正温度系数电流产生电路用于产生正温度系数电流，其包括第一支路、第二支路和第一电阻，所述第一支路和所述第二支路组成电流镜，所述第一支路包括第一PMOS管和第一NMOS管，所述第二支路包括第二PMOS管和第二NMOS管，其中，所述第一PMOS管和所述第二PMOS管的源极均与电源相连接，所述第一PMOS管和所述第二PMOS管的栅极相连接；所述第一NMOS管的源极连接地电平，所述第二NMOS管的源极与所述第一电阻的一端相连接，所述第一电阻的另一端连接所述地电平，所述第一NMOS管和所述第二NMOS管的栅极相连接，所述第一NMOS管和所述第二NMOS管的衬底连接所述地电平，所述第二NMOS管的栅极和漏极相连接。所述启动电路连接所述电源和所述第一PMOS管的栅极，所述启动电路的输出端连接所述第一NMOS管的漏极。所述偏置和限压电路连接所述第一NMOS管的漏极，用于对所述第一NMOS管的工作电压进行限压。所述零温度系数参考电压产生电路包括第二电阻和三极管，所述第二电阻的一端连接至参考电压输出端，所述第二电阻的另一端与所述三极管的发射极相连接，所述三极管的集电极和基极连接所述地电平。其中，所述正温度系数电流产生电路产生的正温度系数电流流经所述第二电阻，产生正温度系数电压，再叠加所述三极管的基极和发射极之间的负温度系数电压后，在所述参考电压输出端产生零温度系数参考电压。
进一步地，所述第一支路还包括第三PMOS管，所述第二支路还包括第四PMOS管，其中，所述第一PMOS管的漏极与所述第三PMOS的源极相连接，所述第二PMOS管的漏极与所述第四PMOS管的源极相连接，所述第三PMOS和所述第四PMOS管的栅极相连接，所述第三PMOS的漏极与所述第一NMOS管的漏极相连接，所述第四PMOS管的漏极与所述第二NMOS管的漏极相连接。
进一步地，所述零温度系数参考电压产生电路还包括第五PMOS管和第六PMOS管，其中，所述第五PMOS管的源极与所述电源相连接，其漏极与所述第六PMOS管的源极相连接，其栅极与所述第二PMOS管的栅极相连接；所述第六PMOS管的栅极与所述第四PMOS管的栅极相连接，其漏极与所述第二电阻的连接所述参考电压输出端的一端相连接。
进一步地，所述零温度系数参考电压产生电路还包括第三电阻，其中，所述第三电阻并联在所述第二电阻的连接所述参考电压输出端的一端和所述地电平之间。
进一步地，通过调节R3/(R2+R3)的比例来产生不同的零温度系数参考电压，以调节所述参考电压产生电路所需的最低电源电压。
进一步地，所述偏置和限压电路包括第三NMOS管和第四电阻，其中，所述第三NMOS管的源极与所述第四电阻的一端相连接，其漏极与所述第三PMOS管的栅极相连接，其栅极与所述启动电路的输出端相连接，其衬底连接所述地电平；所述第四电阻的另一端连接所述地电平。
进一步地，所述偏置和限压电路还包括第七PMOS管、第八PMOS管和第五电阻，其中，所述第七PMOS管的源极与所述电源相连接，其漏极与所述第八PMOS管的源极相连接，其栅极与所述第八PMOS管的漏极以及所述第五电阻的一端相连接；所述第八PMOS管的栅极与所述第五电阻的另一端以及所述第三NMOS管的漏极相连接。
进一步地，当所述电源刚上电时，所述启动电路对所述第三NMOS管的栅极上拉；当所述参考电压产生电路完成启动后，通过所述第一PMOS管的栅极电压反馈将所述启动电路关闭。
进一步地，在所述正温度系数电流产生电路中，所述第一PMOS管、所述第三PMOS管与所述第二PMOS管、所述第四PMOS管组成的电流镜的镜像比例为1：1，所述第二NMOS管和所述第一NMOS管的镜像比例为5：1。
进一步地，所述偏置和限压电路中的所述第七PMOS管、所述第八PMOS管与所述正温度系数电流产生电路中的所述第一PMOS管、所述第三PMOS管组成的电流镜的镜像比例为1：1，所述第四电阻的电阻值等于所述正温度系数电流产生电路中所述第一电阻的电阻值。
进一步地，所述零温度系数参考电压产生电路中的所述第五PMOS管、所述第六PMOS管与所述正温度系数电流产生电路中的所述第一PMOS管、所述第三PMOS管组成的电流镜的镜像比例为3：1，所述第三电阻的电阻值等于所述第二电阻的电阻值的3倍，所述第二电阻的电阻值是所述正温度系数电流产生电路中所述第一电阻的电阻值的7.2倍。
本申请的另一个方面提供一种车规级芯片。所述车规级芯片包括如上所述的参考电压产生电路。
本申请的参考电压产生电路及具有该参考电压产生电路的车规级芯片能够有效地解决MOS器件的漏电问题，从而能够解决由于电源电压升高或温度升高而导致的零温度系数参考电压随电源电压和温度变化而变化的问题。
另外，本申请的参考电压产生电路及具有该参考电压产生电路的车规级芯片能够克服电路结构中的最低工作电压限制。
附图说明
图1为一种参考电压产生电路的电路结构图。
图2为另一种参考电压产生电路的电路结构图。
图3为本申请一个实施例的参考电压产生电路的电路结构图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施例并不代表与本申请相一致的所有实施例。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置的例子。
在本申请实施例使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。除非另作定义，本申请实施例使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请的说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”或者“若干”表示两个及两个以上。除非另行指出，“前”、“后”、“左”、“右”、“远”、“近”、“顶部”和/或“底部”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。在本申请的说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
图1揭示了一种参考电压产生电路10的电路结构图。该参考电压产生电路10具有结构简单、功耗低、面积小的优点。在对参考电压精度要求不高的场景，该参考电压产生电路10得到了广泛应用。
如图1所示，该参考电压产生电路10产生的零温度系数参考电压的公式如下所示：
其中，VREF为该参考电压产生电路10产生的零温度系数参考电压，VBE为三极管B1的基极和发射极之间的负温度系数电压，VGSMN1为第一NMOS管MN1的栅极和源极之间的电压，VGSMN2为第二NMOS管MN2的栅极和源极之间的电压，VGSMN1-VGSMN2为产生的正温度系数电压。
负温度系数电压VBE和正温度系数电压VGSMN1-VGSMN2两者叠加，取适当的R2/R1的电阻比例，可以得到零温度系数参考电压VREF。
然而，在图1所示的参考电压产生电路10中，A点的电压为VGSMN1，B点的电压为VDD-VGSMP2，其中，VDD为电源电压，VGSMP2为第二PMOS管MP2的栅极和源极之间的电压。当电源电压VDD较高时，例如大于5V以上时，A点与B点的电压差异较大，从而会导致第一NMOS管MN1与第二NMOS管MN2组成的电流镜的镜像产生失配，造成零温度系数参考电压VREF随电源电压VDD产生变化。
图2揭示了另一种参考电压产生电路20的电路结构图。如图2所示，为了解决上述问题，通常设计是采用在第二NMOS管MN2上叠加共源共栅的第三NMOS管MN3的方法，来屏蔽VDD-VGSMP2的高电压。这样，B点的电压变为VB-VGSMN3，其中，VB为加在第三NMOS管MN3的栅极上的偏置电压，VGSMN3为第三NMOS管MN3的栅极和源极之间的电压。图2所示的增加第三NMOS管MN3的设计是可以自主可控的，通过调节第三NMOS管MN3的栅极上的偏置电压VB的电压值，可以使B点的电压与A点的电压相近。
图2所示的设计可以使用在消费级产品应用环境下，其工作温度范围为-40℃到85℃。然而，到工业级产品，乃至车规级产品，高温温度达到125℃以上之后，第三NMOS管MN3由于源极电压大于衬底电压，其差值为VB-VGSMN3，一般设计该值为几百毫伏。因此，第三NMOS管MN3存在较大的衬偏效应，其衬底产生几十至百纳安量级的漏电。漏电值会随着电源电压VDD的升高而变大，并且随着温度升高而变大。进而，引起零温度系数参考电压VREF随电源电压VDD和温度变化而变化。
在上面的电路结构中，除了高温带来的漏电增大的影响，还有VGSMN1-VGSMN2的正温度系数电压相对较小，导致要想得到零温度系数参考电压VREF，其电压值较高，实际中超过1.4V。这大大限制了电路结构的最低工作电压。
有鉴于此，本申请提供了一种改进的参考电压产生电路30，其能够解决上述电路结构产生的零温度系数参考电压VREF，由于电源电压VDD升高或温度升高，导致的零温度系数参考电压VREF随电源电压VDD和温度变化而变化的问题；另外，能够克服上述电路结构的最低工作电压限制。
图3揭示了本申请一个实施例的参考电压产生电路30的电路结构图，该参考电压产生电路30为一种可应用于车规级芯片耐高温高压的参考电压产生电路。如图3所示，本申请一个实施例的参考电压产生电路30可以包括偏置和限压电路34、正温度系数(PTAT，Proportional To Absolute Temperature)电流产生电路31、零温度系数参考电压产生电路32和启动电路33。
PTAT电流产生电路31可以用来产生正温度系数(PTAT)电流。利用PTAT电流产生电路31产生的PTAT电流流经第二电阻R2，产生正温度系数电压，再叠加三极管B1的基极和发射极之间的负温度系数电压VBE后，在参考电压输出端产生零温度系数参考电压VREF。
PTAT电流产生电路31包括第一支路、第二支路和第一电阻R1，第一支路和第二支路组成电流镜。第一支路包括第一PMOS管MP1和第一NMOS管MN1，第二支路包括第二PMOS管MP2和第二NMOS管MN2。其中，第一PMOS管MP1和第二PMOS管MP2的源极均与电源相连接，第一PMOS管MP1和第二PMOS管MP2的栅极相连接。第一NMOS管MN1的源极连接地电平VSS，第二NMOS管MN2的源极与第一电阻R1的一端相连接，第一电阻R1的另一端连接地电平VSS，第一NMOS管MN1和第二NMOS管MN2的栅极相连接，第一NMOS管MN1和第二NMOS管MN2的衬底连接地电平VSS，第二NMOS管MN2的栅极和漏极相连接。
启动电路33连接电源和第一PMOS管MP1的栅极，启动电路33的输出端连接第一NMOS管MN1的漏极。
偏置和限压电路34连接第一NMOS管MN1的漏极，用于对第一NMOS管MN1的工作电压进行限压。
零温度系数参考电压产生电路32包括第二电阻R2和三极管B1，第二电阻R2的一端连接至参考电压输出端，第二电阻R2的另一端与三极管B1的发射极相连接，三极管B1的集电极和基极连接地电平VSS。
在本申请的参考电压产生电路30的电路结构中，核心器件第一NMOS管MN1和第二NMOS管MN2都工作在低衬偏条件下，并利用限压电路，对关键MOS器件的工作电压进行限压，使其在高温高压条件下漏电实现可忽略的程度。
在一些实施例中，第一支路还包括第三PMOS管MP3，第二支路还包括第四PMOS管MP4。其中，第一PMOS管MP1的漏极与第三PMOS的源极相连接，第二PMOS管MP2的漏极与第四PMOS管MP4的源极相连接，第三PMOS和第四PMOS管MP4的栅极相连接，第三PMOS的漏极与第一NMOS管MN1的漏极相连接，第四PMOS管MP4的漏极与第二NMOS管MN2的漏极相连接。从而，可以提高第一支路和第二支路组成的电流镜的镜像精度。
在一些实施例中，本申请的零温度系数参考电压产生电路32还包括第五PMOS管MP5和第六PMOS管MP6。其中，第五PMOS管MP5的源极与电源相连接，其漏极与第六PMOS管MP6的源极相连接，其栅极与第二PMOS管MP2的栅极相连接。第六PMOS管MP6的栅极与第四PMOS管MP4的栅极相连接，其漏极与第二电阻R2的连接参考电压输出端的一端相连接。
在一些实施例中，本申请的零温度系数参考电压产生电路32还包括第三电阻R3。其中，第三电阻R3并联在第二电阻R2的连接参考电压输出端的一端和地电平VSS之间。
因此，利用第二电阻R2和第三电阻R3，产生的零温度系数参考电压VREF具有R3/(R2+R3)的分压比例，可以通过调节R3/(R2+R3)的比例来产生不同的零温度系数参考电压VREF，降低零温度系数参考电压VREF的电压值，从而可以调节参考电压产生电路30所需的最低电源电压VDD，利于在低电源电压VDD下工作。
在一些实施例中，本申请的偏置和限压电路34可以包括第三NMOS管MN3和第四电阻R4。其中，第三NMOS管MN3的源极与第四电阻R4的一端相连接，其漏极与第三PMOS管MP3的栅极相连接，其栅极与启动电路33的输出端相连接，其衬底连接地电平VSS；第四电阻R4的另一端连接地电平VSS。
在一些实施例中，本申请的偏置和限压电路34还包括第七PMOS管MP7、第八PMOS管MP8和第五电阻R5。其中，第七PMOS管MP7的源极与电源相连接，其漏极与第八PMOS管MP8的源极相连接，其栅极与第八PMOS管MP8的漏极以及第五电阻R5的一端相连接；第八PMOS管MP8的栅极与第五电阻R5的另一端以及第三NMOS管MN3的漏极相连接。
启动电路33的输出端连接第三NMOS管MN3的栅极。当电源刚上电时，启动电路33可以对第三NMOS管MN3的栅极上拉。当参考电压产生电路30完成启动后，可以通过第一PMOS管MP1的栅极电压反馈将启动电路33关闭，从而不会影响参考电压产生电路30正常工作。
下面将结合图3来说明本申请的参考电压产生电路30的工作原理。
如图3所示，PTAT电流产生电路31产生正温度系数(PTAT)电流，如下所示：
其中，IPTAT为产生的PTAT电流，VGSMN1为第一NMOS管MN1的栅极和源极之间的电压，VGSMN2为第二NMOS管MN2的栅极和源极之间的电压。
通过第五PMOS管MP5镜像第二PMOS管MP2的正温度系数电流，零温度系数参考电压产生电路32将正温度系数电流IPTAT与负温度系数电流VBE/R2进行叠加，从而可以得到零温度系数参考电压VREF。其输出的零温度系数参考电压VREF的公式如下所示：
其中，VBE为三极管B1的基极和发射极之间的负温度系数电压，VGSMN1-VGSMN2为正温度系数电压。
负温度系数电压VBE和正温度系数电压VGSMN1-VGSMN2两者叠加，取适当的R2/R1电阻比例，可以得到零温度系数参考电压VREF。
取合适的R3/(R2+R3)比例，可以降低零温度系数参考电压VREF的电压值，从而可以降低电路所需要的最低电源电压VDD。
在电源刚上电时，启动电路33随着电源电压VDD的升高，将A点的电压拉高，直到第三NMOS管MN3导通，将所有PMOS管的栅极电压拉低，B点的电压随之升高。当PTAT电流产生电路31上电后，可以通过第一PMOS管MP1的栅极电压反馈将启动电路33关闭。从而，完成本申请的参考电压产生电路30的启动过程。
本申请的第三NMOS管MN3和第四电阻R4可以对A点起到限制电压的作用，将A点的电压限制在ΔVGS3+I3×R4，其中，ΔVGS3为第三NMOS管MN3的栅极和源极之间的电压差，I3是流经第四电阻R4的电流值。B点的电压为ΔVGS2+I1×R1，其中，ΔVGS2为第二NMOS管MN2的栅极和源极之间的电压差，I1是流经第一电阻R1的电流值，A点的电压与B点的电压相近，第一NMOS管MN1和第二NMOS管MN2组成的电流镜实现较为准确的镜像。第一NMOS管MN1的漏极电压(即A点的电压)有了限制。同时，由于第一NMOS管MN1的源极和衬底都连接地电平VSS，所以，第一NMOS管MN1没有衬偏效应，第一NMOS管MN1的漏电影响可以忽略。
B点的电压值受第二NMOS管MN2的限制，其值为ΔVGS2+I1×R1，第二NMOS管MN2的衬偏电压为I1×R1，通常为几十毫伏。B点的电压有了限制，同时，第二NMOS管MN2的衬偏电压很低，第二NMOS管MN2的漏电影响可以忽略。
C点的电压虽然会随着电源电压VDD的升高而升高，但是，由于第三NMOS管MN3的衬偏电压为I3×R4，通常为几十毫伏。因此，第三NMOS管MN3的漏电也可以达到可忽略影响的程度。
因此，本申请的参考电压产生电路30可以满足在较高的电源电压VDD，车规级的高温标准下，实现较高的性能、可靠性和寿命。
本申请还提供了一种车规级芯片。该车规级芯片可以包括如上各个实施例所述的参考电压产生电路30。
以下提供了本申请的参考电压产生电路30的一个具体示例。
在一个实施例中，在PTAT电流产生电路31中，第一PMOS管MP1、第三PMOS管MP3与第二PMOS管MP2、第四PMOS管MP4组成的电流镜的镜像比例为1：1，第二NMOS管MN2和第一NMOS管MN1的镜像比例为5：1。
为了使A点和B点的电压尽可能相等，偏置和限压电路34中的第七PMOS管MP7、第八PMOS管MP8与正温度系数电流产生电路31中的第一PMOS管MP1、第三PMOS管MP3组成的电流镜的镜像比例也为1：1，第四电阻R4的电阻值等于PTAT电流产生电路31中第一电阻R1的电阻值。
零温度系数参考电压产生电路32中的第五PMOS管MP5、第六PMOS管MP6与正温度系数电流产生电路31中的第一PMOS管MP1、第三PMOS管MP3组成的电流镜的镜像比例为3：1，第三电阻R3的电阻值等于第二电阻R2的电阻值的3倍，第二电阻R2的电阻值是正温度系数电流产生电路31中第一电阻R1的电阻值的7.2倍。
当电源刚上电时，启动电路33对第三NMOS管MN3的栅极上拉，当参考电压产生电路30产生电流，完成启动后，通过第一PMOS管MP1的栅极电压反馈将启动电路33关闭。
PTAT电流产生电路31产生正温度系数电流IPTAT，通过第三PMOS管MP3镜像第二PMOS管MP2的正温度系数电流，零温度系数参考电压产生电路32将正温度系数电流与负温度系数电流进行叠加得到零温度系数参考电压VREF，其输出的零温度系数参考电压VREF的公式如下所示：
在本具体示例中，产生了电压值为1.1V的零温度系数参考电压VREF。调节R3/(R2+R3)的比例，可以得到不同的零温度系数参考电压VREF。
本具体示例的参考电压产生电路30可以成功地在车规芯片中使用，完成了AEC_Q100的车规标准测试，达到了很好的市场应用效果。
需要说明的是，以上参考电压产生电路的具体设计比例仅是作为一个示例来说明，并不作为对本申请的参考电压产生电路的限制。本申请并不局限于具体的器件比例，根据不同的应用场景，本申请的参考电压产生电路的具体实现可以有不同的比例。
以上对本申请实施例所提供的参考电压产生电路及车规级芯片进行了详细的介绍。本文中应用了具体个例对本申请实施例的参考电压产生电路及车规级芯片进行了阐述，以上实施例的说明只是用于帮助理解本申请的核心思想，并不用以限制本申请。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请的精神和原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也均应落入本申请所附权利要求书的保护范围内。

Claims (8)

1.一种参考电压产生电路，其特征在于：包括偏置和限压电路、正温度系数电流产生电路、零温度系数参考电压产生电路和启动电路，其中，
所述正温度系数电流产生电路用于产生正温度系数电流，其包括第一支路、第二支路和第一电阻，所述第一支路和所述第二支路组成电流镜，所述第一支路包括第一PMOS管和第一NMOS管，所述第二支路包括第二PMOS管和第二NMOS管，其中，所述第一PMOS管和所述第二PMOS管的源极均与电源相连接，所述第一PMOS管和所述第二PMOS管的栅极相连接；所述第一NMOS管的源极连接地电平，所述第二NMOS管的源极与所述第一电阻的一端相连接，所述第一电阻的另一端连接所述地电平，所述第一NMOS管和所述第二NMOS管的栅极相连接，所述第一NMOS管和所述第二NMOS管的衬底连接所述地电平，所述第二NMOS管的栅极和漏极相连接；
所述启动电路连接所述电源和所述第一PMOS管的栅极，所述启动电路的输出端连接所述第一NMOS管的漏极；
所述偏置和限压电路连接所述第一NMOS管的漏极，用于对所述第一NMOS管的工作电压进行限压；
所述零温度系数参考电压产生电路包括第二电阻和三极管，所述第二电阻的一端连接至参考电压输出端，所述第二电阻的另一端与所述三极管的发射极相连接，所述三极管的集电极和基极连接所述地电平，
其中，所述正温度系数电流产生电路产生的正温度系数电流流经所述第二电阻，产生正温度系数电压，再叠加所述三极管的基极和发射极之间的负温度系数电压后，在所述参考电压输出端产生零温度系数参考电压，
所述第一支路还包括第三PMOS管，所述第二支路还包括第四PMOS管，其中，所述第一PMOS管的漏极与所述第三PMOS管的源极相连接，所述第二PMOS管的漏极与所述第四PMOS管的源极相连接，所述第三PMOS管和所述第四PMOS管的栅极相连接，所述第三PMOS管的漏极与所述第一NMOS管的漏极相连接，所述第四PMOS管的漏极与所述第二NMOS管的漏极相连接，
所述偏置和限压电路包括第三NMOS管和第四电阻，其中，所述第三NMOS管的源极与所述第四电阻的一端相连接，其漏极与所述第三PMOS管的栅极相连接，其栅极与所述启动电路的输出端相连接，其衬底连接所述地电平；所述第四电阻的另一端连接所述地电平；
所述偏置和限压电路还包括第七PMOS管、第八PMOS管和第五电阻，其中，所述第七PMOS管的源极与所述电源相连接，其漏极与所述第八PMOS管的源极相连接，其栅极与所述第八PMOS管的漏极以及所述第五电阻的一端相连接；所述第八PMOS管的栅极与所述第五电阻的另一端以及所述第三NMOS管的漏极相连接，
所述偏置和限压电路中的所述第七PMOS管、所述第八PMOS管与所述正温度系数电流产生电路中的所述第一PMOS管、所述第三PMOS管组成的电流镜的镜像比例为1：1，所述第四电阻的电阻值等于所述正温度系数电流产生电路中所述第一电阻的电阻值。
2.如权利要求1所述的参考电压产生电路，其特征在于：所述零温度系数参考电压产生电路还包括第五PMOS管和第六PMOS管，其中，所述第五PMOS管的源极与所述电源相连接，其漏极与所述第六PMOS管的源极相连接，其栅极与所述第二PMOS管的栅极相连接；所述第六PMOS管的栅极与所述第四PMOS管的栅极相连接，其漏极与所述第二电阻的连接所述参考电压输出端的一端相连接。
3.如权利要求2所述的参考电压产生电路，其特征在于：所述零温度系数参考电压产生电路还包括第三电阻，其中，所述第三电阻并联在所述第二电阻的连接所述参考电压输出端的一端和所述地电平之间。
4.如权利要求3所述的参考电压产生电路，其特征在于：通过调节R3/(R2+R3)的比例来产生不同的零温度系数参考电压，以调节所述参考电压产生电路所需的最低电源电压。
5.如权利要求1所述的参考电压产生电路，其特征在于：当所述电源刚上电时，所述启动电路对所述第三NMOS管的栅极上拉；当所述参考电压产生电路完成启动后，通过所述第一PMOS管的栅极电压反馈将所述启动电路关闭。
6.如权利要求1所述的参考电压产生电路，其特征在于：在所述正温度系数电流产生电路中，所述第一PMOS管、所述第三PMOS管与所述第二PMOS管、所述第四PMOS管组成的电流镜的镜像比例为1：1，所述第二NMOS管和所述第一NMOS管的镜像比例为5：1。
7.如权利要求3所述的参考电压产生电路，其特征在于：所述零温度系数参考电压产生电路中的所述第五PMOS管、所述第六PMOS管与所述正温度系数电流产生电路中的所述第一PMOS管、所述第三PMOS管组成的电流镜的镜像比例为3：1，所述第三电阻的电阻值等于所述第二电阻的电阻值的3倍，所述第二电阻的电阻值是所述正温度系数电流产生电路中所述第一电阻的电阻值的7.2倍。
8.一种车规级芯片，其特征在于：包括如权利要求1至7中任一项所述的参考电压产生电路。
CN202311110572.0A 2023-08-30 2023-08-30 参考电压产生电路及车规级芯片 Active CN117170453B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311110572.0A CN117170453B (zh) 2023-08-30 2023-08-30 参考电压产生电路及车规级芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311110572.0A CN117170453B (zh) 2023-08-30 2023-08-30 参考电压产生电路及车规级芯片

Publications (2)

Publication Number Publication Date
CN117170453A CN117170453A (zh) 2023-12-05
CN117170453B true CN117170453B (zh) 2024-06-11

Family

ID=88931177

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311110572.0A Active CN117170453B (zh) 2023-08-30 2023-08-30 参考电压产生电路及车规级芯片

Country Status (1)

Country Link
CN (1) CN117170453B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000044681A (ko) * 1998-12-30 2000-07-15 김영환 반도체 장치의 기준 전압 발생 회로
JP2002304224A (ja) * 2000-12-08 2002-10-18 Nec Corp 電圧発生回路および電圧発生方法
WO2009039061A2 (en) * 2007-09-17 2009-03-26 Texas Instruments Incorporated Start-up circuit and method for a self-biased zero-temperature-coefficient current reference
CN107390771A (zh) * 2017-08-28 2017-11-24 北京智芯微电子科技有限公司 同时产生多种温度特性参考电流的带隙基准参考源电路
CN111916121A (zh) * 2020-07-29 2020-11-10 北京中电华大电子设计有限责任公司 一种读参考电流源
CN112286337A (zh) * 2020-10-30 2021-01-29 广州鸿博微电子技术有限公司 用于MCU的低功耗bandgap电路及其实现方法
CN112925375A (zh) * 2021-04-02 2021-06-08 北京炬玄智能科技有限公司 一种具有温度补偿功能的低功耗基准电压产生电路
CN214311491U (zh) * 2021-04-02 2021-09-28 北京炬玄智能科技有限公司 一种具有温度补偿功能的低功耗基准电压产生电路
CN114661085A (zh) * 2020-12-23 2022-06-24 上海新微技术研发中心有限公司 一种带隙基准源高阶温度补偿电路和方法
KR20230049785A (ko) * 2021-10-06 2023-04-14 한양대학교 에리카산학협력단 영의 온도 계수를 가지는 nA급 기준전류 생성 회로

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7116088B2 (en) * 2003-06-09 2006-10-03 Silicon Storage Technology, Inc. High voltage shunt regulator for flash memory
CN101630532B (zh) * 2008-07-17 2012-07-11 上海华虹Nec电子有限公司 用于电可擦除可编程只读存储器的灵敏放大器及实现方法
CN106527572B (zh) * 2016-12-08 2018-01-09 电子科技大学 一种低功耗低温漂cmos亚阈值基准电路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000044681A (ko) * 1998-12-30 2000-07-15 김영환 반도체 장치의 기준 전압 발생 회로
JP2002304224A (ja) * 2000-12-08 2002-10-18 Nec Corp 電圧発生回路および電圧発生方法
WO2009039061A2 (en) * 2007-09-17 2009-03-26 Texas Instruments Incorporated Start-up circuit and method for a self-biased zero-temperature-coefficient current reference
CN107390771A (zh) * 2017-08-28 2017-11-24 北京智芯微电子科技有限公司 同时产生多种温度特性参考电流的带隙基准参考源电路
CN111916121A (zh) * 2020-07-29 2020-11-10 北京中电华大电子设计有限责任公司 一种读参考电流源
CN112286337A (zh) * 2020-10-30 2021-01-29 广州鸿博微电子技术有限公司 用于MCU的低功耗bandgap电路及其实现方法
CN114661085A (zh) * 2020-12-23 2022-06-24 上海新微技术研发中心有限公司 一种带隙基准源高阶温度补偿电路和方法
CN112925375A (zh) * 2021-04-02 2021-06-08 北京炬玄智能科技有限公司 一种具有温度补偿功能的低功耗基准电压产生电路
CN214311491U (zh) * 2021-04-02 2021-09-28 北京炬玄智能科技有限公司 一种具有温度补偿功能的低功耗基准电压产生电路
KR20230049785A (ko) * 2021-10-06 2023-04-14 한양대학교 에리카산학협력단 영의 온도 계수를 가지는 nA급 기준전류 생성 회로

Also Published As

Publication number Publication date
CN117170453A (zh) 2023-12-05

Similar Documents

Publication Publication Date Title
CN109725672B (zh) 一种带隙基准电路及高阶温度补偿方法
KR101645449B1 (ko) 전류 기준 회로
CN108007594B (zh) 一种温度检测电路和方法
KR100957228B1 (ko) 반도체 소자의 밴드갭 기준전압 발생회로
KR101653059B1 (ko) 플립 게이트 전압 레퍼런스 및 이용 방법
CN103076830B (zh) 带隙基准电路
CN109976425B (zh) 一种低温度系数基准源电路
US20150042386A1 (en) Highly accurate power-on reset circuit with least delay
US8269548B2 (en) Zero-temperature-coefficient voltage or current generator
JP6017593B2 (ja) 負基準電圧発生システムとその製造方法
CN112787640B (zh) 使用具有不同栅极工作功能的fet器件的参考发生器
KR100939291B1 (ko) 기준 전압 발생 회로
CN117170453B (zh) 参考电压产生电路及车规级芯片
Hongprasit et al. Design of bandgap core and startup circuits for all cmos bandgap voltage reference
CN112286337A (zh) 用于MCU的低功耗bandgap电路及其实现方法
KR101567843B1 (ko) 낮은 공급 전압을 제공하는 고정밀 cmos 밴드갭 기준 회로
CN110739943A (zh) 一种带温度补偿的复位电路
CN110673687A (zh) 一种基准电压产生装置
CN114610108B (zh) 偏置电流生成电路
US11449088B2 (en) Bandgap reference voltage generator with feedback circuitry
CN113885639B (zh) 基准电路、集成电路及电子设备
CN114726352A (zh) 半导体器件
CN103309395B (zh) 带隙基准电路
CN218158851U (zh) 基于耗尽型mos管的全mosfet低压带隙基准电路
CN110794909B (zh) 一种输出电压可调的超低功耗电压基准源电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant