CN117155373A - 快速瞬态缓冲器 - Google Patents

快速瞬态缓冲器 Download PDF

Info

Publication number
CN117155373A
CN117155373A CN202310550306.3A CN202310550306A CN117155373A CN 117155373 A CN117155373 A CN 117155373A CN 202310550306 A CN202310550306 A CN 202310550306A CN 117155373 A CN117155373 A CN 117155373A
Authority
CN
China
Prior art keywords
mos transistor
terminal
coupled
fast transient
transient buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310550306.3A
Other languages
English (en)
Inventor
陈岳民
王鼎洋
林育信
王文杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US18/299,852 external-priority patent/US20230396246A1/en
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN117155373A publication Critical patent/CN117155373A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01825—Coupling arrangements, impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供一种快速瞬态缓冲器，包括：翻转电压跟随器，耦接于该快速瞬态缓冲器的输入端和输出端之间；和第一MOS晶体管，耦接于该翻转电压跟随器及该快速瞬变缓冲器的该输出端，其中该第一MOS晶体管在与该翻转电压跟随器对该输出端的输出电压的调节方向相反的方向调节该输出电压。

Description

快速瞬态缓冲器
技术领域
本发明涉及快速瞬态(fast-transient)缓冲器。
背景技术
随着半导体技术的发展，低功耗和低电压电路设计需要快速瞬态缓冲器。
发明内容
本发明提供快速瞬态缓冲器。
在一个实施例中，本发明提供一种快速瞬态缓冲器，包括：翻转电压跟随器，耦接于该快速瞬态缓冲器的输入端和输出端之间；和第一MOS晶体管，耦接于该翻转电压跟随器及该快速瞬变缓冲器的该输出端，其中该第一MOS晶体管在与该翻转电压跟随器对该输出端的输出电压的调节方向相反的方向调节该输出电压。
附图说明
图1描绘了根据本发明示例性实施例的快速瞬态缓冲器100。
图2描绘了根据本发明示例性实施例的快速瞬态缓冲器100的细节。
图3描绘了根据本发明另一示例性实施例的快速瞬态缓冲器100的细节。
图4描绘了根据本发明示例性实施例的另一种缓冲器。
图5描绘了根据本发明示例性实施例的另一种缓冲器。
具体实施方式
下面的描述是为了说明本发明的一般原理，不应被理解为限制性的。本发明的范围最好参照所附权利要求书来确定。
图1描绘了根据本发明示例性实施例的快速瞬态缓冲器100。
快速瞬态缓冲器100包括翻转电压跟随器(flipped voltage follower)102、MOS晶体管(例如，金属氧化物半导体场效应晶体管，也简称为MOSFET)104和偏置电路106。翻转电压跟随器102耦接于快速瞬态缓冲器100的输入端Vin与输出端Vo之间。MOS晶体管104耦接于翻转电压跟随器102以及快速瞬态缓冲器100的输出端Vo。偏置电路106耦接于翻转电压跟随器102，并且还能够通过翻转电压跟随器102偏置MOS晶体管104。
根据这样的设计，MOS晶体管104在与翻转电压跟随器102导致的输出电压(Vo)调节方向相反的方向调节快速瞬态缓冲器100的输出电压(也标记为Vo)。
在提供翻转电压跟随器102以快速调节输出电压Vo的过冲(overshoot)的示例性实施例中，提供MOS晶体管104以快速调节输出电压Vo的下冲(undershoot)。
在提供翻转电压跟随器102以快速调节输出电压Vo的下冲的示例性实施例中，提供MOS晶体管104以快速调节输出电压Vo的过冲。
与传统的翻转电压跟随器只能快速调节过冲(或下冲)问题相比，MOS晶体管104这种简单的器件可以有效地调节输出电压Vo，从而弥补了传统翻转电压跟随器的不足。MOS晶体管104是低功率且快速的解决方案。
图2描绘了根据本发明示例性实施例的快速瞬态缓冲器100的细节。
MOS晶体管104由第一MOS晶体管Ml(其为PMOS)实现。第一MOS晶体管M1包括耦接于翻转电压跟随器102的栅极端，耦接于快速瞬态缓冲器的输出端Vo的漏极端，以及耦接于电源端的源极端。
翻转电压跟随器102包括第二MOS晶体管M2、第三MOS晶体管M3和第四MOS晶体管M4。第二MOS晶体管M2和第三MOS晶体管M3为两个NMOS。第二MOS晶体管M2包括耦接于快速瞬态缓冲器102的输入端Vin的栅极端，耦接于快速瞬态缓冲器102的输出端Vo的源极端，以及耦接于第一MOS晶体管M1的栅极端的漏极端。第三MOS晶体管M3包括耦接于第二MOS晶体管M2的源极端的漏极端，通过第四MOS晶体管M4耦接于第二MOS晶体管M2的漏极端的栅极端，以及耦接于接地端的源极端。第四MOS晶体管M4为PMOS，其包括耦接于第二MOS晶体管M2的漏极端的源极端，以及耦接于第三MOS晶体管M3的栅极端的漏极端。翻转电压跟随器102还包括第一电流源I1和第二电流源I2。第一电流源I1耦接于第一MOS晶体管M1的栅极端、第二MOS晶体管M2的漏极端及第四MOS晶体管M4的源极端之间的连接端，用于提供第一电流(也标记为I1)。第二电流源I2耦接于第四MOS晶体管M4的漏极端与第三MOS晶体管M3的栅极端之间的连接端，用于吸收(sink)第二电流(也标记为I2)。除偏置电流I1和I2之外，在该示例中还提出了偏置电路106。
较佳地被偏置的(well biased)电路102和104对输出电压Vo的调节是快速的。
响应于输出电压Vo的过冲，通过第二MOS晶体管M2和第四MOS晶体管M4，该过冲被体现到(reflected to)第三MOS晶体管M3的栅极端。第三MOS晶体管(NMOS)M3因此导通以从输出端Vo吸收电流。因此，输出电压Vo的过冲被快速调节。
响应于输出电压Vo的下冲，通过第二MOS晶体管M2，该下冲被体现到第一MOS晶体管Ml的栅极端。第一MOS晶体管(PMOS)M1因此导通以提供电流至输出端Vo。因此，输出电压Vo的下冲被快速调节。
偏置电路106的更多细节呈现在图2中，并在此讨论。偏置电路106耦接于第四MOS晶体管M4的栅极端，可进一步通过第四MOS晶体管M4对第一MOS晶体管M1进行偏置。如图所示，偏置电路106包括第五MOS晶体管M5(即二极管接法的PMOS)和第六MOS晶体管M6(即另一个二极管接法的PMOS)。第五MOS晶体管M5和第六MOS晶体管M6串联连接在电源端和第四MOS晶体管M4的栅极端之间。偏置电路106还包括第三电流源I3，其耦接于第六晶体管M6的漏极端与第四晶体管M4的栅极端之间的连接端，以吸收第三电流(也标记为I3)。
偏置电路106将第四MOS晶体管M4的栅极端偏置在偏置电压(VDD-2Vgs)，其中VDD为电源端的电源电压，Vgs为第五/第六MOS晶体管M5/M6的栅极端与源极端之间的电压差(也即，栅极-源极电压差)。在通过第四MOS晶体管M4的栅极-源极电压差Vgs增加偏置电压(VDD-2Vgs)之后，产生另一个偏置电压(VDD-Vgs)并提供给第一MOS晶体管M1的栅极端。因此，第一MOS晶体管M1被较佳地偏置。流经第一MOS晶体管M1的静态电流可以与第三电流I3相同。第三电流I3可被设置为远远低于第一电流I1。所提出的配备有第一个MOS晶体管M1的缓冲器是一种低功耗设计。
图3描绘了根据本发明另一示例性实施例的快速瞬态缓冲器100的细节。
如图3所示，第一MOS晶体管M1为NMOS，第一MOS晶体管M1的源极端连接到接地端。第二MOS晶体管M2和第三MOS晶体管M3为两个PMOS。第三MOS晶体管M3的源极端耦接到电源端。第四MOS晶体管M4为NMOS。第一电流源I1耦接于第一MOS晶体管M1的栅极端、第二MOS晶体管M2的漏极端及第四MOS晶体管M4的源极端之间的连接端，用于吸收第一电流I1。第二电流源I2耦接于第四MOS晶体管M4的漏极端与第三MOS晶体管M3的栅极端之间的连接端，用于提供第二电流I2。较佳地被偏置的电路102和104(由于电流I1、I2和偏置电路106)快速调节输出电压Vo。
响应于输出电压Vo的下冲，通过第二MOS晶体管M2和第四MOS晶体管M4，该下冲被体现到第三MOS晶体管M3的栅极端。第三MOS晶体管(PMOS)M3因此导通以提供电流至输出端Vo。因此，输出电压Vo的下冲被快速调节。
响应于输出电压Vo的过冲，通过第二MOS晶体管M2，该过冲被冲体现到第一MOS晶体管Ml的栅极端。因此，第一MOS晶体管(NMOS)M1导通以从输出端Vo吸收电流。因此，输出电压Vo的过冲被快速调节。
在图3中，第五MOS晶体管M5为二极管接法的NMOS，第六MOS晶体管M6为另一二极管接法的NMOS。第五MOS晶体管M5和第六MOS晶体管M6串联连接在第四MOS晶体管M4的栅极端和接地端之间。第三电流源I3耦接于第六晶体管M6的漏极端与第四晶体管M4的栅极端之间的连接端以提供第三电流I3。这样，偏置电路106将第四MOS晶体管M4的栅极端偏置为偏置电压2Vgs。在将偏置电压2Vgs降低第四MOS晶体管M4的栅极-源极电压差Vgs之后，产生另一个偏置电压Vgs并提供给第一MOS晶体管M1的栅极端。因此，第一MOS晶体管M1被较佳地偏置。流经第一MOS晶体管M1的静态电流可以与第三电流I3相同。第三电流I3可被设置为远低于第一电流I1。所提出的配备有第一MOS晶体管M1的缓冲器是低功耗设计。
为了实现低压降稳压器(Low-Dropout Regulator，LDO)，对图2和图3所示的电路进行了一些修改。
图4描绘了根据本发明示例性实施例的另一种缓冲器，其是从图3所示的电路修改而来的低压降稳压器(LDO)。
图4所示的LDO还包括第七MOS晶体管M7。第七MOS晶体管M7是连接在输入端Vin和第二MOS晶体管M2的栅极端之间的二极管接法的NMOS，以便利用第七晶体管M7的栅极-源极差Vgs升高输入电压Vin。因此，第二MOS晶体管M2的栅极电压电平为(Vin+Vgs)。当将第二MOS晶体管M2的栅极电压电平(Vin+Vgs)降低第二MOS晶体管M2的栅极-源极差Vgs后，输出电压Vo跟随Vin。
图4还示出了第四电流源I4，其耦接至第七MOS晶体管M7的漏极端以提供第四电流(也标记为I4)。在示例性实施例中，第四电流I4等于第一电流I1，并且第七MOS晶体管M7与第二MOS晶体管M2的尺寸相同。
图5描绘了根据本发明示例性实施例的另一种缓冲器，其是从图4所示的电路修改而来的低压降稳压器(LDO)。
参考图5中所示的LDO，第七MOS晶体管M7是连接在输入端Vin和第二MOS晶体管M2的栅极端之间的二极管接法的PMOS，以便利用M7的栅极-源极差Vgs降低输入电压Vin。因此，第二MOS晶体管M2的栅极电压电平为(Vin-Vgs)。当将第二MOS晶体管M2的栅极电压(Vin-Vgs)增加第二MOS晶体管M2的栅极-源极差Vgs后，输出电压Vo跟随Vin。
在图5中，第四电流源I4耦接至第七MOS晶体管M7的漏极端以吸收第四电流I4。在示例性实施例中，第四电流I4等于第一电流I1，并且第七MOS晶体管M7与第二MOS晶体管M2的尺寸相同。
包括配备有所提出的第一MOS晶体管Ml的翻转电压跟随器的任何缓冲器或稳压器都应被认为在本发明的范围内。
虽然本发明已经通过示例的方式并根据优选实施例进行了描述，但是应当理解本发明不限于所公开的实施例。相反，它旨在涵盖各种修改和类似的布置(如所属技术领域具有通常知识者显而易见的那样)。因此，所附权利要求书的范围应给予最广泛的解释，以涵盖所有此类修改和类似安排。

Claims (19)

1.一种快速瞬态缓冲器，其特征在于，包括：
翻转电压跟随器，耦接于该快速瞬态缓冲器的输入端和输出端之间；和
第一MOS晶体管，耦接于该翻转电压跟随器及该快速瞬变缓冲器的该输出端，
其中该第一MOS晶体管在与该翻转电压跟随器对该输出端的输出电压的调节方向相反的方向调节该输出电压。
2.如权利要求1所述的快速瞬态缓冲器，其特征在于：
该第一MOS晶体管的栅极端耦接于该翻转电压跟随器，漏极端耦接于该快速瞬变缓冲器的该输出端。
3.如权利要求2所述的快速瞬态缓冲器，其特征在于：
该翻转电压跟随器包括第二MOS晶体管和第三MOS晶体管；
该第二MOS晶体管的栅极端耦接于该快速瞬态缓冲器的该输入端，该第二MOS晶体管的源极端耦接于该快速瞬态缓冲器的该输出端，该第二MOS晶体管的漏极端耦接于该第一MOS晶体管的该栅极端；和
该第三MOS晶体管的漏极端耦接于该第二MOS晶体管的该源极端，该第三MOS晶体管的栅极端耦接于该第二MOS晶体管的该漏极端。
4.如权利要求3所述的快速瞬态缓冲器，其特征在于，进一步包括：
偏置电路，耦接于该翻转电压跟随器。
5.如权利要求4所述的快速瞬态缓冲器，其特征在于：
该翻转电压跟随器还包括第四MOS晶体管，耦接于该第二MOS晶体管的该漏极端和该第三MOS晶体管的该栅极端之间；
该第四MOS晶体管的源极端耦接于该第二MOS晶体管的该漏极端，该第四MOS晶体管的漏极端耦接于该第三MOS晶体管的该栅极端；和
该偏置电路耦接于该第四MOS晶体管的该栅极端，以通过该第四MOS晶体管进一步偏置该第一MOS晶体管。
6.如权利要求5所述的快速瞬态缓冲器，其特征在于：
该第一MOS晶体管为PMOS，该第一MOS晶体管的源极端耦接于电源端；
该第二MOS晶体管为NMOS；
该第三MOS晶体管为NMOS，该第三MOS晶体管的源极端耦接于接地端；和
该第四MOS晶体管为PMOS。
7.如权利要求6所述的快速瞬态缓冲器，其特征在于，该翻转电压跟随器还包括：
第一电流源，耦接于该第一MOS晶体管的该栅极端、该第二MOS晶体管的该漏极端和该第四MOS晶体管的该源极端之间的连接端，以提供第一电流；和
第二电流源，耦接于该第四MOS晶体管的该漏极端与该第三MOS晶体管的栅极端之间的连接端，以吸收第二电流。
8.如权利要求7所述的快速瞬态缓冲器，其特征在于，该偏置电路包括：
第五MOS晶体管，该第五MOS晶体管为二极管接法的PMOS；和
第六MOS晶体管，该第六MOS晶体管为二极管接法的PMOS；
其中该第五MOS晶体管和该第六MOS晶体管串联耦接于该第四MOS晶体管的栅极端与电源端之间。
9.如权利要求8所述的快速瞬态缓冲器，其特征在于，该偏置电路还包括：
第三电流源，耦接于该第六MOS晶体管的漏极端与该第四MOS晶体管的栅极端之间的连接端，以吸收第三电流。
10.如权利要求7所述的快速瞬态缓冲器，其特征在于，进一步包括：
第七MOS晶体管，为二极管连接的NMOS，耦接于该快速瞬变缓冲器的该输入端和该第二MOS晶体管的该栅极端之间，用于升高该快速瞬变缓冲器经由该输入端接收的输入电压。
11.如权利要求7所述的快速瞬态缓冲器，其特征在于，还包括：
第四电流源，耦接于该第七MOS晶体管的漏极端，以提供第四电流。
12.如权利要求11所述的快速瞬态缓冲器，其特征在于：
该第四电流等于该第一电流；和
该第七MOS晶体管与该第二MOS晶体管的尺寸相同。
13.如权利要求5所述的快速瞬态缓冲器，其特征在于：
该第一MOS晶体管为NMOS，该第一MOS晶体管的源极端耦接于接地端；
该第二MOS晶体管为PMOS；
该第三MOS晶体管为PMOS，该第三MOS晶体管的源极端耦接于电源端；和
该第四MOS晶体管为NMOS。
14.如权利要求13所述的快速瞬态缓冲器，其特征在于，该翻转电压跟随器还包括：
第一电流源，耦接于该第一MOS晶体管的该栅极端、该第二MOS晶体管的该漏极端和该第四MOS晶体管的该源极端的连接端，以吸收第一电流；和
第二电流源，耦接于该第四MOS晶体管的该漏极端与该第三MOS晶体管的该栅极端之间的连接端，以提供第二电流。
15.如权利要求14所述的快速瞬态缓冲器，其特征在于，该偏置电路包括：
第五MOS晶体管，该第五MOS晶体管为二极管接法的NMOS；和
第六MOS晶体管，该第六MOS晶体管为二极管接法的NMOS；
其中该第五MOS晶体管和该第六MOS晶体管串联耦接于该第四MOS晶体管的栅极端与接地端之间。
16.如权利要求15所述的快速瞬态缓冲器，其特征在于，该偏置电路还包括：
第三电流源，耦接于该第六MOS晶体管的漏极端与该第四MOS晶体管的栅极端之间的连接端，以提供第三电流。
17.如权利要求15所述的快速瞬态缓冲器，其特征在于，还包括：
第七MOS晶体管，为二极管连接的PMOS，耦接于该快速瞬变缓冲器的该输入端和该第二MOS晶体管的该栅极端之间，用于降低该快速瞬变缓冲器经由该输入端接收的输入电压。
18.如权利要求14所述的快速瞬态缓冲器，其特征在于，还包括：
第四电流源，耦接于该第七MOS晶体管的漏极端，以吸收第四电流。
19.如权利要求18所述的快速瞬态缓冲器，其特征在于：
该第四电流等于该第一电流；和
该第七MOS晶体管与该第二MOS晶体管的尺寸相同。
CN202310550306.3A 2022-06-01 2023-05-16 快速瞬态缓冲器 Pending CN117155373A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US63/347,599 2022-06-01
US18/299,852 US20230396246A1 (en) 2022-06-01 2023-04-13 Fast-transient buffer
US18/299,852 2023-04-13

Publications (1)

Publication Number Publication Date
CN117155373A true CN117155373A (zh) 2023-12-01

Family

ID=88884936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310550306.3A Pending CN117155373A (zh) 2022-06-01 2023-05-16 快速瞬态缓冲器

Country Status (1)

Country Link
CN (1) CN117155373A (zh)

Similar Documents

Publication Publication Date Title
EP1932070B1 (en) Voltage regulator with low dropout voltage
US7304540B2 (en) Source follower and current feedback circuit thereof
US10168363B1 (en) Current sensor with extended voltage range
KR102277392B1 (ko) 버퍼 회로들 및 방법들
CN110794728B (zh) 低功率理想二极管控制电路
US10331152B2 (en) Quiescent current control in voltage regulators
US20150061772A1 (en) Circuit to Reduce Output Capacitor of LDOs
CN108508953B (zh) 新型摆率增强电路、低压差线性稳压器
US20190041885A1 (en) Adaptive bulk-bias technique to improve supply noise rejection, load regulation and transient performance of voltage regulators
US7541796B2 (en) MOSFET triggered current boosting technique for power devices
CN113126690A (zh) 一种低压差线性稳压器及其控制电路
US10444779B2 (en) Low dropout voltage regulator for generating an output regulated voltage
JP4582705B2 (ja) ボルテージレギュレータ回路
US20040070276A1 (en) Dual-output voltage regulator
CN110399003B (zh) 一种相对负电源轨和相对正电源轨产生电路
CN115903985A (zh) 适用于宽输入电压范围ldo电路的限流电路
CN111596719B (zh) 一种带防反接功能的高压ldo电路
US9767861B2 (en) Regulated voltage supply with low power consumption and small chip area
US6812678B1 (en) Voltage independent class A output stage speedup circuit
US11671094B1 (en) Driver circuit
CN117155373A (zh) 快速瞬态缓冲器
US9760104B2 (en) Bulk current regulation loop
US20230396246A1 (en) Fast-transient buffer
Kumar et al. Bulk Driven Circuits for Low Voltage Applications.
EP3435193B1 (en) Current and voltage regulation method to improve electromagnetic compatibility performance

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination