CN117155359B - GaN HEMT器件预处理方法 - Google Patents
GaN HEMT器件预处理方法 Download PDFInfo
- Publication number
- CN117155359B CN117155359B CN202311417709.7A CN202311417709A CN117155359B CN 117155359 B CN117155359 B CN 117155359B CN 202311417709 A CN202311417709 A CN 202311417709A CN 117155359 B CN117155359 B CN 117155359B
- Authority
- CN
- China
- Prior art keywords
- gan hemt
- hemt device
- voltage
- electrode
- pretreatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002203 pretreatment Methods 0.000 title claims abstract description 17
- 238000012360 testing method Methods 0.000 claims description 83
- 238000007781 pre-processing Methods 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 25
- 230000003068 static effect Effects 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 5
- 238000001816 cooling Methods 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 8
- 229910002601 GaN Inorganic materials 0.000 description 295
- 238000005457 optimization Methods 0.000 description 9
- 230000002159 abnormal effect Effects 0.000 description 5
- 239000008186 active pharmaceutical agent Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000005264 electron capture Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- -1 silicon metal-oxide Chemical class 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种GaN HEMT器件预处理方法，包括：根据GaN HEMT器件的漏极与源极间的额定电压确定GaN HEMT器件的预处理电压；将GaN HEMT器件的源极与栅极之间短路，在GaN HEMT器件的漏极与源极之间施加预处理电压；当GaN HEMT器件的漏极与源极之间施加预处理电压的时长达到预处理时长时，去除漏极与源极间的预处理电压及源极与栅极间的短路。本发明公开的技术方案，通过为GaN HEMT器件施加高电压预处理来改善GaN HEMT器件的表面态缺陷，降低开启时的载子捕获概率，从而降低GaN HEMT器件的动态导通电阻，以优化GaN HEMT器件的动态性能和可靠性。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种GaN HEMT器件预处理方法。
背景技术
GaN HEMT（氮化镓高电子迁移率晶体管）具备高迁移率、高击穿场强、宽带隙等特点，可适用于高电压应力、高频开关、高功率密度等场景。
针对高压耗尽型GaN HEMT，通常是将高压耗尽型GaN HEMT与低压增强型SiMOSFET（硅金属-氧化物半导体场效应晶体管）封装在一起，形成一个常闭型的Cascode（共源共栅）型高压GaN HEMT器件，该GaN HEMT器件利用Si MOSFET的正阈值电压和GaN的高关态阻断电压实现了整体器件的高压常关特性。在器件导通时，其电路阻抗分为静态导通电阻和动态导通电阻，前者为器件连续平稳工况的电阻，后者主要是由于高压电流坍塌造成的开通瞬时动态导通电阻变大，会导致器件在高电压应力的高频工况下，出现异常发热、损耗增加、效率降低的问题，甚至因热积累而失效。
综上所述，如何降低GaN HEMT器件的动态导通电阻，以提高GaN HEMT器件的性能及可靠性，是目前本领域技术人员亟待解决的技术问题。
发明内容
有鉴于此，本发明的目的是提供一种GaN HEMT器件预处理方法，通过为GaN HEMT器件施加高电压预处理来改善GaN HEMT器件的表面态缺陷，降低开启时的载子捕获概率，从而降低GaN HEMT器件的动态导通电阻，以优化GaN HEMT器件的动态性能和可靠性。
为了实现上述目的，本发明提供如下技术方案：
一种GaN HEMT器件预处理方法，GaN HEMT器件包括GaN HEMT和Si MOSFET，所述GaN HEMT的源极与所述Si MOSFET的漏极相连，所述GaN HEMT的栅极与所述Si MOSFET的源极相连，所述GaN HEMT的漏极为所述GaN HEMT器件的漏极，所述GaN HEMT的栅极与所述SiMOSFET的源极为所述GaN HEMT器件的源极，所述Si MOSFET的栅极为所述GaN HEMT器件的栅极，所述GaN HEMT器件预处理方法包括：
根据所述GaN HEMT器件的漏极与源极间的额定电压确定所述GaN HEMT器件的预处理电压；
将所述GaN HEMT器件的源极与栅极之间短路，并在所述GaN HEMT器件的漏极与源极之间施加预处理电压；
当所述GaN HEMT器件的漏极与源极之间施加所述预处理电压的时长达到预处理时长时，去除所述GaN HEMT器件的漏极与源极之间施加的所述预处理电压，并断开所述GaNHEMT器件的源极与栅极之间的短路。
可选地，所述预处理时长的确定过程包括：
预先设定多个待选时长，并预先设定所述GaN HEMT器件的测试条件；所述测试条件包括所述GaN HEMT器件的栅极与源极之间施加的第一测试电压、所述GaN HEMT器件的漏极与源极之间施加的测试电流及所述GaN HEMT器件的漏极与源极之间施加的第二测试电压；
每当所述GaN HEMT器件的漏极与源极之间施加所述预处理电压的时长达到一个所述待选时长时，则为所述GaN HEMT器件配置设定的所述测试条件，以测量得到所述GaNHEMT器件的动态导通电阻与静态导通电阻的比例系数；
根据所述比例系数确定所述预处理时长。
可选地，根据所述比例系数确定所述预处理时长，包括：
根据最小比例系数对应的待选时长确定所述预处理时长。
可选地，根据所述比例系数确定所述预处理时长，包括：
获取相邻两个所述待选时长中小待选时长对应的比例系数与大预设处理时长对应的比例系数的差值；
确定所述差值不小于0且不大于预设阈值的各目标比例系数；其中，各所述目标比例系数不大于预设比例系数；
根据各所述目标比例系数对应的待选时长中的最小待选时长，确定所述预处理时长。
可选地，所述第一测试电压小于所述GaN HEMT器件的栅极与源极间的额定电压，所述测试电流根据所述GaN HEMT器件的静态导通电阻测试条件确定，所述第二测试电压小于所述GaN HEMT器件的漏极与源极间的额定电压。
可选地，在所述GaN HEMT器件的漏极与源极之间施加所述预处理电压时，还包括：
将所述GaN HEMT器件置于预设恒定温度的环境中；
在去除所述GaN HEMT器件的漏极与源极之间施加的所述预处理电压时，还包括：
将所述GaN HEMT器件置于室温的环境中。
可选地，将所述GaN HEMT器件置于室温的环境中，包括：
将所述GaN HEMT器件所处的环境的温度从所述预设恒定温度冷却至所述室温。
可选地，所述GaN HEMT器件位于温控试验箱中。
可选地，所述预设恒定温度的确定过程包括：
根据所述GaN HEMT器件的结温确定所述预设恒定温度；
其中，所述预设恒定温度系小于或等于所述GaN HEMT器件的结温。
可选地，所述预处理电压小于或等于所述GaN HEMT器件的漏极与源极间的额定电压。
本发明提供的一种GaN HEMT器件预处理方法，GaN HEMT器件包括GaN HEMT和SiMOSFET，GaN HEMT的源极与Si MOSFET的漏极相连，GaN HEMT的栅极与Si MOSFET的源极相连，GaN HEMT的漏极为GaN HEMT器件的漏极，GaN HEMT的栅极与Si MOSFET的源极为GaNHEMT器件的源极，Si MOSFET的栅极为GaN HEMT器件的栅极，GaN HEMT器件预处理方法包括：根据GaN HEMT器件的漏极与源极间的额定电压确定GaN HEMT器件的预处理电压；将GaNHEMT器件的源极与栅极之间短路，并在GaN HEMT器件的漏极与源极之间施加预处理电压；当GaN HEMT器件的漏极与源极之间施加预处理电压的时长达到预处理时长时，去除GaNHEMT器件的漏极与源极之间施加的预处理电压，并断开GaN HEMT器件的源极与栅极之间的短路。
本发明公开的上述技术方案，将GaN HEMT器件的源极与栅极之间短路，并在GaNHEMT器件的漏极和源极之间施加根据GaN HEMT器件的漏极与源极间的额定电压所确定出的高电压，以通过高电压施加来改善GaN HEMT器件栅漏极的表面态缺陷，减少其中的表面陷阱，降低GaN HEMT器件的电子捕获概率，从而使得在GaN HEMT器件导通瞬间二维电子气能够快速形成，以降低GaN HEMT器件开通瞬时的动态导通电阻，进而尽量避免GaN HEMT器件在高电压应力的高频工况下出现异常发热、损耗增大、效率降低等问题，提高GaN HEMT器件的动态性能和可靠性。另外，通过上述方式实现从GaN HEMT器件制造后段工艺中对GaNHEMT器件的动态导通电阻进行优化，而并不需要对GaN HEMT器件本身的制备工艺及结构进行改进，因此，比较易于实现，且并不会引入新的不稳定因素。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
图1为GaN HEMT器件的结构示意图；
图2为本发明实施例提供的一种GaN HEMT器件预处理原理图；
图3为本发明实施例提供的一种GaN HEMT器件预处理方法的流程图。
具体实施方式
在对GaN HEMT器件的实际测试和应用中发现部分GaN HEMT器件的动态导通电阻是静态导通电阻的2~3倍甚至更大，动态导通电阻过大不仅会使得在应用中无法对具体通态损耗、效率进行预测和计算，而且会使得GaN HEMT器件在高电压应力的高频工况下出现异常发热、损耗增大、效率降低的问题，甚至会因热积累而使得GaN HEMT器件失效，因此，对整个***的可靠性和工作寿命都有非常大的影响。
目前，对于GaN HEMT器件动态导通电阻的优化主要集中在结构层面，如增加漏端p-GaN盖帽层结构、增加场板、缓冲层厚度及掺杂比调整、衬底掺杂等，其不仅在工艺实现上有一定的困难，而且还会引入新的不稳定因素，不适应现有成熟晶圆制造工艺。
为此，本发明实施例提供一种GaN HEMT器件预处理方法，用于降低GaN HEMT器件的动态导通电阻，以提高GaN HEMT器件的性能及可靠性。
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
参见图1至图3，其中，图1示出了GaN HEMT器件的结构示意图，图2示出了本发明实施例提供的一种GaN HEMT器件预处理原理图，图3示出了本发明实施例提供的一种GaNHEMT器件预处理方法的流程图。本发明实施例提供的一种GaN HEMT器件预处理方法，GaNHEMT器件可以包括GaN HEMT和Si MOSFET，GaN HEMT的源极与Si MOSFET的漏极相连，GaNHEMT的栅极与Si MOSFET的源极相连，GaN HEMT的漏极为GaN HEMT器件的漏极，GaN HEMT的栅极与Si MOSFET的源极为GaN HEMT器件的源极，Si MOSFET的栅极为GaN HEMT器件的栅极，GaN HEMT器件预处理方法可以包括：
S11：根据GaN HEMT器件的漏极与源极间的额定电压确定GaN HEMT器件的预处理电压。
本发明实施例中的GaN HEMT器件为Cascode型高压GaN HEMT器件，具体可以为封装后的Cascode型高压GaN HEMT器件。其中，GaN HEMT器件可以为TO（Transistor Outline，晶体管外形）封装形式，具体可以为TO-220封装形式，当然，也可以为其他封装形式，本发明实施例对GaN HEMT器件的封装形式不做限定。
GaN HEMT器件包括相级联的GaN HEMT和Si MOSFET，其中，GaN HEMT具体为高压耗尽型GaN HEMT，Si MOSFET具体为低压增强型Si MOSFET，利用常关型MOSFET控制GaN HEMT器件的开关。GaN HEMT和Si MOSFET的级联具体指的是GaN HEMT的源极与Si MOSFET的漏极相连，GaN HEMT的栅极与Si MOSFET的源极相连。另外，GaN HEMT的漏极为GaN HEMT器件的漏极，GaN HEMT的栅极和Si MOSFET的源极为GaN HEMT器件的源极，Si MOSFET的栅极为GaNHEMT器件的栅极，也即是说GaN HEMT的漏极形成GaN HEMT器件的漏极，GaN HEMT的栅极和Si MOSFET的源极形成GaN HEMT器件的源极，Si MOSFET的栅极形成GaN HEMT器件的栅极。
在本发明实施例中，可以在制备得到GaN HEMT器件后，在使用GaN HEMT器件之前，对GaN HEMT器件进行预处理，以实现对GaN HEMT器件动态导通电阻的优化，从而减小GaNHEMT器件的动态导通电阻。
具体地，首先，可以获取GaN HEMT器件的漏极与源极间的额定电压VDS，并可以根据GaN HEMT器件的漏极与源极间的额定电压VDS确定GaN HEMT器件的预处理电压。其中，所确定出的GaN HEMT器件的预处理电压可以小于GaN HEMT器件的漏极与源极之间的额定电压，以避免对GaN HEMT器件的后续使用造成影响等。
S12：将GaN HEMT器件的源极与栅极之间短路，并在GaN HEMT器件的漏极与源极之间施加预处理电压。
在步骤S11的基础上，首先，可以将GaN HEMT器件的源极与栅极之间短路，也即GaNHEMT器件的源极与栅极的电势相等且接地。然后，可以在GaN HEMT器件的漏极与源极之间施加由步骤S11所确定出的预处理电压，并保持该预处理电压的大小恒定，其中，GaN HEMT器件漏极的电势大于GaN HEMT器件源极的电势，也即在GaN HEMT器件的漏极与源极之间施加的是正向且恒定的预处理电压，以实现为GaN HEMT器件施加高电压。
通过上述过程可以有效改善GaN HEMT器件的栅极和漏极的表面态缺陷，减少其中的表面陷阱，因此，则可有效降低GaN HEMT器件的电子捕获概率，使得在GaN HEMT器件导通瞬间二维电子气可以快速形成，从而可以有效降低GaN HEMT器件开启时的动态导通电阻，进而可以尽量避免GaN HEMT器件在高电压应力的高频工况下出现异常发热、损耗增大、效率降低等问题，以减少功率消耗，提高GaN HEMT器件的效率、动态性能、稳定性和可靠性。并且，由于GaN HEMT器件动态导通电阻减小，则在GaN HEMT器件应用中便可以易于实现对具体通态损耗、效率进行预测和计算，从而便于获取GaN HEMT器件的相关使用信息。
另外，通过上述过程可知，本发明实施例是在制备封装完GaN HEMT器件后通过在GaN HEMT器件的漏极和源极之间施加高电压来实现对GaN HEMT器件的动态导通电阻的优化，以降低GaN HEMT器件的动态导通电阻，而无需对GaN HEMT器件的结构、制备工艺进行改进，因此，比较易于实现，且可以尽量避免对GaN HEMT器件引入新的不稳定因素，以便于提高GaN HEMT器件的的稳定性和可靠性。
S13：当GaN HEMT器件的漏极与源极之间施加预处理电压的时长达到预处理时长时，去除GaN HEMT器件的漏极与源极之间施加的预处理电压，并断开GaN HEMT器件的源极与栅极之间的短路。
在步骤S12的基础上，为了提高GaN HEMT器件动态导通电阻优化效果，并为了尽量避免过长时间的高电压施加可能会对GaN HEMT器件造成的影响，则可以在GaN HEMT器件的漏极和源极之间施加预处理电压的时长达到预处理时长时，去除GaN HEMT器件的漏极和源极之间所施加的预处理电压，并可以消除GaN HEMT器件的源极与栅极之间的短路，即可以断开GaN HEMT器件的源极与栅极之间的短路，以提高GaN HEMT器件动态导通电阻优化效果和优化效率，并降低GaN HEMT器件动态导通电阻优化成本，且尽量避免对GaN HEMT器件性能造成影响。
本发明公开的上述技术方案，在GaN HEMT器件的源极与栅极之间设置短路，并在GaN HEMT器件的漏极和源极之间施加根据GaN HEMT器件的漏极与源极间的额定电压所确定出的高电压，以通过高电压施加来改善GaN HEMT器件栅漏极的表面态缺陷，减少其中的表面陷阱，降低GaN HEMT器件的电子捕获概率，从而使得在GaN HEMT器件导通瞬间二维电子气能够快速形成，以降低GaN HEMT器件开通瞬时的动态导通电阻，进而尽量避免GaNHEMT器件在高电压应力的高频工况下出现异常发热、损耗增大、效率降低等问题，提高GaNHEMT器件的动态性能和可靠性。另外，通过上述方式实现从GaN HEMT器件制造后段工艺中对GaN HEMT器件的动态导通电阻进行优化，而并不需要对GaN HEMT器件本身的制备工艺及结构进行改进，因此，比较易于实现，且并不会引入新的不稳定因素。
本发明实施例提供的一种GaN HEMT器件预处理方法，预处理时长的确定过程可以包括：
预先设定多个待选时长，并预先设定GaN HEMT器件的测试条件；测试条件可以包括GaN HEMT器件的栅极与源极之间施加的第一测试电压、GaN HEMT器件的漏极与源极之间施加的测试电流及GaN HEMT器件的漏极与源极之间施加的第二测试电压；
每当GaN HEMT器件的漏极与源极之间施加预处理电压的时长达到一个待选时长时，则为GaN HEMT器件配置设定的测试条件，以测量得到GaN HEMT器件的动态导通电阻与静态导通电阻的比例系数；
根据比例系数确定预处理时长。
在本发明实施例中，可以预先对GaN HEMT器件进行试验和测试，并根据测试结果确定预设处理时长的大小。其中，试验即为采用所确定出的固定的预处理电压对GaN HEMT器件进行试验。另外，在确定出预设处理时长后可以对预设处理时长进行保存，以便于后续可以直接获取到该预处理时长。
具体地，首先，可以预先设定多个待选时长，相邻两个待选时长的差值可以为预设步长，预设步长的大小可以根据实际情况进行设置，例如可以为6个小时或12小时等，第一个待选时长可以为0小时或者可以为其他时长等。另外，还可以预先设定GaN HEMT器件的测试条件，这里提及的测试条件即为在GaN HEMT器件的漏极与源极之间施加预处理电压的时长达到相应的待选时长后，对GaN HEMT器件进行测试时为其所配置的参数，以测试得到GaNHEMT器件的动态导通电阻与静态导通电阻的比例系数。其中，预先设定的GaN HEMT器件的测试条件具体可以包括GaN HEMT器件的栅极与源极之间所施加的第一测试电压、GaN HEMT器件的漏极与源极之间所施加的测试电流及GaN HEMT器件的漏极与源极之间所施加的第二测试电压。一个第一测试电压、一个测试电流及一个第二测试电压构成一组测试条件。第一测试电压可以固定，第二测试电压可以为一个，也可以为多个，且相同测试条件及相同试验条件（在此实施例中指的是GaN HEMT器件的源极与栅极之间短路且为GaN HEMT器件的漏极与源极之间所施加的预处理电压）可以对应有多个GaN HEMT器件参与，以避免偶然因素对预处理时长的确定造成影响。其中，当第二测试电压的数量为一个时，可以对多个GaNHEMT器件（GaN HEMT器件数量具体大于1）进行测试。当第二测试电压的数量为N（N为大于1的整数）个时，也可以对多个GaN HEMT器件进行测试，此时，GaN HEMT器件的数量具体大于2N且为2N的整数倍，以使得每组测试条件可以对应有多个GaN HEMT器件，以便于提高预处理时长获取的准确性。
然后，每当GaN HEMT器件的漏极与源极之间所施加的预处理电压的时长达到预先设定的多个待选时长中的一个待选时长时，则为GaN HEMT器件配置所设定的测试条件。具体地，在GaN HEMT器件的栅极与源极之间施加第一测试电压，在GaN HEMT器件的漏极与源极之间施加测试电流，以测量得到GaN HEMT器件的静态导通电阻；在GaN HEMT器件的栅极与源极之间施加第一测试电压，在GaN HEMT器件的漏极与源极之间施加第二测试电压，在GaN HEMT器件的漏极与源极之间施加测试电流，以测量得到GaN HEMT器件的动态导通电阻；利用GaN HEMT器件的动态导通电阻及静态导通电阻，得到GaN HEMT器件的动态导通电阻与静态导通电阻的比例系数，该比例系数具体即等于动态导通电阻/静态导通电阻。
在得到预先设定的每个待选时长所对应的比例系数之后，可以根据这些比例系数确定预处理时长，以提高预处理时长确定的合理性，从而提高GaN HEMT器件动态导通电阻优化性能。
本发明实施例提供的一种GaN HEMT器件预处理方法，根据比例系数确定预处理时长，可以包括：
根据最小比例系数对应的待选时长确定预处理时长。
在根据GaN HEMT器件的动态导通电阻与静态导通电阻的比例系数确定预处理时长时，具体可以获取最小比例系数，并根据最小比例系数对应的待选时长确定预处理时长。具体地，可以获取每组测试条件（每组测试条件中的各测试参数对应相同）对应的各GaNHEMT器件在不同待选时长对应的比例系数，并从中选择比例系数最小的待选时长（即为被选中待选时长）。然后，分别将每组测试条件对应的被选中待选时长进行平均运算，以分别得到每组测试条件对应的第一平均待选时长，并将各组测试条件对应的第一平均待选时长进行平均运算，以得到第二平均待选时长，将第二平均待选时长确定为预处理时长。或者，可以将上述中的平均运算替换为加权平均运算等。
由于上述是根据最小比例系数确定预处理时长的，因此，在采用预处理时长对GaNHEMT器件进行动态导通电阻优化时则可以尽可能地减小GaN HEMT器件的动态导通电阻。
本发明实施例提供的一种GaN HEMT器件预处理方法，根据比例系数确定预处理时长，可以包括：
获取相邻两个待选时长中小待选时长对应的比例系数与大预设处理时长对应的比例系数的差值；
确定差值不小于0且不大于预设阈值的各目标比例系数；其中，各目标比例系数不大于预设比例系数；
根据各目标比例系数对应的待选时长中的最小待选时长，确定预处理时长。
在根据比例系数确定预处理时长时，除了可以采用上述提及的根据最小比例系数对应的待选时长确定预处理时长的大小外，还可以采用如下方式确定预处理时长，以提高预处理时长确定的合理性，从而既实现对GaN HEMT器件动态导通电阻的优化，又缩短对GaNHEMT器件进行动态导通电阻优化的时间，提高动态导通电阻优化效率。
具体地，对于每组测试条件，可以将每相邻两个待选时长中小待选时长对应的比例系数与大待选时长对应的比例系数作差，以对应得到每相邻两个待选时长的比例系数的差值。然后，可以将相应差值不小于0且不大于预设阈值的比例系数确定为目标比例系数，而且所确定出的目标比例系数不大于预设比例系数，其中，预设阈值大于或等于0且小于一定值，且预设阈值及预设比例系数可以根据实际需求进行设置，比如预设阈值可以为0，预设比例系数为1.3、1.2、1.1等其中的某一数值，也即所确定出的目标比例系数为趋于稳定且比较小的比例系数。之后，可以根据各目标比例系数对应的待选时长中的最小待选时长确定预处理时长。具体地，在对每组测试条件均确定出目标比例系数后，可以分别获取每组测试条件的目标比例系数对应的待选时长中的最小待选时长，并将各组测试条件对应的最小待选时长进行平均运算，以得到第三平均待选时长，并将第三平均待选时长确定为预处理时长。
通过上述可以将比例系数趋于稳定并且比较小而且待选时长比较小的待选时长确定为预处理时长，以既实现对GaN HEMT器件动态导通电阻的优化，又缩短GaN HEMT器件动态导通电阻优化所花费的时间，提高GaN HEMT器件动态导通电阻优化效率。
本发明实施例提供的一种GaN HEMT器件预处理方法，第一测试电压小于GaN HEMT器件的栅极与源极间的额定电压，测试电流根据GaN HEMT器件的静态导通电阻测试条件确定，第二测试电压小于GaN HEMT器件的漏极与源极间的额定电压。
在本发明实施例中，测试条件中的第一测试电压小于GaN HEMT器件的栅极与源极间的额定电压，第二测试电压小于GaN HEMT器件的漏极与源极间的额定电压，以更好地模拟真实工况下的GaN HEMT器件的应用，并尽量避免第二测试电压过高而对GaN HEMT器件的使用寿命、性能等造成影响。
测试条件中的测试电流可以根据GaN HEMT器件的静态导通电阻测试条件确定，以更好地实现对GaN HEMT器件电阻的测量，从而提高GaN HEMT器件动态导通电阻与静态导通电阻间比例系数确定的准确性。
本发明实施例提供的一种GaN HEMT器件预处理方法，在GaN HEMT器件的漏极与源极之间施加预处理电压时，还可以包括：
将GaN HEMT器件置于预设恒定温度的环境中；
在去除GaN HEMT器件的漏极与源极之间施加的预处理电压时，还可以包括：
将GaN HEMT器件置于室温的环境中。
在本发明实施例中，在GaN HEMT器件的漏极与源极之间施加预处理电压时，还可以将GaN HEMT器件置于预设恒定温度的环境中，以使得GaN HEMT器件保持恒定的温度应力。其中，预设恒定温度具体可以大于预设温度阈值，预设温度阈值可以根据实际情况进行设定。也即可以将GaN HEMT器件置于高温环境中，并在高温环境为GaN HEMT器件施加高电压，从而更好地改善GaN HEMT器件栅漏的表面态缺陷，以更好地实现对GaN HEMT器件动态导通电阻的优化。
另外，为了提高GaN HEMT器件动态导通电阻优化效果，并为了尽量避免过长时间的高温对GaN HEMT器件可能造成的负面影响，则高温的作用时长也可以为预处理时长，也即在去除GaN HEMT器件的漏极与源极之间所施加的预处理电压的同时，还可以将GaN HEMT器件置于室温的环境中。
本发明实施例提供的一种GaN HEMT器件预处理方法，将GaN HEMT器件置于室温的环境中，可以包括：
将GaN HEMT器件所处的环境的温度从预设恒定温度冷却至室温。
在本发明实施例中，具体可以通过将GaN HEMT器件所处的环境的温度从预设恒定温度冷却（具体可以为自然冷却）至室温，以降低GaN HEMT器件动态导通电阻优化成本和优化复杂性。
本发明实施例提供的一种GaN HEMT器件预处理方法，GaN HEMT器件位于温控试验箱中。
在本发明实施例中，可以将GaN HEMT器件放置在温控试验箱中，以便于对GaNHEMT器件所处环境的温度进行精准控制。具体地，当需要使GaN HEMT器件处于预设恒定温度环境中时，则可以开启温控试验箱的电源，升高温控试验箱环境的温度到预设恒定温度。当需要使GaN HEMT器件所处环境的温度为室温时，则可以关闭温控试验箱的电源，以使得温控试验箱内的温度可以冷却到室温。
本发明实施例提供的一种GaN HEMT器件预处理方法，预设恒定温度的确定过程可以包括：
根据GaN HEMT器件的结温确定预设恒定温度；
其中，预设恒定温度系小于或等于GaN HEMT器件的结温。
在本发明实施例中，可以获取GaN HEMT器件的结温，并根据GaN HEMT器件的结温确定预设恒定温度，其中，预设恒定温度小于或等于GaN HEMT器件的结温。具体地，预设恒定温度可以等于70%的GaN HEMT器件结温~100%的GaN HEMT器件结温，以更好地对GaN HEMT器件进行动态导通电阻的优化。
本发明实施例提供的一种GaN HEMT器件预处理方法，预处理电压小于或等于GaNHEMT器件的漏极与源极间的额定电压。
在本发明实施例中，在GaN HEMT器件的漏极与源极之间所施加的预处理电压可以小于或等于GaN HEMT器件的漏极与源极间的额定电压VDS，具体地，预处理电压可以等于70%VDS~100%VDS，以更好地对GaN HEMT器件进行动态导通电阻的优化。
需要说明的是，在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行***、装置或设备（如基于计算机的***、包括处理器的***或其他可以从指令执行***、装置或设备取指令并执行指令的***）使用，或结合这些指令执行***、装置或设备而使用。就本说明书而言，"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行***、装置或设备或结合这些指令执行***、装置或设备而使用的装置。计算机可读介质的更具体的示例（非穷尽性列表）包括以下：具有一个或多个布线的电连接部（电子装置），便携式计算机盘盒（磁装置），随机存取存储器（RAM），只读存储器（ROM），可擦除可编辑只读存储器（EPROM或闪速存储器），光纤装置，以及便携式光盘只读存储器（CDROM）。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。
应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行***执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列（PGA），现场可编程门阵列（FPGA）等。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (9)
1.一种GaN HEMT器件预处理方法，其特征在于，GaN HEMT器件包括GaN HEMT和SiMOSFET，所述GaN HEMT的源极与所述Si MOSFET的漏极相连，所述GaN HEMT的栅极与所述SiMOSFET的源极相连，所述GaN HEMT的漏极为所述GaN HEMT器件的漏极，所述GaN HEMT的栅极与所述Si MOSFET的源极为所述GaN HEMT器件的源极，所述Si MOSFET的栅极为所述GaNHEMT器件的栅极，所述GaN HEMT器件预处理方法包括：
根据所述GaN HEMT器件的漏极与源极间的额定电压确定所述GaN HEMT器件的预处理电压；所述预处理电压小于或等于所述GaN HEMT器件的漏极与源极间的额定电压；
将所述GaN HEMT器件的源极与栅极之间短路，并在所述GaN HEMT器件的漏极与源极之间施加预处理电压，且将所述GaN HEMT器件置于预设恒定温度的环境中，以降低所述GaNHEMT器件的电子捕获概率；
当所述GaN HEMT器件的漏极与源极之间施加所述预处理电压的时长达到预处理时长时，去除所述GaN HEMT器件的漏极与源极之间施加的所述预处理电压，并断开所述GaNHEMT器件的源极与栅极之间的短路；
所述预处理时长的确定过程包括：预先设定多个待选时长，并预先设定所述GaN HEMT器件的测试条件；所述测试条件包括所述GaN HEMT器件的栅极与源极之间施加的第一测试电压、所述GaN HEMT器件的漏极与源极之间施加的测试电流及所述GaN HEMT器件的漏极与源极之间施加的第二测试电压；每当所述GaN HEMT器件的漏极与源极之间施加所述预处理电压的时长达到一个所述待选时长时，则为所述GaN HEMT器件配置设定的所述测试条件，以测量得到所述GaN HEMT器件的动态导通电阻与静态导通电阻的比例系数；根据所述比例系数确定所述预处理时长。
2.根据权利要求1所述的GaN HEMT器件预处理方法，其特征在于，根据所述比例系数确定所述预处理时长，包括：
根据最小比例系数对应的待选时长确定所述预处理时长。
3.根据权利要求1所述的GaN HEMT器件预处理方法，其特征在于，根据所述比例系数确定所述预处理时长，包括：
获取相邻两个所述待选时长中小待选时长对应的比例系数与大预设处理时长对应的比例系数的差值；
确定所述差值不小于0且不大于预设阈值的各目标比例系数；其中，各所述目标比例系数不大于预设比例系数；
根据各所述目标比例系数对应的待选时长中的最小待选时长，确定所述预处理时长。
4.根据权利要求1所述的GaN HEMT器件预处理方法，其特征在于，所述第一测试电压小于所述GaN HEMT器件的栅极与源极间的额定电压，所述测试电流根据所述GaN HEMT器件的静态导通电阻测试条件确定，所述第二测试电压小于所述GaN HEMT器件的漏极与源极间的额定电压。
5.根据权利要求1至4任一项所述的GaN HEMT器件预处理方法，其特征在于，在去除所述GaN HEMT器件的漏极与源极之间施加的所述预处理电压时，还包括：
将所述GaN HEMT器件置于室温的环境中。
6.根据权利要求5所述的GaN HEMT器件预处理方法，其特征在于，将所述GaN HEMT器件置于室温的环境中，包括：
将所述GaN HEMT器件所处的环境的温度从所述预设恒定温度冷却至所述室温。
7.根据权利要求6所述的GaN HEMT器件预处理方法，其特征在于，所述GaN HEMT器件位于温控试验箱中。
8.根据权利要求5所述的GaN HEMT器件预处理方法，其特征在于，所述预设恒定温度的确定过程包括：
根据所述GaN HEMT器件的结温确定所述预设恒定温度；
其中，所述预设恒定温度系小于或等于所述GaN HEMT器件的结温。
9.根据权利要求1所述的GaN HEMT器件预处理方法，其特征在于，所述预处理电压小于或等于所述GaN HEMT器件的漏极与源极间的额定电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311417709.7A CN117155359B (zh) | 2023-10-26 | 2023-10-26 | GaN HEMT器件预处理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311417709.7A CN117155359B (zh) | 2023-10-26 | 2023-10-26 | GaN HEMT器件预处理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117155359A CN117155359A (zh) | 2023-12-01 |
| CN117155359B true CN117155359B (zh) | 2024-02-09 |
Family
ID=88908461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311417709.7A Active CN117155359B (zh) | 2023-10-26 | 2023-10-26 | GaN HEMT器件预处理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117155359B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102694013A (zh) * | 2007-03-20 | 2012-09-26 | 电力集成公司 | 采用耗尽模式GaN基FET的串叠电路 |
| JP2014217252A (ja) * | 2013-04-30 | 2014-11-17 | 三菱電機株式会社 | カスコード接続パワーデバイス |
| US9083343B1 (en) * | 2014-05-28 | 2015-07-14 | United Silicon Carbide, Inc. | Cascode switching circuit |
| CN106653840A (zh) * | 2016-11-15 | 2017-05-10 | 苏州捷芯威半导体有限公司 | 一种半导体器件及其制造方法 |
| JP2017123358A (ja) * | 2016-01-04 | 2017-07-13 | 京セラ株式会社 | パワーモジュール |
| CN107483035A (zh) * | 2017-08-22 | 2017-12-15 | 广东美的制冷设备有限公司 | 开关器件、空调器的电控板以及空调器 |
| CN107667422A (zh) * | 2015-05-15 | 2018-02-06 | 夏普株式会社 | 复合型半导体装置 |
| CN109425816A (zh) * | 2017-08-16 | 2019-03-05 | 英飞凌科技股份有限公司 | 测试mos功率开关 |
| CN109786376A (zh) * | 2019-01-11 | 2019-05-21 | 西安电子科技大学 | 基于单片异质集成的Cascode结构GaN高电子迁移率晶体管及制作方法 |
| CN114284231A (zh) * | 2021-12-27 | 2022-04-05 | 珠海镓未来科技有限公司 | 一种级联型GaN基功率器件的封装结构及封装方法 |
| CN216437166U (zh) * | 2021-09-08 | 2022-05-03 | 上海浪新数据技术股份有限公司 | 基于级联结构氮化镓功率器件应用的安全限压保护电路 |
| CN116133502A (zh) * | 2023-01-16 | 2023-05-16 | 南通大学 | 一种高温保护的GaN/SiC共源共栅开关器件 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9263439B2 (en) * | 2010-05-24 | 2016-02-16 | Infineon Technologies Americas Corp. | III-nitride switching device with an emulated diode |
| JP2020178312A (ja) * | 2019-04-22 | 2020-10-29 | 株式会社東芝 | 電流遮断装置及びトランジスタ選定方法 |
-
2023
- 2023-10-26 CN CN202311417709.7A patent/CN117155359B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102694013A (zh) * | 2007-03-20 | 2012-09-26 | 电力集成公司 | 采用耗尽模式GaN基FET的串叠电路 |
| JP2014217252A (ja) * | 2013-04-30 | 2014-11-17 | 三菱電機株式会社 | カスコード接続パワーデバイス |
| US9083343B1 (en) * | 2014-05-28 | 2015-07-14 | United Silicon Carbide, Inc. | Cascode switching circuit |
| CN107667422A (zh) * | 2015-05-15 | 2018-02-06 | 夏普株式会社 | 复合型半导体装置 |
| JP2017123358A (ja) * | 2016-01-04 | 2017-07-13 | 京セラ株式会社 | パワーモジュール |
| CN106653840A (zh) * | 2016-11-15 | 2017-05-10 | 苏州捷芯威半导体有限公司 | 一种半导体器件及其制造方法 |
| CN109425816A (zh) * | 2017-08-16 | 2019-03-05 | 英飞凌科技股份有限公司 | 测试mos功率开关 |
| CN107483035A (zh) * | 2017-08-22 | 2017-12-15 | 广东美的制冷设备有限公司 | 开关器件、空调器的电控板以及空调器 |
| CN109786376A (zh) * | 2019-01-11 | 2019-05-21 | 西安电子科技大学 | 基于单片异质集成的Cascode结构GaN高电子迁移率晶体管及制作方法 |
| CN216437166U (zh) * | 2021-09-08 | 2022-05-03 | 上海浪新数据技术股份有限公司 | 基于级联结构氮化镓功率器件应用的安全限压保护电路 |
| CN114284231A (zh) * | 2021-12-27 | 2022-04-05 | 珠海镓未来科技有限公司 | 一种级联型GaN基功率器件的封装结构及封装方法 |
| CN116133502A (zh) * | 2023-01-16 | 2023-05-16 | 南通大学 | 一种高温保护的GaN/SiC共源共栅开关器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117155359A (zh) | 2023-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Patil et al. | Failure precursors for insulated gate bipolar transistors (IGBTs) | |
| CN102955112B (zh) | 对GaN基器件的直流稳态功率老化进行预筛选的方法 | |
| KR101630612B1 (ko) | 반도체장치의 검사방법 | |
| CN117155359B (zh) | GaN HEMT器件预处理方法 | |
| Song et al. | Robustness of cascode GaN HEMTs under repetitive overvoltage and surge energy stresses | |
| CN108333209B (zh) | 一种GaN HEMT加速寿命试验方法 | |
| CN112582290A (zh) | 半导体测试装置、半导体装置的测试方法及半导体装置的制造方法 | |
| CN116344616A (zh) | 一种高压mos器件及其测试方法 | |
| CN109541428B (zh) | 一种采用源漏短接减少hemt热阻测量自激振荡的方法和装置 | |
| CN115639454A (zh) | SiC MOSFET高温反偏或高温栅偏试验的阈值电压监测电路 | |
| CN115598485A (zh) | 直流固态断路器的功率管老化测试装置及其测试方法 | |
| Lynch et al. | Demonstration of High Voltage (15kV) Split-Gate 4H-SiC MOSFETs | |
| CN114895166A (zh) | GaN功率器件动态应力老化试验方法和*** | |
| CN114005742A (zh) | 电子辐照下SiC MOSFET阈值电压恢复方法及装置 | |
| US6825684B1 (en) | Hot carrier oxide qualification method | |
| CN110676189B (zh) | 一种确定GaN cascode器件失效位置的测试分析方法 | |
| CN112230119B (zh) | 一种功率器件导通电压不停机测量电路 | |
| Li et al. | Improvement of the dynamic on-resistance characteristics of GaN-on-Si power transistors with a sloped field-plate | |
| WO2020088002A1 (zh) | AlGaN/GaN HEMT器件降级的平均激活能的新型提取方法 | |
| CN110673009A (zh) | 一种用于高压下SiC MOS热阻测量的栅漏短路及栅压供给装置 | |
| Viey et al. | Influence of gate length on pBTI in GaN-on-Si E-mode MOSc-HEMT | |
| Belaïd et al. | Leakage current effects on N-MOSFETs after thermal ageing in pulsed life tests | |
| Du et al. | A mitigation strategy for the short-circuit degradation in SiC MOSFETs | |
| Sugiyama et al. | Evaluation methodology for current collapse phenomenon of GaN HEMTs | |
| CN114414628A (zh) | 化合物半导体器件直流热分布的分析***及分析方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |