CN109786376A - 基于单片异质集成的Cascode结构GaN高电子迁移率晶体管及制作方法 - Google Patents

Abstract

本发明公开了基于单片异质集成的Cascode结构氮化镓高电子迁移率晶体管，主要解决现有Cascode结构氮化镓高电子迁移率晶体管不能单片集成的问题。其包括：衬底(1)、GaN缓冲层(2)、AlGaN势垒层(3)、Si有源层(4)，该AlGaN势垒层(3)的中间刻有隔离槽，用于对GaN高电子迁移率晶体管和Si金属氧化物半导体场效应晶体管进行电气隔离；Si有源层(4)印制到隔离槽一侧的AlGaN势垒层(3)的上面，形成硅与氮化镓异质集成的单片芯片。本发明增强了器件的可靠性，缩小了微***的体积尺寸，提高了芯片集成度，可用于电源转换器、反相器进行电源控制与转换的场景。

Description

基于单片异质集成的Cascode结构GaN高电子迁移率晶体管及 制作方法

技术领域

本发明属于半导体器件技术领域，特别涉及一种Cascode结构GaN高电子迁移率晶体管的制作方法，可用作汽车、航空航天、发电站的电源转换器或反相器。

技术背景

在后摩尔定律的时代背景下，通过传统的缩小晶体管尺寸的方式来提高集成度变得非常困难。现在的电子***正朝着小型化、多样化、智能化的方向发展，并最终形成具有感知、通信、处理、传输等功能的微***。微***的核心技术是集成，而集成技术正在由平面集成向三维集成、由芯片级向集成度和复杂度更高的***集成发展。近年来，半导体工艺技术快速发展，不仅体现在射频、模拟、混合信号等传统的半导体工艺，还体现在***的异质集成等非传统的半导体工艺。异质集成分为混合集成和单片集成。其中，混合集成是将不同衬底材料的芯片通过封装键合而实现的一种集成方式，其代表技术是三维芯片堆叠，类似于***级封装SiP的概念；单片集成是将各种不同功能的器件在单芯片上集成，省去了这些芯片的封装，但通过外延法生长异质材料实现单片集成的工艺制造难度较大，且外延材料质量的好坏受限于其与衬底材料之间的晶格失配度，若晶格失配度太大，则会在外延层中产生大量缺陷，甚至无法生长单晶，影响器件的性能和寿命。

20世纪80年代后期，科学家在碳化硅、蓝宝石衬底上通过***氮化镓缓冲层的方法生长出高质量的GaN及AlGaN后，GaN高电子迁移率晶体管就进入了飞速发展的时期。GaN高电子迁移率晶体管器件拥有诸多的优势：一是具有较高的工作电压及工作频率，二是具有较低的导通电阻和较小的输入输出电容，三是具有更高的抗辐照性与更高的耐高温性。由于以上优势，GaN高电子迁移率晶体管器件经常被用于电力电子领域与微波领域，而增强型GaN高电子迁移率晶体管器件相比于耗尽型GaN高电子迁移率晶体管器件还具有降低设计成本、拓展应用领域的优势。比如，在设计微波大功率芯片时，增强型GaN高电子迁移率晶体管器件因为具有正向的阈值电压，所以不需要负栅压的电源设计，这会很大程度上降低芯片的设计成本；此外，增强型GaN高电子迁移率晶体管器件只有在正栅压时才导通，因此可以将其应用在低功耗数字电路中。由于增强型GaN高电子迁移率晶体管器件具有如此多的优势，故而人们对其展开了大量研究。为了实现增强型GaN高电子迁移率晶体管器件，业界已有多种制造方法，其中比较常用的方法就是采用由低压增强型的Si MOS场效应管和高压耗尽型的GaN高电子迁移率晶体管器件组成的Cascode结构，如图1所示。通过这种结构，可以更加方便的使原本为耗尽型的GaN高电子迁移率晶体管器件在加正向栅压时导通工作。

目前，国际整流公司IR和Transform公司都在致力研发基于该结构的增强型GaN高电子迁移率晶体管器件。但迄今为止，Cascode结构的GaN高电子迁移率晶体管器件的制作还是基于混合集成，即通过将硅芯片与氮化镓芯片封装键合而实现，如示意图2所示，用这样方法制作的芯片集成度较低、面积较大，无法满足如今电子***小型化、高集成化的发展要求，不利于摩尔定律的延续。

发明内容

本发明的目的在于针对上述现有技术的不足，提出一种基于单片异质集成的Cascode结构GaN高电子迁移率晶体管及制作方法，以降低单片集成的工艺难度，增强器件的可靠性，缩小微***的体积尺寸，提高芯片集成度，实现对摩尔定律的延续。

为实现上述目的技术关键是：采用转印技术将单晶硅薄膜转印在AlGaN/GaN/衬底基片上，在此基础上制作Cascode结构的GaN高电子迁移率晶体管，其实现方案如下：

1.一种基于单片异质集成的Cascode结构GaN高电子迁移率晶体管，由GaN高电子迁移率晶体管和Si金属氧化物半导体场效应晶体管组合而成，包括：衬底、GaN缓冲层、AlGaN势垒层、Si有源层，其特征在于：

AlGaN势垒层的中间刻有隔离槽，用于对GaN高电子迁移率晶体管和Si金属氧化物半导体场效应晶体管进行电气隔离；

Si有源层印制到隔离槽一侧的AlGaN势垒层(3)的上面，形成硅与氮化镓异质集成的单片芯片。

进一步，所述晶体管，其特征在于：AlGaN势垒层的中间的隔离槽深至GaN缓冲层，以切断二维电子气，防止器件之间的漏电。

进一步，所述的晶体管，其特征在于：

衬底、GaN缓冲层和AlGaN势垒层自下而上分布，Si有源层上的两边设有Si金属氧化物半导体场效应晶体管的源电极和漏电极，源、漏电极之间设有栅介质层，栅介质层上设有栅电极；

隔离槽另一侧的AlGaN势垒层上设有GaN高电子迁移率晶体管的源电极、栅电极和漏电极。

进一步，所述的晶体管，其特征在于：

Si金属氧化物半导体场效应晶体管的漏电极与GaN高电子迁移率晶体管的源电极设有用于形成电气连接的第一金属互联条；

Si金属氧化物半导体场效应晶体管的源电极与GaN高电子迁移率晶体管的栅电极设有用于形成电气连接的第二金属互联条。

2.一种基于单片异质集成的Cascode结构GaN高电子迁移率晶体管的制作方法，其特征在于，包括如下步骤：

1)采用光刻与反应离子刻蚀工艺，在SOI衬底上形成单晶硅薄膜孤岛；

2)采用离子注入工艺，在单晶硅薄膜上注入磷离子，并在900℃的氮气氛围下退火20s，以激活杂质，形成N型重掺杂的源漏区；

3)采用湿法刻蚀工艺，将已形成N型重掺杂的源漏区样品放入49％HF溶液中15min，刻蚀部分暴露的埋氧化层；

4)采用光刻工艺，在单晶硅薄膜边缘制作锚点，以防止后续完全刻蚀埋氧化层后单晶硅薄膜的位移和脱落；

5)采用湿法刻蚀工艺，将制有锚点的样品放入49％HF溶液中2h，完全刻蚀埋氧化层，使单晶硅薄膜掉落在衬底上；

6)采用转印技术，将5)中得到的200nm的单晶硅薄膜转印到AlGaN/GaN/蓝宝石衬底上；

7)采用光刻与反应离子刻蚀工艺，在6)得到的样品中刻断二维电子气，形成高度为100-150nm的AlGaN/GaN孤岛；

8)采用电子束蒸发工艺，在AlGaN/GaN孤岛上依次淀积22nm厚的钛金属、140nm厚的铝金属、55nm厚的镍金属、45nm厚的金金属，形成GaN高电子迁移率晶体管器件的源漏电极，并在温度为875℃的氮气氛围下退火30s，使得源漏电极与AlGaN形成欧姆接触；

9)采用电子束蒸发工艺，在单晶硅薄膜孤岛上淀积30-100nm厚的镍金属，形成Si金属氧化物半导体场效应管器件的源漏电极，并在温度为400℃的氮气氛围下退火1min，使得源漏电极与重掺源漏区形成欧姆接触；

10)采用电子束蒸发工艺，在AlGaN/GaN孤岛上依次淀积45nm厚的镍金属、100nm厚的金属金，形成GaN高电子迁移率晶体管器件的栅电极；

11)采用原子层沉积工艺，在300℃温度条件与氮气氛围下，在整个样品上沉积10-20nm厚的二氧化三铝，作为Si金属氧化物半导体场效应管器件的栅介质层；再采用磁控溅射工艺，在单晶硅薄膜孤岛上溅射100-200nm厚的氮化钽，作为Si金属氧化物半导体场效应管器件的栅电极；

12)采用反应离子刻蚀工艺，在11)步所得样品中把覆在Si金属氧化物半导体场效应管器件和GaN高电子迁移率晶体管器件的栅源漏电极上的二氧化三铝完全刻蚀掉，以使两种器件的栅源漏电极裸露在外面；

13)采用电子束蒸发工艺，在三氧化二铝介质层上淀积100-300nm厚的铝金属，以在Si金属氧化物半导体场效应晶体管的漏极与GaN高电子迁移率晶体管的源极之间，和Si金属氧化物半导体场效应晶体管的源极与GaN高电子迁移率晶体管的栅极之间形成金属互连，完成基于单片异质集成的Cascode结构GaN高电子迁移率晶体管的制作。

本发明与现有技术相比，由于使用转印技术作为单片异质集成的手段，不仅使得Si与Ga N的单片异质集成的工艺大为简化，而且以这种方法实现的Cascode结构增强型GaN高电子迁移率晶体管器件，极大降低了单片集成的工艺难度，并增强了器件的可靠性，缩小了微***的体积尺寸，提高了芯片集成度，延续了摩尔定律。

附图说明

图1是Cascode结构GaN高电子迁移率晶体管器件的电路原理图；

图2是现有Cascode结构GaN高电子迁移率晶体管器件的示意图；

图3是本发明的截面结构示意图；

图4是图3的俯视图；

图5是本发明制作Cascode结构GaN高电子迁移率晶体管器件器件的流程示意图。

具体实施方式

参照图3和4，本发明基于单片异质集成的Cascode结构GaN高电子迁移率晶体管自下而上包括：400-500μm厚的衬底1、1-2μm厚的GaN缓冲层2、20-30nm厚的AlGaN势垒层3。AlGaN势垒层3的中间刻有隔离槽，深至GaN缓冲层2，以切断二维电子气，防止器件之间的漏电。其中衬底材料可以选用蓝宝石衬底或SiC衬底或硅衬底。

隔离槽一侧的AlGaN势垒层3的上面印制有100-200nm厚的Si有源层4，该Si有源层4上的两边设有30-100nm厚的源电极8和漏电极11；源、漏电极之间设有10-20nm厚的三氧化二铝作为栅介质层9；栅介质层9上设有100-200nm厚的栅电极10，构成Si金属氧化物半导体场效应晶体管。

隔离槽另一侧的AlGaN势垒层3设有262nm厚的源电极5和漏电极7，在源、漏电极之间设有145nm厚的栅电极6，构成GaN高电子迁移率晶体管。

在Si金属氧化物半导体场效应晶体管的漏电极11与GaN高电子迁移率晶体管的源电极5之间设有200-300nm厚的第一金属互连条12，用于两器件之间的电气连接；在Si金属氧化物半导体场效应晶体管的源电极8与GaN高电子迁移率晶体管的栅电极6之间设有200-300nm厚的第二金属互联条13，用于两器件之间的电气连接，至此形成硅与氮化镓异质集成的单片芯片。

参照图5，本发明制作基于单片异质集成的Cascode结构GaN高电子迁移率晶体管的方法，给出以下三种实施例。

实施例1：制备单晶硅薄膜厚度为200nm的单片异质集成Cascode结构氮化镓高电子迁移率晶体管。

步骤1，在SOI衬底上形成单晶硅薄膜孤岛隔离。

选取单晶硅薄膜厚度为200nm、埋氧化层厚度为200nm的SOI基片，如图5(a)；

采用光刻工艺与反应离子刻蚀工艺，在SOI基片的上部刻出单晶硅薄膜孤岛，如图5(b)。

步骤2，将单晶硅薄膜进行掺杂，形成源漏区。

采用离子注入工艺，在单晶硅薄膜上注入剂量为5×10¹⁵cm^-2、能量为30keV的磷离子，形成N型重掺杂的源漏区；

利用快速热退火工艺，在900℃的氮气氛围下，退火20s，激活杂质，如图5(c)。

步骤3，部分刻蚀暴露的埋氧化层。

采用湿法刻蚀工艺，将完成离子注入的SOI基片放入49％HF溶液中15min，刻蚀掉部分暴露的埋氧化层，如图5(d)。

步骤4，制作光刻胶锚点。

采用光刻工艺，在SOI基片上的单晶硅薄膜边缘，制作锚点，以防止后续完全刻蚀埋氧化层后单晶硅薄膜位移、脱落，如图5(e)。

步骤5，完全刻蚀整个埋氧化层，以释放单晶硅薄膜。

采用湿法刻蚀工艺，将SOI基片放入49％HF溶液中2h，完全刻蚀埋氧化层,如图5(f)。

步骤6，转印单晶硅薄膜到AlGaN/GaN/蓝宝石衬底基片上，如图5(g)。

采用转印技术，将SOI基片上的200nm的单晶硅薄膜转印到AlGaN势垒层厚度为30nm、GaN缓冲层厚度为2μm、蓝宝石衬底厚度为500μm的AlGaN/GaN/蓝宝石衬底基片上，具体实现如下：

6a)将AlGaN/GaN/蓝宝石衬底基片依次置于丙酮、无水乙醇、去离子水中各超声清洗10min，再用氮***吹干；

6b)利用固化的聚二甲基硅氧烷PDMS与绝缘衬底上的硅SOI的上表面耦合，再将两体系以10cm/s的速度分离，由于聚二甲基硅氧烷PDMS是弹粘性物体，因此表面粘附力与分离速率成正比，因此快速地分离使得PDMS具有较大的粘附力，以致能够使单晶硅薄膜粘附在聚二甲基硅氧烷PDMS上；

6c)将粘有单晶硅薄膜的聚二甲基硅氧烷PDMS与AlGaN/GaN/蓝宝石衬底基片耦合，再将两体系以1mm/s的速度分离，由于以慢速分离，聚二甲基硅氧烷PDMS体现出对硅薄膜的粘着力要比硅薄膜和AlGaN/GaN/蓝宝石衬底基片的粘着力小，因此硅薄膜可被AlGaN/GaN/蓝宝石衬底基片获取，由此完成硅薄膜的转印。

步骤7，制作GaN高电子迁移率晶体管器件的孤岛隔离。

采用光刻与反应离子刻蚀工艺，对转印上单晶硅薄膜的AlGaN/GaN/蓝宝石衬底基片进行刻蚀，以刻断二维电子气，形成AlGaN/GaN隔离孤岛，如图5(h)。

步骤8，制作GaN高电子迁移率晶体管器件的源漏电极。

采用电子束蒸发工艺，在AlGaN/GaN孤岛上依次淀积22nm的金属钛、140nm的金属铝、55nm的金属镍、45nm的金属金，形成GaN高电子迁移率晶体管器件的源漏电极，并在温度为875℃的氮气氛围下退火30s，使得源漏电极与AlGaN形成欧姆接触。如图5(i)。

步骤9，制作Si金属氧化物半导体场效应管器件的源漏电极。

采用电子束蒸发工艺，在单晶硅薄膜孤岛上淀积100nm的金属镍，形成Si金属氧化物半导体场效应管器件的源漏电极，并在温度为400℃的氮气氛围下退火1min，使得源漏电极与重掺源漏区形成欧姆接触，如图5(j)。

步骤10，制作GaN高电子迁移率晶体管器件的栅电极。

采用电子束蒸发工艺，在AlGaN/GaN孤岛上依次淀积45nm的金属镍、100nm的金属金，形成GaN高电子迁移率晶体管器件的栅电极，如图5(k)。

步骤11，制作Si金属氧化物半导体场效应管器件的栅介质。

采用原子层沉积工艺，在300℃温度条件与氮气氛围下，在步骤10中得到的样品上沉积20nm厚的二氧化三铝，作为Si金属氧化物半导体场效应管器件的栅介质层，如图5(l)；

再采用磁控溅射工艺，在单晶硅薄膜孤岛上溅射150nm厚的氮化钽，作为Si金属氧化物半导体场效应管器件的栅电极，如图5(m)。

步骤12，电极开孔。

采用反应离子刻蚀工艺，在步骤11中所得样品上把覆在Si金属氧化物半导体场效应管和GaN高电子迁移率晶体管器件栅源漏电极上的二氧化三铝完全刻蚀掉，以使两种器件的栅源漏电极裸露在外面，如图5(n)。

步骤13，制作两器件之间的金属互连条。

采用电子束蒸发工艺，在三氧化二铝介质层上淀积300nm厚的铝金属，以在Si金属氧化物半导体场效应晶体管的漏极与GaN高电子迁移率晶体管的源极之间，和Si金属氧化物半导体场效应晶体管的源极与GaN高电子迁移率晶体管的栅极之间形成金属互连，完成基于单片异质集成的Cascode结构GaN高电子迁移率晶体管的制作，如图5(o)。

实施例2：制备单晶硅薄膜厚度为100nm的单片异质集成Cascode结构氮化镓高电子迁移率晶体管。

步骤一，在SOI衬底上形成单晶硅薄膜孤岛隔离。

选取单晶硅薄膜厚度为100nm、埋氧化层厚度为200nm的SOI基片，如图5(a)；

采用光刻工艺与反应离子刻蚀工艺，在SOI基片的上部刻出单晶硅薄膜孤岛，如图5(b)。

步骤二，将单晶硅薄膜进行掺杂，形成源漏区，如5(c)。

本步骤的具体实施与实施例1的步骤2相同。

步骤三，部分刻蚀暴露的埋氧化层，如图5(d)。。

本步骤的具体实施与实施例1的步骤3相同。

步骤四，制作光刻胶锚点，如图5(e)。

本步骤的具体实施与实施例1的步骤4相同。

步骤五，完全刻蚀整个埋氧化层，以释放单晶硅薄膜，如图5(f)。

本步骤的具体实施与实施例1的步骤5相同。

步骤六，将SOI基片上的100nm的单晶硅薄膜转印到AlGaN势垒层厚度为20nm、GaN缓冲层厚度为1μm、SiC衬底厚度为400μm的AlGaN/GaN/SiC衬底基片上，如图5(g)。

本步骤的具体实施与实施例1的步骤6相同。

步骤七，制作GaN高电子迁移率晶体管器件的孤岛隔离，如图5(h)。

本步骤的具体实施与实施例1的步骤7相同。

步骤八，制作GaN高电子迁移率晶体管器件的源漏电极，如图5(i)。

本步骤的具体实施与实施例1的步骤8相同。

步骤九，制作Si金属氧化物半导体场效应管器件的源漏电极。

采用电子束蒸发工艺，在单晶硅薄膜孤岛上淀积30nm的金属镍，形成Si金属氧化物半导体场效应管器件的源漏电极，并在温度为400℃的氮气氛围下退火1min，使得源漏电极与重掺源漏区形成欧姆接触，如图5(j)。

步骤十，制作GaN高电子迁移率晶体管器件的栅电极，如图5(k)。

本步骤的具体实施与实施例1的步骤10相同。

步骤十一，制作Si金属氧化物半导体场效应管器件的栅介质。

先采用原子层沉积工艺，在300℃温度条件与氮气氛围下，在步骤十中得到的样品上沉积10nm厚的二氧化三铝，作为Si金属氧化物半导体场效应管器件的栅介质层，如图5(l)；再采用磁控溅射工艺，在单晶硅薄膜孤岛上溅射100nm厚的氮化钽，作为Si金属氧化物半导体场效应管器件的栅电极，如图5(m)。

步骤十二，电极开孔，如图5(n)。

本步骤的具体实施与实施例1的步骤12相同。

步骤十三，制作两器件之间的金属互连条。

采用电子束蒸发工艺，在三氧化二铝介质层上淀积200nm厚的铝金属，以分别在Si金属氧化物半导体场效应晶体管的漏极与GaN高电子迁移率晶体管的源极之间，和Si金属氧化物半导体场效应晶体管的源极与GaN高电子迁移率晶体管的栅极之间形成金属互连，完成基于单片异质集成的Cascode结构GaN高电子迁移率晶体管的制作，如图5(o)。

实施例3：制备单晶硅薄膜厚度为150nm的单片异质集成Cascode结构氮化镓高电子迁移率晶体管。

步骤A，在SOI衬底上形成单晶硅薄膜孤岛隔离。

选取单晶硅薄膜厚度为150nm、埋氧化层厚度为200nm的SOI基片，如图5(a)；并采用光刻工艺与反应离子刻蚀工艺，在SOI基片的上部刻出单晶硅薄膜孤岛，如图5(b)。

步骤B，将单晶硅薄膜进行掺杂，形成源漏区，如图5(c)。

本步骤的具体实施与实施例1的步骤2相同。

步骤C，部分刻蚀暴露的埋氧化层，如图5(d)

本步骤的具体实施与实施例1的步骤3相同。

步骤D，制作光刻胶锚点，如图5(e)。

本步骤的具体实施与实施例1的步骤4相同。

步骤E，完全刻蚀整个埋氧化层，以释放单晶硅薄膜，如图5(f)。

本步骤的具体实施与实施例1的步骤5相同。

步骤F，转印单晶硅薄膜到AlGaN/GaN/硅衬底基片上，如图5(g)。

采用转印技术，将SOI基片上的150nm的单晶硅薄膜转印到AlGaN势垒层厚度为25nm、GaN缓冲层厚度为1.5μm、硅衬底厚度为450μm的AlGaN/GaN/硅衬底基片上；

本步骤的具体实施与实施例1的步骤6相同。

步骤G，制作GaN高电子迁移率晶体管器件的孤岛隔离，如图5(h)。

本步骤的具体实施与实施例1的步骤7相同。

步骤H，制作GaN高电子迁移率晶体管器件的源漏电极，如图5(i)。

本步骤的具体实施与实施例1的步骤8相同。

步骤I，制作Si金属氧化物半导体场效应管器件的源漏电极。

采用电子束蒸发工艺，在单晶硅薄膜孤岛上淀积60nm的金属镍，形成Si金属氧化物半导体场效应管器件的源漏电极，并在温度为400℃的氮气氛围下退火1min，使得源漏电极与重掺源漏区形成欧姆接触，如图5(j)。

步骤J，制作GaN高电子迁移率晶体管器件的栅电极，如图5(k)。

本步骤的具体实施与实施例1的步骤10相同。

步骤K，制作Si金属氧化物半导体场效应管器件的栅介质。

先采用原子层沉积工艺，在300℃温度条件与氮气氛围下，在步骤J中得到的样品上沉积15nm厚的二氧化三铝，作为Si金属氧化物半导体场效应管器件的栅介质层，如图5(l)；再采用磁控溅射工艺，在单晶硅薄膜孤岛上溅射120nm厚的氮化钽，作为Si金属氧化物半导体场效应管器件的栅电极，如图5(m)。

步骤L，电极开孔,如图5(n)。

本步骤的具体实施与实施例1的步骤12相同。

步骤M，制作两器件之间的金属互连条。

采用电子束蒸发工艺，在三氧化二铝介质层上淀积250nm厚的铝金属，以分别在Si金属氧化物半导体场效应晶体管的漏极与GaN高电子迁移率晶体管的源极之间，和Si金属氧化物半导体场效应晶体管的源极与GaN高电子迁移率晶体管的栅极之间形成金属互连，完成基于单片异质集成的Cascode结构GaN高电子迁移率晶体管的制作，如图5(o)。

以上描述仅是本发明的三个具体实例，并未构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修改和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (10)

1.基于单片异质集成的Cascode结构GaN高电子迁移率晶体管，由GaN高电子迁移率晶体管和Si金属氧化物半导体场效应晶体管组合而成，包括：衬底(1)、GaN缓冲层(2)、AlGaN势垒层(3)、Si有源层(4)，其特征在于：

AlGaN势垒层(3)的中间刻有隔离槽，用于对GaN高电子迁移率晶体管和Si金属氧化物半导体场效应晶体管进行电气隔离；

Si有源层(4)印制到隔离槽一侧的AlGaN势垒层(3)的上面，形成硅与氮化镓异质集成的单片芯片。

2.根据权利要1所述的晶体管，其特征在于：

AlGaN势垒层(3)的中间的隔离槽深至GaN缓冲层(2)，以切断二维电子气，防止器件之间的漏电。

3.根据权利要1所述的晶体管，其特征在于：

衬底(1)、GaN缓冲层(2)和AlGaN势垒层(3)自下而上分布，Si有源层(4)上的两边设有Si金属氧化物半导体场效应晶体管的源电极(8)和漏电极(11)，源、漏电极之间设有栅介质层(9)，栅介质层(9)上设有栅电极(10)；

隔离槽另一侧的AlGaN势垒层(3)上设有GaN高电子迁移率晶体管的源电极(5)、栅电极(6)和漏电极(7)。

4.根据权利要1所述的晶体管，其特征在于：

Si金属氧化物半导体场效应晶体管的漏电极(11)与GaN高电子迁移率晶体管的源电极(5)设有用于形成电气连接的第一金属互联条(12)；

Si金属氧化物半导体场效应晶体管的源电极(8)与GaN高电子迁移率晶体管的栅电极(6)设有用于形成电气连接的第二金属互联条(13)。

5.根据权利要求书1所述的晶体管，其特征在于：

衬底(1)的厚度为400-500μm，材料为蓝宝石或SiC或硅；

GaN缓冲层(2)的厚度为1-2μm；

AlGaN势垒层(3)的厚度为20-30nm；

Si有源层(4)的厚度为100-200nm。

6.根据权利要求书1所述的晶体管，其特征在于：

GaN高电子迁移率晶体管的源电极(5)和漏电极(7)的厚度均为262nm；

GaN高电子迁移率晶体管的栅电极(6)的厚度为145nm。

Si金属氧化物半导体场效应晶体管的源电极(8)和漏电极(11)的厚度均为30-100nm。

Si金属氧化物半导体场效应晶体管的栅介质层(9)的厚度为10-20nm。

Si金属氧化物半导体场效应晶体管的栅电极(10)的厚度为100-150nm。

7.根据权利要求书1所述的晶体管，其特征在于，第一金属互联条(12)与第二金属互联条(13)的厚度均为200-300nm。

8.一种基于单片异质集成的Cascode结构GaN高电子迁移率晶体管的制作方法，其特征在于，包括如下步骤：

1)采用光刻与反应离子刻蚀工艺，在SOI衬底上形成单晶硅薄膜孤岛；

2)采用离子注入工艺，在单晶硅薄膜上注入磷离子，并在900℃的氮气氛围下退火20s，以激活杂质，形成N型重掺杂的源漏区；

3)采用湿法刻蚀工艺，将已形成N型重掺杂的源漏区样品放入49％HF溶液中15min，刻蚀部分暴露的埋氧化层；

4)采用光刻工艺，在单晶硅薄膜边缘制作锚点，以防止后续完全刻蚀埋氧化层后单晶硅薄膜的位移和脱落；

5)采用湿法刻蚀工艺，将制有锚点的样品放入49％HF溶液中2h，完全刻蚀埋氧化层，使单晶硅薄膜掉落在衬底上；

6)采用转印技术，将5)中得到的200nm的单晶硅薄膜转印到AlGaN/GaN/衬底基片上；

7)采用光刻与反应离子刻蚀工艺，在6)得到的样品中刻断二维电子气，形成高度为100-150nm的AlGaN/GaN孤岛；

8)采用电子束蒸发工艺，在AlGaN/GaN孤岛上依次淀积22nm厚的钛金属、140nm厚的铝金属、55nm厚的镍金属、45nm厚的金金属，形成GaN高电子迁移率晶体管器件的源漏电极，并在温度为875℃的氮气氛围下退火30s，使得源漏电极与AlGaN形成欧姆接触；

9)采用电子束蒸发工艺，在单晶硅薄膜孤岛上淀积30-100nm厚的镍金属，形成Si金属氧化物半导体场效应管器件的源漏电极，并在温度为400℃的氮气氛围下退火1min，使得源漏电极与重掺源漏区形成欧姆接触；

10)采用电子束蒸发工艺，在AlGaN/GaN孤岛上依次淀积45nm厚的镍金属、100nm厚的金属金，形成GaN高电子迁移率晶体管器件的栅电极；

11)采用原子层沉积工艺，在300℃温度条件与氮气氛围下，在整个样品上沉积10-20nm厚的二氧化三铝，作为Si金属氧化物半导体场效应管器件的栅介质层；再采用磁控溅射工艺，在单晶硅薄膜孤岛上溅射100-200nm厚的氮化钽，作为Si金属氧化物半导体场效应管器件的栅电极；

12)采用反应离子刻蚀工艺，在11)步所得样品中把覆在Si金属氧化物半导体场效应管器件和GaN高电子迁移率晶体管器件的栅源漏电极上的二氧化三铝完全刻蚀掉，以使两种器件的栅源漏电极裸露在外面；

13)采用电子束蒸发工艺，在三氧化二铝介质层上淀积100-300nm厚的铝金属，以在Si金属氧化物半导体场效应晶体管的漏极与GaN高电子迁移率晶体管的源极之间，和Si金属氧化物半导体场效应晶体管的源极与GaN高电子迁移率晶体管的栅极之间形成金属互连，完成基于单片异质集成的Cascode结构GaN高电子迁移率晶体管的制作。

9.根据权利要求书8所述的方法，其中所述6)的具体实现如下：

6a)将AlGaN/GaN/衬底基片依次置于丙酮、无水乙醇、去离子水中各超声清洗10min，再用氮***吹干；

6b)利用固化的聚二甲基硅氧烷PDMS与绝缘衬底上的硅SOI的上表面耦合，再将两体系以10cm/s的速度分离，以使单晶硅薄膜粘附在聚二甲基硅氧烷PDMS上；

6c)将粘有单晶硅薄膜的聚二甲基硅氧烷PDMS与AlGaN/GaN/衬底基片耦合，再将两体系以1mm/s的速度分离，以使硅薄膜粘附在AlGaN/GaN/蓝宝石衬底，完成硅薄膜的转印。

10.根据权利要求书8所述的方法，其中所述2)中离子注入的剂量为5×10¹⁵cm^-2，注入能量为30keV。