CN117079589A - 像素以及包括其的显示装置 - Google Patents

像素以及包括其的显示装置 Download PDF

Info

Publication number
CN117079589A
CN117079589A CN202310548413.2A CN202310548413A CN117079589A CN 117079589 A CN117079589 A CN 117079589A CN 202310548413 A CN202310548413 A CN 202310548413A CN 117079589 A CN117079589 A CN 117079589A
Authority
CN
China
Prior art keywords
gate
transistor
pixel
switching transistor
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310548413.2A
Other languages
English (en)
Inventor
卢相龙
李起昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220134465A external-priority patent/KR20230160694A/ko
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117079589A publication Critical patent/CN117079589A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明的一实施例公开一种像素以及包括其的显示装置，像素包括控制晶体管，控制晶体管根据控制第二开关晶体管的导通的第一栅极信号的电压和控制第三开关晶体管的导通的第二栅极信号的电压来控制驱动晶体管的偏置状态。

Description

像素以及包括其的显示装置
技术领域
本发明涉及一种像素以及包括其的显示装置。
背景技术
有机发光显示装置(organic light emitting display apparatus)包括亮度根据电流改变的显示要件，例如，有机发光二极管(organic light emittingdiode)。有机发光显示装置的像素包括显示要件、根据栅极和源极之间的电压控制供应到显示要件的电流量的驱动晶体管以及将用于控制显示要件的亮度的数据信号向驱动晶体管传输的开关晶体管。
发明内容
本发明的实施例提供一种以多个频率驱动的同时最小化残像的显示装置。本发明所要解决的技术问题不限于以上提及的技术问题，在本领域中具有一般知识的人能够从本发明的记载清楚地理解未提及的其它技术问题。
根据本发明的一实施例的像素包括：发光元件；驱动晶体管，连接在驱动电压线和所述发光元件之间，并控制向所述发光元件供应的驱动电流；第一开关晶体管，连接在数据线和连接有所述驱动晶体管的栅极的第一节点之间；第二开关晶体管，连接在所述驱动电压线和连接有所述驱动晶体管的第一端子的第二节点之间；第三开关晶体管，连接在连接有所述驱动晶体管的第二端子的第三节点和所述发光元件之间；以及控制晶体管，连接在所述第二开关晶体管的栅极或者所述第三开关晶体管的栅极和所述第二节点之间，所述控制晶体管根据控制所述第二开关晶体管的导通的第一栅极信号的电压和控制所述第三开关晶体管的导通的第二栅极信号的电压来控制所述驱动晶体管的偏置状态。
在一实施例中，可以是，所述控制晶体管连接在所述第二开关晶体管的栅极和所述第二节点之间，并包括连接于所述第二节点的栅极，在使所述第二开关晶体管截止的所述第一栅极信号的第一电平电压和使所述第三开关晶体管截止的所述第二栅极信号的第一电平电压重叠的期间，所述控制晶体管向所述第二节点供应所述第一栅极信号的所述第一电平电压，从而将所述驱动晶体管控制为导通偏置状态。
在一实施例中，可以是，所述像素还包括：第一电容器和第二电容器，串联连接在所述第一节点和所述驱动电压线之间；第四开关晶体管，连接在所述第三节点和第四节点之间；第五开关晶体管，连接在所述第四节点和初始化电压线之间；第六开关晶体管，连接在所述第一节点和所述第四节点之间；第七开关晶体管，连接在连接有所述第一电容器和所述第二电容器的第五节点和所述第一开关晶体管之间；第八开关晶体管，连接在连接有所述第一开关晶体管和所述第七开关晶体管的第六节点和基准电压线之间；以及第九开关晶体管，连接在所述发光元件的像素电极和所述初始化电压线之间。
在一实施例中，可以是，当向所述第六开关晶体管和所述第七开关晶体管的栅极施加的第三栅极信号是第一电平电压时，所述第六开关晶体管和所述第七开关晶体管导通。
在一实施例中，可以是，第四栅极信号同时施加到所述第一开关晶体管的栅极和所述第九开关晶体管的栅极，当所述第四栅极信号是第二电平电压时，所述第一开关晶体管和所述第九开关晶体管导通。
在一实施例中，可以是，所述控制晶体管连接在所述第三开关晶体管的栅极和所述第二节点之间，并包括连接于所述第二开关晶体管的所述栅极的栅极，当所述第一栅极信号是第一电平电压时，所述第二开关晶体管截止且所述控制晶体管导通。
在一实施例中，可以是，在使所述第二开关晶体管截止的所述第一栅极信号的所述第一电平电压和使所述第三开关晶体管截止的所述第二栅极信号的第一电平电压重叠的期间，所述控制晶体管向所述第二节点供应所述第二栅极信号的所述第一电平电压，从而将所述驱动晶体管控制为导通偏置状态。
在一实施例中，可以是，在使所述第二开关晶体管截止的所述第一栅极信号的所述第一电平电压和使所述第三开关晶体管导通的所述第二栅极信号的第二电平电压重叠的期间，所述控制晶体管向所述第二节点供应所述第二栅极信号的所述第二电平电压，从而将所述驱动晶体管控制为截止偏置状态。
在一实施例中，可以是，所述像素还包括：第一电容器和第二电容器，串联连接在所述第一节点和所述驱动电压线之间；第四开关晶体管，连接在所述第三节点和第四节点之间；第五开关晶体管，连接在所述第四节点和初始化电压线之间；第六开关晶体管，连接在所述第一节点和所述第四节点之间；第七开关晶体管，连接在连接有所述第一电容器和所述第二电容器的第五节点和所述第一开关晶体管之间；第八开关晶体管，连接在连接有所述第一开关晶体管和所述第七开关晶体管的第六节点和基准电压线之间；以及第九开关晶体管，连接在所述发光元件的像素电极和所述初始化电压线之间。
在一实施例中，可以是，向所述第六开关晶体管和所述第七开关晶体管的栅极施加所述第二栅极信号，当所述第二栅极信号是第一电平电压时，所述第六开关晶体管和所述第七开关晶体管导通。
在一实施例中，可以是，第三栅极信号同时施加到所述第一开关晶体管的栅极和所述第九开关晶体管的栅极，当所述第三栅极信号是第二电平电压时，所述第一开关晶体管和所述第九开关晶体管导通。
根据本发明的一实施例的显示装置包括：像素部，包括配置在第一行中的第一像素和配置在与所述第一行相邻的第二行中的第二像素；栅极驱动部，向所述第一像素和所述第二像素供应栅极信号；以及数据驱动部，向所述第一像素和所述第二像素供应数据信号，所述第一像素和所述第二像素的每一个包括：发光元件；驱动晶体管，连接在驱动电压线和所述发光元件之间，并控制向所述发光元件供应的驱动电流；第一开关晶体管，连接在数据线和连接有所述驱动晶体管的栅极的第一节点之间，并包括连接于第一栅极线的栅极；以及第三开关晶体管，连接在连接有所述驱动晶体管的第二端子的第三节点和所述发光元件之间，并包括连接于第三栅极线的栅极，所述第一像素和所述第二像素共享：所述驱动电压线；所述第三栅极线；第二开关晶体管，连接在连接有所述第一像素的所述驱动晶体管的第一端子和所述第二像素的所述驱动晶体管的第一端子的第二节点与所述驱动电压线之间，并包括连接于第二栅极线的栅极；控制晶体管，连接在所述第三栅极线和所述第二节点之间，并包括连接于所述第三栅极线的栅极；以及所述第二栅极线，所述控制晶体管根据供应至所述第二栅极线的第二栅极信号的电压电平和供应至所述第三栅极线的第三栅极信号的电压电平来控制所述第一像素和所述第二像素的所述驱动晶体管的偏置状态。
在一实施例中，可以是，在使所述第二开关晶体管截止的所述第二栅极信号的第一电平电压和使所述第三开关晶体管截止的所述第三栅极信号的第一电平电压重叠的期间，所述控制晶体管向所述第二节点供应所述第二栅极信号的所述第一电平电压，从而将所述驱动晶体管控制为导通偏置状态。
在一实施例中，可以是，在使所述第二开关晶体管截止的所述第二栅极信号的第一电平电压和使所述第三开关晶体管导通的所述第三栅极信号的第二电平电压重叠的期间，所述控制晶体管向所述第二节点供应所述第三栅极信号的所述第二电平电压，从而将所述驱动晶体管控制为截止偏置状态。
在一实施例中，可以是，所述第一像素和所述第二像素的每一个还包括：第一电容器和第二电容器，串联连接在所述第一节点和基准电压线之间；第四开关晶体管，连接在所述第三节点和第四节点之间；第五开关晶体管，连接在所述第四节点和初始化电压线之间；第六开关晶体管，连接在所述第一节点和所述第四节点之间；第七开关晶体管，连接在连接有所述第一电容器和所述第二电容器的第五节点和所述第一开关晶体管之间；第八开关晶体管，连接在连接有所述第一开关晶体管和所述第七开关晶体管的第六节点和所述基准电压线之间；以及第九开关晶体管，连接在所述发光元件的像素电极和所述初始化电压线之间。
在一实施例中，可以是，向所述第六开关晶体管和所述第七开关晶体管的栅极施加所述第三栅极信号，当所述第三栅极信号是第一电平电压时，所述第六开关晶体管和所述第七开关晶体管导通。
在一实施例中，可以是，第一栅极信号同时施加到所述第一开关晶体管的栅极和所述第九开关晶体管的栅极，当所述第一栅极信号是第二电平电压时，所述第一开关晶体管和所述第九开关晶体管导通。
在一实施例中，可以是，所述第一像素和所述第二像素共享：第四栅极线，连接有所述第四开关晶体管和所述第八开关晶体管的栅极；第五栅极线，连接有所述第五开关晶体管的栅极；以及所述初始化电压线。
在一实施例中，可以是，所述栅极驱动部包括：第一栅极驱动部，以与所述显示装置的最大驱动频率对应的第一驱动频率向所述第一栅极线供应第二电平电压的第一栅极信号；以及第二栅极驱动部，以与所述显示装置的刷新率对应的第二驱动频率向所述第四栅极线供应第四栅极信号，并向所述第五栅极线供应第五栅极信号。
在一实施例中，可以是，所述栅极驱动部向所述第二栅极线供应所述第二栅极信号，并向所述第三栅极线供应所述第三栅极信号，以使得以与所述显示装置的最大驱动频率对应的第一驱动频率控制所述驱动晶体管的偏置状态。
根据本发明的实施例的显示装置可以以多个频率驱动的同时最小化残像。
附图说明
图1是概要示出根据一实施例的显示装置的图。
图2a至图2c是用于说明根据驱动频率的显示装置的驱动方法的概念图。
图3是概要示出根据一实施例的显示装置的图。
图4是示出图3的像素的等效电路图。
图5以及图6是用于说明根据一实施例的像素的工作的波形图。
图7是概要示出根据一实施例的显示装置的图。
图8是示出图7的像素的等效电路图。
图9以及图10是用于说明根据一实施例的像素的工作的波形图。
图11以及图12是用于说明根据一实施例的像素的工作的波形图。
图13以及图14是用于说明图7所示的像素的栅极线以及供应到其的栅极信号的图。
图15以及图16是根据一实施例的像素的电路图。
图17至图20是用于说明根据一实施例的像素的工作的波形图。
图21是根据一实施例的像素的电路图。
图22是示出根据一实施例的显示要件的结构的截面图。
图23a至图23d是示出根据一实施例的显示要件的结构的截面图。
图24a是示出图23c的有机发光二极管的示例的截面图。
图24b是示出图23d的有机发光二极管的示例的截面图。
图25是示出根据一实施例的显示装置的像素的结构的截面图。
(附图标记说明)
10：显示装置
110、110A、110B：像素部
130、130A、130B：栅极驱动部
150：数据驱动部
170：电源供应电路
190：控制部
具体实施方式
本发明可以进行各种改变并可以具有各种实施例，将在附图中例示特定实施例并在详细的说明中详细地说明。本发明的效果、特征以及实现它们的方法若参照下文中结合附图详细描述的实施例则变得清楚。但是，本发明并不限于下文中所公开的实施例，而是可以实现为各种形式。
在以下的实施例中，第一、第二等术语并非具有限定性含义，其使用目的为将一个构成要件与其它构成要件区分开。
在以下的实施例中，只要在文脉上没有明确表示为不同，单数表达包括复数表达。
在以下的实施例中，包括或者具有等术语是指存在说明书中记载的特征或构成要件，并非事先排除一个以上的其它特征或构成要件的附加可能性。
在以下的实施例中，当膜、区域、构成要件等部分记载为位于其它部分之上或者上时，不仅包括其直接位于其它部分之上的情况，还包括其它膜、区域、构成要件等介于其中间的情况。
在附图中，为了便于说明，构成要件的尺寸可能会放大或者缩小示出。例如，为了便于说明，附图中所示的各个构成的尺寸以及厚度被任意地示出，因此，本发明并非一定限于图中所示的情况。
在本说明书中“A和/或B”表示A、B或者A和B的情况。另外，在本说明书中“A以及B中的至少任意一个”表示A、B或者A和B的情况。
在以下的实施例中，当表述为X和Y连接时，可以包括X和Y电连接的情况、X和Y功能性连接的情况、X和Y直接连接的情况。在此，X、Y可以是对象物(例如，装置、元件、电路、布线、电极、端子、导电膜、层等)。因此，不限于预定的连接关系，例如，不限于附图或者详细的说明中表示的连接关系，也可以包括附图或者详细的说明中表示的连接关系之外的情况。
X和Y电连接的情况例如可以包括在X和Y之间连接一个以上的能够使X和Y电连接的元件(例如，开关、晶体管、电容元件、电感器、电阻元件、二极管等)的情况。
在以下的实施例中，与元件状态关联使用的“导通(ON)”可以指代元件的激活的状态，“截止(OFF)”可以指代元件的非激活的状态。与通过元件接收的信号关联使用的“导通”可以指代激活元件的信号，“截止”可以指代非激活元件的信号。元件可以通过高电平的电压或者低电平的电压激活。例如，P沟道晶体管(P型晶体管)通过低电平电压激活，N沟道晶体管(N型晶体管)通过高电平电压激活。因此，与P型晶体管和N型晶体管有关的“导通”电压应理解为相反(低对高)电压电平。
图1是概要示出根据一实施例的显示装置的图。图2a至图2c是用于说明根据驱动频率的显示装置的驱动方法的概念图。
根据本发明的实施例的显示装置10可以实现为智能电话、便携电话、智能手表、导航装置、游戏机、TV、车辆用主机、笔记本计算机、膝上型计算机、平板(Tablet)计算机、PMP(个人媒体播放器；Personal MediaPlayer)、PDA(个人数字助理；Personal DigitalAssistants)等电子装置。另外，电子装置可以是柔性装置。
参照图1，显示装置10可以包括像素部110、栅极驱动部130、数据驱动部150、电源供应电路170以及控制部190。
在像素部110中可以具备多个栅极线GL、多个数据线DL以及连接到它们的多个像素PX。
多个像素PX可以配置为条纹排列、Pentile排列、马赛克排列等各种形式而实现图像。像素部110可以配置在基板的显示区域中。可以是，各像素PX包括有机发光二极管(organic light-emitting diode，OLED)作为显示要件(发光元件)，有机发光二极管(OLED)连接于像素电路。像素电路可以包括多个晶体管以及至少一个电容器。
在一实施例中，可以是，包括在像素电路中的多个晶体管的一部分是N型氧化物薄膜晶体管，另一部分是P型硅薄膜晶体管。氧化物薄膜晶体管可以是有源图案(半导体层)包括氧化物的低温多晶氧化物(LowTemperature Polycrystalline Oxide；LTPO)薄膜晶体管。然而，其是示例性的，N型晶体管不限于此。例如，包括在N型晶体管中的有源图案(半导体层)可以包括无机物半导体(例如，非晶硅(amorphous silicon)、多晶硅(polysilicon))或者有机物半导体等。硅薄膜晶体管可以是有源图案(半导体层)包括非晶硅(amorphous silicon)、多晶硅(poly silicon)等的LTPS(低温多晶硅；Low TemperaturePoly-Silicon)薄膜晶体管。
各像素PX可以通过有机发光二极管(OLED)发出例如红色、绿色、蓝色或者白色的光。各像素PX可以连接于多个栅极线GL中的对应的至少一个栅极线以及多个数据线DL中的对应的数据线。
栅极线GL可以分别在第一方向D1(例如，行方向)上延伸而连接于位于相同行的像素PX。栅极线GL可以分别向相同行的像素PX传输栅极信号。数据线DL可以分别在第二方向D2(例如，列方向)上延伸而连接于位于相同列的像素PX。数据线DL可以分别向相同列的像素PX传输数据信号。
栅极驱动部130可以连接于多个栅极线GL，并与来自于控制部190的控制信号GCS对应地生成栅极信号，并将其依次供应到栅极线GL。栅极线GL可以连接于包括在像素PX中的晶体管的栅极。栅极信号可以是控制栅极连接于栅极线GL的晶体管的导通及截止的栅极控制信号。栅极信号可以是晶体管能够导通的导通电压和晶体管能够截止的截止电压重复的方波信号。在一实施例中，导通电压可以是高电平电压(第一电平电压)或者低电平电压(第二电平电压)。栅极信号的保持导通电压的时段(以下，称为“导通电压时段”)和保持截止电压的时段(以下，称为“截止电压时段”)可以根据在像素PX中接收栅极信号的晶体管的功能来确定。栅极驱动部130可以包括多个级。
数据驱动部150可以连接于多个数据线DL，并与来自控制部190的控制信号DCS对应地在显示时段期间将数据信号供应到数据线DL。供应到数据线DL的数据信号可以供应至被供应栅极信号的像素PX。
电源供应电路170可以与来自控制部190的控制信号PCS对应地生成像素PX的驱动所需的电压。当显示装置10是有机电致发光显示装置时，电源供应电路170可以向像素部110的像素PX供应第一驱动电压ELVDD以及第二驱动电压ELVSS。第一驱动电压ELVDD可以是提供给包括在像素PX中的显示要件的第一电极(像素电极或者阳极电极)的高电平电压。第二驱动电压ELVSS可以是提供给包括在像素PX中的显示要件的第二电极(对电极或者阴极电极)的低电平电压。
控制部190可以基于从外部输入的信号生成控制信号GCS、DCS、PCS，并向栅极驱动部130、数据驱动部150以及电源供应电路170供应。向栅极驱动部130输出的控制信号GCS可以包括多个时钟信号以及栅极起始信号。向数据驱动部150输出的控制信号DCS可以包括源极起始信号以及时钟信号。
可以是，显示装置10包括显示面板，显示面板包括基板。显示装置10可以包括显示图像的显示区域和围绕显示区域的显示区域***的非显示区域。可以是，在基板的显示区域中配置像素部110，在非显示区域中配置栅极驱动部130、数据驱动部150、电源供应电路170等***电路。例如，栅极驱动部130的一部分或者全部可以在基板的显示区域中形成构成像素电路的晶体管的工艺中直接形成在基板的非显示区域中。
数据驱动部150可以配置在与配置在基板的一侧的焊盘电接通的FPCB(柔性印刷电路基板；flexible Printed circuit board)上。在另一实施例中，数据驱动部150可以以COG(玻璃覆晶；Chip On Glass)或者COP(塑料覆晶；Chip On Plastic)方式直接配置在基板上。
根据一实施例的显示装置10可以支持可变刷新率(VRR：VariableRefresh Rate)。刷新率(Refresh Rate)是在像素PX的驱动晶体管中实质上写入数据信号的频率，又称为屏幕扫描率、屏幕刷新率，可以表示1秒期间刷新的图像帧数。在一实施例中，刷新率可以是栅极驱动部130和/或数据驱动部150的输出频率。与刷新率对应的频率可以是驱动频率。显示装置10可以根据驱动频率来调节栅极驱动部130的输出频率以及与其对应的数据驱动部150的输出频率。支持可变刷新率(VRR：VariableRefresh Rate)的显示装置10可以在最大驱动频率和最小驱动频率范围内变更驱动频率来工作。例如，当刷新率是约60Hz时，可以在1秒中从栅极驱动部130向各水平线(像素行)供应60次用于写入数据信号的栅极信号。
以下，将显示装置10的最大驱动频率称为第一驱动频率，将比最大驱动频率低的驱动频率称为第二驱动频率。为了降低功耗，显示装置10可以以第二驱动频率工作。例如，显示装置10可以在一定时间期间未输入工作控制信号(例如，从键盘输入的信号)的情况、显示静止图像的情况、以待机模式驱动的情况等中以第二驱动频率工作而低速驱动。
可以根据驱动频率，一帧1F包括第一扫描时段DS或者包括第一扫描时段DS以及一个以上的第二扫描时段SS。第一扫描时段DS可以定义为向像素PX写入数据信号且由此像素PX发光的显示扫描时段。从数据线DL向像素PX写入数据信号的工作也可以称为数据编程(DataProgramming)工作。第二扫描时段SS可以定义为施加至少一个栅极信号但向像素PX不写入数据信号的自扫描时段(Self Scan Period)。在第二扫描时段SS期间可以保持在第一扫描时段DS中写入的数据信号且像素PX发光。第二扫描时段SS的长度可以与第一扫描时段DS的长度相同。
当驱动频率是第一驱动频率时，一个帧1F可以包括一个第一扫描时段DS。当驱动频率是第二驱动频率时，一个帧1F可以包括一个第一扫描时段DS和一个以上的第二扫描时段SS。参照图2a，可以是，当最大驱动频率是N Hz时，第二驱动频率是N/n Hz(n≥2)，驱动频率是第二驱动频率时的一帧1F的长度是驱动频率是第一驱动频率时的一帧1F的长度的n倍。当显示装置10以第二驱动频率工作时，一帧1F可以包括一个第一扫描时段DS以及(n-1)个第二扫描时段SS。图2b示出了最大驱动频率是240Hz且第二驱动频率降低为120Hz、60Hz、30Hz等的例。在图2b中，可以是，若第二驱动频率是120Hz，则一帧1F包括一个第一扫描时段DS以及一个第二扫描时段SS，若第二驱动频率是30Hz，则一帧1F包括一个第一扫描时段DS以及七个第二扫描时段SS。如图2c所示，显示装置10可以根据刷新率(Refresh Rate)将驱动频率FREQ变更为240Hz、80Hz、120Hz的同时显示图像。
在图1中示出了像素PX连接到一个栅极线GL的情况，但其是示例性的情况，如后述的像素电路所示，可以是，像素PX连接于两个以上的栅极线，栅极驱动部130向相应的栅极线供应施加导通电压的时序彼此不同的两个以上的栅极信号。
图3是概要示出根据一实施例的显示装置的图。图4是示出图3的像素的等效电路图。
参照图3，显示装置10A可以包括像素部110A、栅极驱动部130A、数据驱动部150、电源供应电路170以及控制部190。以下，省略针对与图1所示的显示装置10相同的构成的详细说明并主要说明区别点。
可以是，像素部110A包括多个像素PX1，像素PX1连接于数据线DL以及第一至第六栅极线GL1～GL6。
栅极驱动部130A可以连接于第一至第六栅极线GL1～GL6，并向第一至第六栅极线GL1～GL6分别依次供应第一至第六栅极信号GW、GI、GC、EM1、EM2、GC2。栅极驱动部130A可以具备第一至第五栅极驱动部。第一至第五栅极驱动部的每一个可以包括多个级。
第一栅极驱动部可以连接于多个第一栅极线GL1，并向第一栅极线GL1依次供应第一栅极信号GW。第二栅极驱动部可以连接于多个第二栅极线GL2以及多个第三栅极线GL3，并向第二栅极线GL2依次供应第二栅极信号GI，向第三栅极线GL3依次供应第三栅极信号GC。第三栅极驱动部可以连接于多个第四栅极线GL4，并向第四栅极线GL4依次供应第四栅极信号EM1。第四栅极驱动部可以连接于多个第五栅极线GL5，并向第五栅极线GL5依次供应第五栅极信号EM2。第五栅极驱动部可以连接于多个第六栅极线GL6，并向第六栅极线GL6依次供应第六栅极信号GC2。
在一实施例中，第一至第六栅极信号GW、GI、GC、EM1、EM2、GC2可以分别以预定时序供应至各像素行的第一至第六栅极线GL1～GL6。在另一实施例中，可以是，第一栅极信号GW以预定时序依次供应至各像素行的第一栅极线GL1，第二至第六栅极信号GI、GC、EM1、EM2、GC2的每一个同时供应至两个像素行的第二至第六栅极线GL2～GL6的每一个，并以两个像素行为单位依次供应。例如，第四栅极驱动部可以将第五栅极信号EM2向两个像素行的两个第五栅极线GL5同时供应，并以两个像素行为单位依次供应。
电源供应电路170可以向像素部110A的像素PX1供应第一驱动电压ELVDD以及第二驱动电压ELVSS。电源供应电路170可以还生成基准电压VREF以及初始化电压VINT，并将它们供应到像素部110A的像素PX1。
控制部190可以基于从外部输入的信号生成控制信号GCS1～GCS5、DCS、PCS，并向栅极驱动部130A、数据驱动部150以及电源供应电路170供应。控制部190可以向栅极驱动部130A的第一至第五栅极驱动部的每一个供应控制信号GCS1～GCS5中的对应的控制信号。
一同参照图4，像素PX1可以包括像素电路PC和连接于像素电路PC的作为显示要件的有机发光二极管OLED。
像素PX1的像素电路PC可以包括第一至第十一晶体管T1～T11、第一电容器C1、第二电容器C2以及连接于它们的信号线。信号线可以包括数据线DL、第一栅极线GL1、第二栅极线GL2、第三栅极线GL3、第四栅极线GL4、第五栅极线GL5以及第六栅极线GL6、驱动电压线PL、基准电压线VRL以及初始化电压线VIL。
可以是，第一晶体管T1是根据栅极-源极电压确定源极-漏极电流的大小的驱动晶体管，第二至第十一晶体管T2～T11是根据栅极-源极电压，实质上根据栅极电压导通/截止的开关晶体管。第一至第十一晶体管T1～T11可以实现为薄膜晶体管。可以根据晶体管的种类(p型或n型)和/或工作条件，第一至第十一晶体管T1～T11的每一个的第一端子是源极或者漏极，第二端子是与第一端子不同的端子。例如，可以是，当第一端子是源极时，第二端子是漏极。
可以是，第一至第九晶体管T1～T9是P型硅薄膜晶体管，第十晶体管T10和第十一晶体管T11是N型氧化物薄膜晶体管。导通第一至第九晶体管T1～T9的栅极信号的导通电压可以是低电平电压(第二电平电压)。导通第十晶体管T10和第十一晶体管T11的栅极信号的导通电压可以是高电平电压(第一电平电压)。
第一晶体管T1可以连接在驱动电压线PL和有机发光二极管OLED之间。第一晶体管T1可以经由第五晶体管T5与驱动电压线PL连接，并经由第六晶体管T6与有机发光二极管OLED电连接。第一晶体管T1包括连接于第一节点N1的栅极、连接于第二节点N2的第一端子、连接于第三节点N3的第二端子。第一晶体管T1可以根据第二晶体管T2的开关工作接收数据信号DATA而向有机发光二极管OLED供应驱动电流。
第二晶体管T2(数据写入晶体管)可以连接在数据线DL和第一节点N1之间。第二晶体管T2可以连接在数据线DL和第六节点N6之间。第二晶体管T2可以包括连接于第一栅极线GL1的栅极、连接于数据线DL的第一端子、连接于第六节点N6的第二端子。第二晶体管T2可以根据通过第一栅极线GL1接收的第一栅极信号GW导通而执行将传输至数据线DL的数据信号DATA向第六节点N6传输的开关工作。
第三晶体管T3(补偿晶体管)可以连接在第三节点N3和第四节点N4之间。第三晶体管T3可以经由第六晶体管T6与有机发光二极管OLED连接。第三晶体管T3可以包括连接于第三栅极线GL3的栅极、连接于第三节点N3的第一端子、连接于第四节点N4的第二端子。
第四晶体管T4(第一初始化晶体管)可以连接在第四节点N4和初始化电压线VIL之间。第四晶体管T4可以包括连接于第二栅极线GL2的栅极、连接于第四节点N4的第一端子、连接于初始化电压线VIL的第二端子。
第五晶体管T5(第一发光控制晶体管)可以连接在驱动电压线PL和第二节点N2之间。第六晶体管T6(第二发光控制晶体管)可以连接在第三节点N3和有机发光二极管OLED之间。第五晶体管T5可以包括连接于第四栅极线GL4的栅极、连接于驱动电压线PL的第一端子、连接于第二节点N2的第二端子。第六晶体管T6可以包括连接于第五栅极线GL5的栅极、连接于第三节点N3的第一端子、连接于有机发光二极管OLED的像素电极的第二端子。若第五晶体管T5以及第六晶体管T6同时导通，则驱动电流可以流向有机发光二极管OLED。
第七晶体管T7(第二初始化晶体管)可以连接在有机发光二极管OLED和初始化电压线VIL之间。第七晶体管T7可以包括连接于第一栅极线GL1的栅极、连接于第六晶体管T6的第二端子以及有机发光二极管OLED的像素电极的第一端子、连接于初始化电压线VIL的第二端子。第七晶体管T7的栅极可以连接于第二晶体管T2的栅极。第七晶体管T7可以根据通过第一栅极线GL1接收的第一栅极信号GW导通而将初始化电压VINT传输到有机发光二极管OLED的像素电极来初始化有机发光二极管OLED的像素电极的电压。
第八晶体管T8(偏置控制晶体管)可以连接在第二节点N2和第四栅极线GL4之间。第八晶体管T8可以包括连接于第四栅极线GL4的第一端子以及连接于第一晶体管T1的第一端子的第二端子。第八晶体管T8中栅极和第二端子可以连接而实现为二极管。第八晶体管T8可以导通而将第四栅极信号EM1传输到第一晶体管T1的第一端子来控制第一晶体管T1的栅极-源极电压。
第九晶体管T9(第三初始化晶体管)可以连接在第六节点N6和基准电压线VRL之间。第九晶体管T9可以包括连接于第三栅极线GL3的栅极、连接于第六节点N6的第一端子以及连接于基准电压线VRL的第二端子。第九晶体管T9的栅极可以连接于第三晶体管T3的栅极。第九晶体管T9可以根据通过第三栅极线GL3接收的第三栅极信号GC导通而将基准电压VREF传输到第六节点N6来初始化第六节点N6。
第十晶体管T10(第一节点控制晶体管)可以连接在第五节点N5和第六节点N6之间。第十晶体管T10可以包括连接于第六栅极线GL6的栅极、连接于第六节点N6的第一端子以及连接于第五节点N5的第二端子。第十晶体管T10可以根据通过第六栅极线GL6接收的第六栅极信号GC2导通而使第六节点N6和第五节点N5导通，从而将第六节点N6的数据信号DATA传输到第五节点N5。
第十一晶体管T11(第二节点控制晶体管)可以连接在第一节点N1和第四节点N4之间。第十一晶体管T11可以包括连接于第六栅极线GL6的栅极、连接于第一节点N1的第一端子以及连接于第四节点N4的第二端子。第十一晶体管T11的栅极可以连接于第十晶体管T10的栅极。通过第十一晶体管T11的导通，可以向第一节点N1(或者第一晶体管T1的栅极)供应初始化电压VINT或者二极管连接第一晶体管T1。第十一晶体管T11可以根据通过第六栅极线GL6接收的第六栅极信号GC2导通而使第四节点N4和第一节点N1导通，从而将第四节点N4的初始化电压VINT传输到第一节点N1来初始化第一晶体管T1的栅极。若第十一晶体管T11与第三晶体管T3同时导通，则二极管连接第一晶体管T1，从而可以补偿第一晶体管T1的阈值电压。
第一电容器C1可以连接在第一节点N1和第五节点N5之间。第二电容器C2可以连接在第五节点N5和驱动电压线PL之间。
可以是，有机发光二极管OLED包括像素电极(例如，阳极)以及面对像素电极的对电极(例如，阴极)，对电极接收第二驱动电压ELVSS。有机发光二极管OLED可以从第一晶体管T1接收与数据信号DATA对应的驱动电流而发出预定的颜色的光来显示图像。
图5以及图6是用于说明根据一实施例的像素的工作的波形图。图5是在第一扫描时段DS期间向图4的像素PX1施加的信号的波形图。图6是在第二扫描时段SS期间向图4的像素PX1施加的信号的波形图。
参照图5，第一扫描时段DS可以包括像素PX1不发光的第一非发光时段ND1以及像素PX1发光的第一发光时段DD1。第一非发光时段ND1可以包括第一至第四时段P1～P4。
图3的栅极驱动部130A可以向第一至第六栅极线GL1、GL2、GL3、GL4、GL5、GL6分别供应第一至第六栅极信号GW、GI、GC、EM1、EM2、GC2。第一至第六栅极信号GW、GI、GC、EM1、EM2、GC2的导通电压保持时段以及截止电压保持时段的开始时刻以及结束时刻可以相同或者不同，一部分信号可以在一部分时段中重叠。
可以是，从驱动电压线PL供应第一驱动电压ELVDD，从基准电压线VRL供应基准电压VREF，从初始化电压线VIL供应初始化电压VINT。
第一时段P1可以是初始化连接有第一晶体管T1的栅极的第一节点N1的初始化时段。可以是，在第一时段P1中，向第二栅极线GL2供应第二电平电压的第二栅极信号GI，向第六栅极线GL6供应第一电平电压的第六栅极信号GC2。可以是，第一栅极信号GW、第三栅极信号GC、第五栅极信号EM2以第一电平电压供应，第四栅极信号EM1以第二电平电压供应。第四晶体管T4通过第二栅极信号GI导通，第十一晶体管T11通过第六栅极信号GC2导通，从而第一晶体管T1的栅极可以被初始化为初始化电压VINT。
第二时段P2可以是补偿第一晶体管T1的阈值电压的补偿时段。可以是，在第二时段P2中，向第三栅极线GL3供应第二电平电压的第三栅极信号GC，向第六栅极线GL6供应第一电平电压的第六栅极信号GC2。可以是，第一栅极信号GW、第二栅极信号GI、第五栅极信号EM2以第一电平电压供应，第四栅极信号EM1以第二电平电压供应。可以是，第三晶体管T3和第九晶体管T9通过第三栅极信号GC导通，第十晶体管T10和第十一晶体管T11通过第六栅极信号GC2导通，第五晶体管T5通过第四栅极信号EM1导通。由此，可以是，第一驱动电压ELVDD供应到第二节点N2，基准电压VREF供应到与第六节点N6导通的第五节点N5，第一晶体管T1导通。可以是，若第三节点N3的电压下降为基准电压VREF和第一晶体管T1的阈值电压(Vth)的差(VREF-Vth)以下，则二极管连接状态的第一晶体管T1截止，与第一晶体管T1的阈值电压对应的电压充电到第一电容器C1。
第一时段P1和第二时段P2可以交替地重复多次。在图5中示出了第一时段P1和第二时段P2交替地重复三次的例。
第三时段P3可以是向像素PX1施加数据信号DATA的数据写入时段(数据编程时段)。在第三时段P3中与数据信号DATA对应的电压可以存储到驱动晶体管(第一晶体管T1)的栅极。可以是，在第三时段P3中，向第一栅极线GL1供应第二电平电压的第一栅极信号GW，向第六栅极线GL6供应第一电平电压的第六栅极信号GC2。可以是，第二栅极信号GI、第三栅极信号GC、第五栅极信号EM2以第一电平电压供应，第四栅极信号EM1以第二电平电压供应。可以是，第二晶体管T2和第七晶体管T7通过第一栅极信号GW导通，第十晶体管T10以及第十一晶体管T11通过第六栅极信号GC2导通，第五晶体管T5通过第四栅极信号EM1导通。
可以是，第二晶体管T2将来自数据线DL的数据信号DATA向第六节点N6传输，第十晶体管T10将数据信号DATA向第五节点N5传输。由此，可以是，第五节点N5的电压变化相当于基准电压VREF和数据信号DATA之差的电压，第一节点N1的电压也与第五节点N5的电压变化量对应地变更。由此，第一晶体管T1的阈值电压以及与数据信号DATA对应的数据电压可以充电到第一电容器C1。并且，通过导通的第七晶体管T7，第三节点N3即有机发光二极管OLED的像素电极可以初始化为初始化电压VINT。
第四时段P4可以是补偿第一晶体管T1的电压-电流特性的偏置(Biasing)时段。在显示图像时发生的先前图像的残像(色移)现象可能起因于驱动晶体管的滞后(Hysteresis)特性。在第四时段P4中预定的偏置电压供应到第一晶体管T1的源极和/或漏极而控制第一晶体管T1的栅极-源极电压，从而第一晶体管T1的阈值电压可以移位。由此，可以补偿起因于第一晶体管T1的滞后(Hysteresis)特性的电压-电流特性的变化。
在一实施例中，在第四时段P4中偏置电压可以供应到第一晶体管T1的第一端子(源极)，从而第一晶体管T1被控制为导通偏置(on-bias)状态。第一晶体管T1的导通偏置状态可以是第一晶体管T1的栅极-源极电压控制为白色灰度电压(white grayscalevoltage)而第一晶体管T1的漏极-源极电流与白色灰度(white grayscale)对应的状态。与白色灰度对应的漏极-源极电流可以是最大的电流。
可以是，在第四时段P4中，向第四栅极线GL4供应第一电平电压的第四栅极信号EM1，向第五栅极线GL5供应第一电平电压的第五栅极信号EM2。可以是，第一栅极信号GW、第二栅极信号GI以及第三栅极信号GC以第一电平电压供应，第六栅极信号GC2以第二电平电压供应。可以是，第五晶体管T5和第六晶体管T6通过第四栅极信号EM1和第五栅极信号EM2截止，通过二极管连接状态的第八晶体管T8向第二节点N2供应第一电平电压的第四栅极信号EM1，从而第一晶体管T1被控制为导通偏置状态。第四栅极信号EM1的第一电平电压可以是大于第一驱动电压ELVDD的值。
第一发光时段DD1可以是有机发光二极管OLED发光的时段。在第一发光时段DD1中第四栅极信号EM1和第五栅极信号EM2可以以第二电平电压供应。可以是，第一栅极信号GW、第二栅极信号GI以及第三栅极信号GC以第一电平电压供应，第六栅极信号GC2以第二电平电压供应。第五晶体管T5和第六晶体管T6可以通过第四栅极信号EM1和第五栅极信号EM2导通而形成从驱动电压线PL到有机发光二极管OLED的电流路径。可以是，第一晶体管T1输出具有与存储于第一电容器C1的数据电压对应的大小的驱动电流，有机发光二极管OLED以与无关于第一晶体管T1的阈值电压的驱动电流的大小对应的亮度发光。
在一实施例中，在第一时段P1中，第八晶体管T8通过第二电平电压的第四栅极信号EM1截止，但是初始化电压VINT供应到第一晶体管T1的栅极而第一晶体管T1的栅极-源极电压发生变更，从而第一晶体管T1可以被控制为导通偏置状态。因此，初始化时段即第一时段P1可以兼做补偿第一晶体管T1的电压-电流特性的变化的偏置时段。
参照图6，可以是，第二扫描时段SS包括第二非发光时段ND2以及第二发光时段DD2，第二非发光时段ND2包括第六时段P6以及第七时段P7。第二扫描时段SS可以不包括与第一扫描时段DS的第一时段P1和第二时段P2对应的时段。
可以是，在第二非发光时段ND2以及第二发光时段DD2中，第二栅极信号GI以及第三栅极信号GC以第一电平电压供应，第六栅极信号GC2以第二电平电压供应。第四栅极信号EM1可以在第七时段P7中以第一电平电压供应，在除此之外的时段中以第二电平电压供应。第五栅极信号EM2可以在第二非发光时段ND2中以第一电平电压供应，在第二发光时段DD2中以第二电平电压供应。
第六时段P6与第一扫描时段DS的第三时段P3对应地第一栅极信号GW以第二电平电压供应而第二晶体管T2导通，但是向数据线DL不供应数据信号DATA，由于第十晶体管T10和第十一晶体管T11是截止状态，因此，第一晶体管T1的栅极-源极电压可以不受第二扫描时段SS的驱动带来的影响。并且，有机发光二极管OLED的像素电极可以通过由第一栅极信号GW导通的第七晶体管T7初始化为初始化电压VINT。
第七时段P7可以是与第一扫描时段DS的第四时段P4对应的偏置时段。可以是，在第七时段P7中第四栅极信号EM1和第五栅极信号EM2以第一电平电压供应而第五晶体管T5和第六晶体管T6截止，通过二极管连接状态的第八晶体管T8向第二节点N2供应第一电平电压的第四栅极信号EM1，从而第一晶体管T1被控制为导通偏置状态。
可以是，在第二发光时段DD2中第四栅极信号EM1和第五栅极信号EM2以第二电平电压供应而第五晶体管T5和第六晶体管T6导通，第一晶体管T1输出具有与数据电压对应的大小的驱动电流，有机发光二极管OLED以与驱动电流的大小对应的亮度发光。
如图5以及图6所示，可以是，第一栅极信号GW在第一扫描时段DS和第二扫描时段SS中分别供应，但是数据写入仅在第一扫描时段DS中执行。因此，可以是，第一栅极信号GW以第一驱动频率供应，有机发光二极管OLED的像素电极初始化根据第一驱动频率执行，数据写入根据第二驱动频率执行。另外，在第一扫描时段DS和第二扫描时段SS中分别包括第四时段P4和第七时段P7的偏置时段，因此，可以以第一驱动频率执行第一晶体管T1的导通偏置状态控制。第二栅极信号GI、第三栅极信号GC以及第六栅极信号GC2仅在第一扫描时段DS中供应，因此，第二栅极信号GI、第三栅极信号GC以及第六栅极信号GC2可以以第二驱动频率供应。在此，供应信号可以意指供应信号的导通电压。
在图6中，在第六时段P6中第一栅极信号GW以第二电平电压供应，但其是示例性的，若在第二扫描时段SS中第六栅极信号GC2是第二电平电压，则在第二扫描时段SS中第一栅极信号GW可以以第二电平电压供应，和/或第二栅极信号GI和第三栅极信号GC也可以以第二电平电压供应。
图7是概要示出根据一实施例的显示装置的图。图8是示出图7的像素的等效电路图。
参照图7，显示装置10B可以包括像素部110B、栅极驱动部130B、数据驱动部150、电源供应电路170以及控制部190。除了像素部110B以及栅极驱动部130B的构成之外，图7的显示装置10B与图3的显示装置10A相同或者类似，因此，针对相同或对应的构成要件利用相同的附图标记，并省略重复的说明。
可以是，像素部110B包括多个像素PX2，像素PX2连接于数据线DL以及第一至第五栅极线GL1～GL5。像素部110B在省略了供应第六栅极信号GC2的第六栅极线GL6的方面上与图3的像素部110A存在区别。
栅极驱动部130B可以连接于第一至第五栅极线GL1～GL5，并向第一至第五栅极线GL1～GL5分别依次供应第一至第五栅极信号GW、GI、GC、EM1、EM2。栅极驱动部130B在省略了向第六栅极线GL6供应第六栅极信号GC2的第五栅极驱动部的方面上与图3的栅极驱动部130A存在区别。第一至第四栅极驱动部的每一个可以包括多个级。
数据驱动部150可以与来自控制部190的控制信号DCS对应地向多个数据线DL供应数据信号。
电源供应电路170可以向像素部110B的像素PX2供应第一驱动电压ELVDD以及第二驱动电压ELVSS。电源供应电路170可以还生成基准电压VREF、第一初始化电压VINT以及第二初始化电压AINT，并将它们供应到像素部110B的像素PX2。
控制部190可以基于从外部输入的信号生成控制信号GCS1～GCS4、DCS、PCS，并向栅极驱动部130B、数据驱动部150以及电源供应电路170供应。控制部190可以向栅极驱动部130B的第一至第四栅极驱动部的每一个供应控制信号GCS1～GCS4中的对应的控制信号。
一同参照图8，像素PX2可以包括像素电路PC和连接于像素电路PC的作为显示要件的有机发光二极管OLED。除了第四晶体管T4、第七晶体管T7、第八晶体管T8、第十晶体管T10以及第十一晶体管T11的一部分连接构成之外，图8的像素电路PC与图4的像素电路PC相同或者类似，因此，针对相同或对应的构成要件利用相同的附图标记，并省略重复的说明。
像素PX2的像素电路PC可以包括第一至第十一晶体管T1～T11、第一电容器C1、第二电容器C2以及连接于它们的信号线。信号线可以包括数据线DL、第一栅极线GL1、第二栅极线GL2、第三栅极线GL3、第四栅极线GL4以及第五栅极线GL5、驱动电压线PL、基准电压线VRL、第一初始化电压线VIL1以及第二初始化电压线VIL2。
第四晶体管T4可以连接在第四节点N4和第一初始化电压线VIL1之间。第四晶体管T4可以包括连接于第二栅极线GL2的栅极、连接于第四节点N4的第一端子以及连接于第一初始化电压线VIL1的第二端子。第四晶体管T4可以根据通过第二栅极线GL2接收的第二栅极信号GI导通，第四晶体管T4若与第十一晶体管T11同时导通，则将第一初始化电压VINT传输到第一节点N1来初始化第一晶体管T1的栅极。
第七晶体管T7可以连接在有机发光二极管OLED和第二初始化电压线VIL2之间。第七晶体管T7可以包括连接于第一栅极线GL1的栅极、连接于有机发光二极管OLED的像素电极的第一端子、连接于第二初始化电压线VIL2的第二端子。第七晶体管T7的第一端子可以连接于第六晶体管T6的第二端子。第七晶体管T7可以根据通过第一栅极线GL1接收的第一栅极信号GW导通而将第二初始化电压AINT传输到有机发光二极管OLED的像素电极来初始化有机发光二极管OLED的像素电极。
第八晶体管T8可以连接在第二节点N2和第五栅极线GL5(或者第六晶体管T6的栅极)之间。第八晶体管T8可以包括连接于第四栅极线GL4的栅极、连接于第二节点N2的第一端子以及连接于第五栅极线GL5的第二端子。第二端子可以连接于第六晶体管T6的栅极。第八晶体管T8可以根据通过第四栅极线GL4接收的第四栅极信号EM1导通而将第五栅极信号EM2传输到第一晶体管T1的第一端子(第二节点N2)，从而控制第一晶体管T1的栅极-源极电压。
第十晶体管T10可以连接在第五节点N5和第六节点N6之间。第十晶体管T10可以包括连接于第五栅极线GL5的栅极、连接于第六节点N6的第一端子以及连接于第五节点N5的第二端子。第十晶体管T10可以根据通过第五栅极线GL5接收的第五栅极信号EM2导通而使第六节点N6和第五节点N5导通，从而将第六节点N6的数据信号DATA传输到第五节点N5。
第十一晶体管T11可以连接在第一节点N1和第四节点N4之间。第十一晶体管T11可以包括连接于第五栅极线GL5的栅极、连接于第一节点N1的第一端子以及连接于第四节点N4的第二端子。通过第十一晶体管T11的导通，可以向第一节点N1(或者第一晶体管T1的栅极)供应第一初始化电压VINT或者二极管连接第一晶体管T1。第十一晶体管T11可以根据通过第五栅极线GL5接收的第五栅极信号EM2导通而使第四节点N4和第一节点N1导通，从而将第四节点N4的第一初始化电压VINT传输到第一节点N1来初始化第一晶体管T1的栅极。若第十一晶体管T11与第三晶体管T3同时导通，则二极管连接第一晶体管T1，从而可以补偿第一晶体管T1的阈值电压。
图9以及图10是用于说明根据一实施例的像素的工作的波形图。图9是在第一扫描时段DS期间向图8的像素PX2施加的信号的波形图。图10是在第二扫描时段SS期间向图8的像素PX2施加的信号的波形图。以下，省略与参照图5以及图6说明的像素电路的工作以及电路元件的功能相同的内容的详细的说明。
参照图9，第一扫描时段DS可以包括第一非发光时段ND1以及第一发光时段DD1。第一非发光时段ND1可以包括第一至第五时段P1～P5。
可以从第一至第五栅极线GL1、GL2、GL3、GL4、GL5分别供应第一至第五栅极信号GW、GI、GC、EM1、EM2。第一至第五栅极信号GW、GI、GC、EM1、EM2的导通电压可以是第二电平电压。第一至第五栅极信号GW、GI、GC、EM1、EM2的导通电压保持时段以及截止电压保持时段的开始时刻以及结束时刻可以相同或者不同，一部分信号可以在一部分时段中重叠。
可以是，从驱动电压线PL供应第一驱动电压ELVDD，从基准电压线VRL供应基准电压VREF，从第一初始化电压线VIL1供应第一初始化电压VINT，从第二初始化电压线VIL2供应第二初始化电压AINT。
第一时段P1可以是初始化连接有第一晶体管T1的栅极的第一节点N1的初始化时段。可以是，在第一时段P1中，向第二栅极线GL2供应第二电平电压的第二栅极信号GI，向第四栅极线GL4供应第二电平电压的第四栅极信号EM1。第一栅极信号GW、第三栅极信号GC、第五栅极信号EM2可以以第一电平电压供应。可以是，第四晶体管T4通过第二栅极信号GI导通，第五晶体管T5通过第四栅极信号EM1导通，第十晶体管T10和第十一晶体管T11通过第五栅极信号EM2导通。由此，第一晶体管T1的栅极可以初始化为第一初始化电压VINT。
可以在第一时段P1中补偿第一晶体管T1的电压-电流特性的变化。第八晶体管T8通过第二电平电压的第四栅极信号EM1截止，但是向第一晶体管T1的栅极供应第一初始化电压VINT而第一晶体管T1的栅极-源极电压发生变更，从而第一晶体管T1可以被控制为导通偏置状态。因此，初始化时段即第一时段P1可以兼做补偿第一晶体管T1的电压-电流特性的变化的偏置时段。
第二时段P2可以是补偿第一晶体管T1的阈值电压的补偿时段。可以是，在第二时段P2中，向第三栅极线GL3供应第二电平电压的第三栅极信号GC，向第四栅极线GL4供应第二电平电压的第四栅极信号EM1。第一栅极信号GW、第二栅极信号GI、第五栅极信号EM2可以以第一电平电压供应。可以是，第三晶体管T3和第九晶体管T9通过第三栅极信号GC导通，第五晶体管T5通过第四栅极信号EM1导通，第十晶体管T10和第十一晶体管T11通过第五栅极信号EM2导通。由此，与第一晶体管T1的阈值电压对应的电压可以充电到第一电容器C1。
第一时段P1和第二时段P2可以交替地重复多次。在图9中示出了第一时段P1和第二时段P2交替地重复两次的例。
第三时段P3可以是数据写入时段(数据编程时段)。可以是，在第三时段P3中，向第一栅极线GL1供应第二电平电压的第一栅极信号GW，向第四栅极线GL4供应第二电平电压的第四栅极信号EM1。第二栅极信号GI、第三栅极信号GC、第五栅极信号EM2可以以第一电平电压供应。可以是，第二晶体管T2和第七晶体管T7通过第一栅极信号GW导通，第五晶体管T5通过第四栅极信号EM1导通，第十晶体管T10和第十一晶体管T11通过第五栅极信号EM2导通。由此，第一晶体管T1的阈值电压以及与数据信号DATA对应的数据电压可以充电到第一电容器C1。并且，通过导通的第七晶体管T7，第三节点N3即有机发光二极管OLED的像素电极可以初始化为第二初始化电压AINT。
第四时段P4可以是将第一晶体管T1控制为导通偏置状态的第一偏置时段。可以是，在第四时段P4中，向第四栅极线GL4供应第一电平电压的第四栅极信号EM1，向第五栅极线GL5供应第一电平电压的第五栅极信号EM2。第一栅极信号GW、第二栅极信号GI、第三栅极信号GC还可以以第一电平电压供应。可以是，通过第四栅极信号EM1，第五晶体管T5截止，第八晶体管T8导通。通过第五栅极信号EM2，第六晶体管T6可以截止。通过导通的第八晶体管T8，第一电平电压的第五栅极信号EM2供应至第二节点N2，从而第一晶体管T1可以被控制为导通偏置状态。
第五时段P5可以是将第一晶体管T1控制为截止偏置状态的第二偏置时段。在第五时段P5中偏置电压可以供应到第一晶体管T1的第一端子(源极)，从而第一晶体管T1被控制为截止偏置(off-bias)状态。第一晶体管T1的截止偏置状态可以是第一晶体管T1的栅极-源极电压被控制为黑色灰度电压(black grayscale voltage)而第一晶体管T1的漏极-源极电流与黑色灰度(black grayscale)对应的状态。与黑色灰度对应的漏极-源极电流可以是最小的电流。
可以是，在第五时段P5中，向第四栅极线GL4供应第一电平电压的第四栅极信号EM1，向第五栅极线GL5供应第二电平电压的第五栅极信号EM2。第一栅极信号GW、第二栅极信号GI、第三栅极信号GC可以以第一电平电压供应。可以是，通过第四栅极信号EM1，第五晶体管T5截止，第八晶体管T8导通。通过第五栅极信号EM2，第六晶体管T6可以导通。通过导通的第八晶体管T8，第二电平电压的第五栅极信号EM2供应至第二节点N2，从而第一晶体管T1可以被控制为截止偏置状态。第六晶体管T6导通，从而第一晶体管T1所输出的漏极-源极电流可以供应至有机发光二极管OLED。但是，有机发光二极管OLED可以通过与黑灰度对应的漏极-源极电流以与黑色对应的亮度发光，其可以是与有机发光二极管OLED的非发光状态类似的状态。因此，第五时段P5可以理解为非发光时段。
在第一发光时段DD1中有机发光二极管OLED可以发光。在第一发光时段DD1中第四栅极信号EM1和第五栅极信号EM2可以以第二电平电压供应。第一栅极信号GW、第二栅极信号GI、第三栅极信号GC可以以第一电平电压供应。可以是，第五晶体管T5和第六晶体管T6分别通过第四栅极信号EM1和第五栅极信号EM2导通，第一晶体管T1输出具有与数据电压对应的大小的驱动电流，有机发光二极管OLED以与驱动电流的大小对应的亮度发光。
参照图10，可以是，第二扫描时段SS包括第二非发光时段ND2以及第二发光时段DD2，第二非发光时段ND2包括第六时段P6以及第七时段P7。第二扫描时段SS可以不包括与第一扫描时段DS的第一时段P1以及第二时段P2对应的时段。
第二栅极信号GI、第三栅极信号GC可以在第二非发光时段ND2以及第二发光时段DD2中以第二电平电压供应。第四栅极信号EM1可以在第六时段P6和第七时段P7中以第一电平电压供应，在除此之外的时段中以第二电平电压供应。第五栅极信号EM2可以在第六时段P6和第二发光时段DD2中以第二电平电压供应，在除此之外的时段中以第一电平电压供应。
第七时段P7可以是与第一扫描时段DS的第四时段P4对应的第一偏置时段。在第七时段P7中第四栅极信号EM1和第五栅极信号EM2以第一电平电压供应而第五晶体管T5和第六晶体管T6截止，第八晶体管T8导通而第五栅极信号EM2的第一电平电压供应至第二节点N2，从而第一晶体管T1可以被控制为导通偏置状态。可以是，第一扫描时段DS的第四时段P4后行于第三时段P3，相反，第二扫描时段SS的第七时段P7先行于第六时段P6。
在第六时段P6中第一栅极信号GW以第二电平电压供应而第七晶体管T7导通，由此，有机发光二极管OLED的像素电极可以初始化为第二初始化电压AINT。此时，第二晶体管T2可以通过第一栅极信号GW导通，但是向数据线DL不供应数据信号DATA。另一方面，在第六时段P6中第八晶体管T8通过第一电平电压的第四栅极信号EM1导通，从而第五栅极信号EM2的第二电平电压可以施加至第二节点N2。此时，第十晶体管T10和第十一晶体管T11是截止状态，因此，第一晶体管T1可以被控制为截止偏置状态。即，第六时段P6可以是初始化有机发光二极管OLED的像素电极的时段的同时是截止偏置施加到驱动晶体管的第二偏置时段。
图11以及图12是用于说明根据一实施例的像素的工作的波形图。
图11是在第一扫描时段DS期间向图8的像素PX2施加的信号的波形图。
图12是在第二扫描时段SS期间向图8的像素PX2施加的信号的波形图。
参照图11，第一扫描时段DS可以包括第一非发光时段ND1以及第一发光时段DD1。第一非发光时段ND1可以包括第一至第五时段P1～P5a、P5b。与图9以及图10的波形图相比，图11以及图12的波形图的第四栅极信号EM1和第五栅极信号EM2的时序不同。以下，主要说明区别点。
第一时段P1可以是初始化第一晶体管T1的栅极的初始化时段。在第一时段P1中，可以向第二栅极线GL2供应第二电平电压的第二栅极信号GI。第一栅极信号GW、第三栅极信号GC、第四栅极信号EM1以及第五栅极信号EM2可以以第一电平电压供应。可以是，第四晶体管T4通过第二栅极信号GI导通，第八晶体管T8通过第四栅极信号EM1导通，第十晶体管T10和第十一晶体管T11通过第五栅极信号EM2导通。通过导通的第四晶体管T4和第十一晶体管T11，第一晶体管T1的栅极可以初始化为第一初始化电压VINT。并且，通过导通的第五晶体管T5，第一驱动电压ELVDD供应至连接有第一晶体管T1的第一端子的第二节点N2，第一初始化电压VINT供应到第一晶体管T1的栅极，因此，第一晶体管T1可以被控制为导通偏置状态。
第二时段P2可以是补偿第一晶体管T1的阈值电压的补偿时段。在第二时段P2中，可以向第三栅极线GL3供应第二电平电压的第三栅极信号GC。第一栅极信号GW、第二栅极信号GI、第四栅极信号EM1以及第五栅极信号EM2可以以第一电平电压供应。可以是，第三晶体管T3和第九晶体管T9通过第三栅极信号GC导通，第八晶体管T8通过第四栅极信号EM1导通，第十晶体管T10和第十一晶体管T11通过第五栅极信号EM2导通。由此，第一驱动电压ELVDD供应到第二节点N2，基准电压VREF供应到与第六节点N6导通的第五节点N5，第一晶体管T1可以二极管连接而补偿第一晶体管T1的阈值电压。
第一时段P1和第二时段P2可以交替地重复多次。在图11中示出了第一时段P1和第二时段P2交替地重复一次的例。
第三时段P3可以是数据写入时段(数据编程时段)。在第三时段P3中，可以向第一栅极线GL1供应第二电平电压的第一栅极信号GW。第二栅极信号GI、第三栅极信号GC、第四栅极信号EM1、第五栅极信号EM2可以以第一电平电压供应。可以是，第二晶体管T2和第七晶体管T7通过第一栅极信号GW导通，第八晶体管T8通过第四栅极信号EM1导通，第十晶体管T10和第十一晶体管T11通过第五栅极信号EM2导通。通过导通的第二晶体管T2和第十晶体管10，第一晶体管T1的阈值电压以及与数据信号DATA对应的数据电压可以充电到第一电容器C1。并且，通过导通的第七晶体管T7，第三节点N3即有机发光二极管OLED的像素电极可以初始化为第二初始化电压AINT。
第四时段P4可以是将第一晶体管T1控制为导通偏置状态的第一偏置时段。可以是，在第四时段P4中，向第四栅极线GL4供应第一电平电压的第四栅极信号EM1，向第五栅极线GL5供应第一电平电压的第五栅极信号EM2。第一栅极信号GW、第二栅极信号GI、第三栅极信号GC还可以以第一电平电压供应。可以是，通过第四栅极信号EM1，第五晶体管T5截止，第八晶体管T8导通。通过第五栅极信号EM2，第六晶体管T6可以截止。通过导通的第八晶体管T8，第一电平电压的第五栅极信号EM2供应至第二节点N2，从而第一晶体管T1可以被控制为导通偏置状态。
第五时段P5a、P5b可以是将第一晶体管T1控制为截止偏置状态的第二偏置时段。第五时段P5a、P5b可以包括第2-1偏置时段P5a以及第2-2偏置时段P5b。可以是，在第2-1偏置时段P5a以及第2-2偏置时段P5b的每一个中，向第四栅极线GL4供应第一电平电压的第四栅极信号EM1，向第五栅极线GL5供应第二电平电压的第五栅极信号EM2。第一栅极信号GW、第二栅极信号GI、第三栅极信号GC可以以第一电平电压供应。可以是，通过第四栅极信号EM1，第五晶体管T5截止，第八晶体管T8导通。通过第五栅极信号EM2，第六晶体管T6可以导通。通过导通的第八晶体管T8，第二电平电压的第五栅极信号EM2供应至第二节点N2，从而第一晶体管T1可以被控制为截止偏置状态。可以是，第2-1偏置时段P5a先行于第一时段P1，第2-2偏置时段P5b后行于第一偏置时段即第四时段P4。
在第一发光时段DD1中第四栅极信号EM1和第五栅极信号EM2可以以第二电平电压供应。第一栅极信号GW、第二栅极信号GI、第三栅极信号GC可以以第一电平电压供应。在第一发光时段DD1中有机发光二极管OLED可以以与驱动电流的大小对应的亮度发光。
参照图12，可以是，第二扫描时段SS包括第二非发光时段ND2以及第二发光时段DD2，第二非发光时段ND2包括第六时段P6以及第七时段P7。第二扫描时段SS可以不包括与第一扫描时段DS的第一时段P1以及第二时段P2对应的时段。
第二栅极信号GI、第三栅极信号GC、第五栅极信号EM2可以在第二非发光时段ND2以及第二发光时段DD2中以第二电平电压供应。第四栅极信号EM1可以在第六时段P6和第七时段P7中以第一电平电压供应，在除此之外的时段中以第二电平电压供应。
第七时段P7可以是与第一扫描时段DS的第五时段P5a、P5b对应的第二偏置时段。在第七时段P7中第四栅极信号EM1以第一电平电压供应而第五晶体管T5截止，第八晶体管T8导通而第五栅极信号EM2的第二电平电压供应至第二节点N2，从而第一晶体管T1可以被控制为截止偏置状态。
在第六时段P6中第一栅极信号GW以第二电平电压供应而第七晶体管T7导通，由此，有机发光二极管OLED的像素电极可以初始化为第二初始化电压AINT。此时，第二晶体管T2可以通过第一栅极信号GW导通，但是向数据线DL不供应数据信号DATA。另一方面，在第六时段P6中第八晶体管T8通过第一电平电压的第四栅极信号EM1导通，从而第五栅极信号EM2的第二电平电压可以施加至第二节点N2。此时，第十晶体管T10和第十一晶体管T11是截止状态，因此，第一晶体管T1可以被控制为截止偏置状态。即，第六时段P6可以是初始化有机发光二极管OLED的像素电极的初始化时段的同时是将驱动晶体管控制为截止偏置状态的第二偏置时段。
在一实施例中，第一至第五栅极信号GW、GI、GC、EM1、EM2可以分别以预定时序供应至各像素行的第一至第五栅极线GL1～GL5。在另一实施例中，可以是，第一栅极信号GW以预定时序依次供应至各像素行的第一栅极线GL1，第二至第五栅极信号GI、GC、EM1、EM2的每一个同时供应至两个像素行的第二至第五栅极线GL2～GL5的每一个，并以两个像素行为单位依次供应。由此，可以容易地实现显示装置的高速驱动。
图13以及图14是用于说明图7所示的像素的栅极线以及供应到其的栅极信号的图。
在一实施例中，如图13所示，位于第i个像素行(第i个水平线)的第i个像素PXi以及位于第i+1个像素行(第i+1个水平线)的第i+1个像素PXi+1可以具有实质上相同的像素结构。将说明第i个像素PXi以及第i+1个像素PXi+1连接于第m个数据线的例。
包括在栅极驱动部130B的第一栅极驱动部中的第i个第一级GST1_i可以连接于配置在第i个像素行中的第i个第一栅极线GL1i。包括在第i+1个第一栅极驱动部中的第i+1个第一级GST1_i+1可以连接于配置在第i+1个像素行中的第i+1个第一栅极线GL1i+1。第i个第一级GST1_i可以向第i个第一栅极线GL1i供应第i个第一栅极信号GWi。第i+1个第一级GST1_i+1可以向第i+1个第一栅极线GL1i+1供应第i+1个第一栅极信号GWi+1。第i+1个第一栅极信号GWi+1可以是第i个第一栅极信号GWi移位(延迟)1水平周期(1H)的栅极信号。
包括在栅极驱动部130B的第二栅极驱动部中的第p(p是自然数)个第二级GST2_p可以连接于配置在第i个像素行中的第i个第二栅极线GL2i和配置在第i+1个像素行中的第i+1个第二栅极线GL2i+1。第p个第二级GST2_p可以向第i个第二栅极线GL2i和第i+1个第二栅极线GL2i+1同时供应第p个第二栅极信号GIp。即，第i个像素PXi以及第i+1个像素PXi+1可以由相同的第二栅极信号GIp共同控制。
包括在栅极驱动部130B的第二栅极驱动部中的第p个第二级GST2_p可以连接于配置在第i个像素行中的第i个第三栅极线GL3i和配置在第i+1个像素行中的第i+1个第三栅极线GL3i+1。第p个第二级GST2_p可以向第i个第三栅极线GL3i以及第i+1个第三栅极线GL3i+1同时供应第p个第三栅极信号GCp。即，第i个像素PXi以及第i+1个像素PXi+1可以由相同的第三栅极信号GCp共同控制。
包括栅极驱动部130B的第三栅极驱动部中的第p个第三级GST3_p可以连接于配置在第i个像素行中的第i个第四栅极线GL4i和配置在第i+1个像素行中的第i+1个第四栅极线GL4i+1。第p个第三级GST3_p可以向第i个第四栅极线GL4i以及第i+1个第四栅极线GL4i+1同时供应第p个第四栅极信号EM1p。即，第i个像素PXi以及第i+1个像素PXi+1可以由相同的第四栅极信号EM1p共同控制。
包括在栅极驱动部130B的第四栅极驱动部中的第p个第四级GST4_p可以连接于配置在第i个像素行中的第i个第五栅极线GL5i和配置在第i+1个像素行中的第i+1个第五栅极线GL5i+1。第p个第四级GST4_p可以向第i个第五栅极线GL5i以及第i+1个第五栅极线GL5i+1同时供应第p个第五栅极信号EM2p。即，第i个像素PXi以及第i+1个像素PXi+1可以由相同的第五栅极信号EM2p共同控制。
在另一实施例中，如图14所示，第i个像素PXi和第i+1个像素PXi+1可以具有上下对称结构。第i个像素PXi和第i+1个像素PXi+1可以共享一部分电路元件以及信号线。
包括在栅极驱动部130B的第一栅极驱动部中的第i个第一级GST1_i可以连接于配置在第i个像素行中的第i个第一栅极线GL1i。包括在栅极驱动部130B的第一栅极驱动部中的第i+1个第一级GST1_i+1可以连接于配置在第i+1个像素行中的第i+1个第一栅极线GL1i+1。第i个第一级GST1_i可以向第i个第一栅极线GL1i供应第i个第一栅极信号GWi。第i+1个第一级GST1_i+1可以向第i+1个第一栅极线GL1i+1供应第i+1个第一栅极信号GWi+1。
包括在栅极驱动部130B的第二栅极驱动部中的第p个第二级GST2_p可以配置在第i个像素PXi和第i+1个像素PXi+1之间，并连接于第i个像素PXi和第i+1个像素PXi+1所共享的第p个第二栅极线GL2p。第p个第二级GST2_p可以向第p个第二栅极线GL2p供应第p个第二栅极信号GIp。即，第i个像素PXi以及第i+1个像素PXi+1可以由相同的第二栅极信号GIp共同控制。
包括在栅极驱动部130B的第二栅极驱动部中的第p个第二级GST2_p可以配置在第i个像素PXi和第i+1个像素PXi+1之间，并连接于第i个像素PXi和第i+1个像素PXi+1所共享的第p个第三栅极线GL3p。第p个第二级GST2_p可以向第p个第三栅极线GL3p供应第p个第三栅极信号GCp。即，第i个像素PXi以及第i+1个像素PXi+1可以由相同的第三栅极信号GCp共同控制。
包括在栅极驱动部130B的第三栅极驱动部中的第p个第三级GST3_p可以配置在第i个像素PXi和第i+1个像素PXi+1之间，并连接于第i个像素PXi和第i+1个像素PXi+1所共享的第p个第四栅极线GL4p。第p个第三级GST3_p可以向第p个第四栅极线GL4p供应第p个第四栅极信号EM1p。即，第i个像素PXi以及第i+1个像素PXi+1可以由相同的第四栅极信号EM1p共同控制。
包括在栅极驱动部130B的第四栅极驱动部中的第p个第四级GST4_p可以配置在第i个像素PXi和第i+1个像素PXi+1之间，并连接于第i个像素PXi和第i+1个像素PXi+1所共享的第p个第五栅极线GL5p。第p个第四级GST4_p可以向第p个第五栅极线GL5p供应第p个第五栅极信号EM2p。即，第i个像素PXi以及第i+1个像素PXi+1可以由相同的第五栅极信号EM2p共同控制。
图15以及图16是根据一实施例的像素的电路图。
除了第四晶体管T4、第五晶体管T5、第七晶体管T7、第八晶体管T8以及第二电容器C2的一部分连接构成之外，图15以及图16所示的像素电路与图8的像素电路相同或者类似，因此，针对相同或对应的构成要件利用相同的附图标记，并省略重复的说明。将说明第i个像素PXi以及第i+1个像素PXi+1连接于第m个数据线DLm的例。
在一实施例中，如图15所示，第i个像素PXi和第i+1个像素PXi+1可以具有上下对称结构。第i个像素PXi和第i+1个像素PXi+1可以分别包括第一至第四晶体管T1～T4、第六晶体管T6、第七晶体管T7、第九至第十一晶体管T9～T11、第一及第二电容器C1、C2。
第i个像素PXi可以连接于配置在第i个像素行中的第i个第一栅极线GL1i。第i个像素PXi的第二晶体管T2的栅极和第七晶体管T7的栅极可以连接于第i个第一栅极线GL1i。第i+1个像素PXi+1可以连接于配置在第i+1个像素行中的第i+1个第一栅极线GL1i+1。第i+1个像素PXi+1的第二晶体管T2的栅极和第七晶体管T7的栅极可以连接于第i+1个第一栅极线GL1i+1。可以是，向第i个第一栅极线GL1i供应第i个第一栅极信号GWi，向第i+1个第一栅极线GL1i+1供应第i+1个第一栅极信号GWi+1。
第i个像素PXi和第i+1个像素PXi+1可以共享配置在第i个像素PXi和第i+1个像素PXi+1之间的第p个驱动电压线PLp、第p个初始化电压线VILp。可以是，向第p个驱动电压线PLp供应第一驱动电压ELVDD，向第p个初始化电压线VILp供应初始化电压VINT。
第i个像素PXi可以将配置在第i-1个像素(未示出)之间的第p个基准电压线VRLp与第i-1个像素共享。第i+1个像素PXi+1可以将配置在第i+2个像素(未示出)之间的第p+1个基准电压线VRLp+1与第i+2个像素共享。可以向第p个基准电压线VRLp和第p+1个基准电压线VRLp+1供应基准电压VREF。第i个像素PXi的第二电容器C2可以连接在第i个像素PXi的第五节点N5和第p个基准电压线VRLp之间。第i+1个像素PXi+1的第二电容器C2可以连接在第i+1个像素PXi+1的第五节点N5和第p+1个基准电压线VRLp+1之间。
第i个像素PXi和第i+1个像素PXi+1可以共享第五晶体管T5以及第八晶体管T8。第五晶体管T5可以包括连接于第p个第四栅极线GL4p的栅极、连接于第p个驱动电压线PLp的第一端子、连接于第二节点N2的第二端子。第八晶体管T8可以包括连接于第p个第五栅极线GL5p的栅极、连接于第二节点N2的第一端子以及连接于第p个第五栅极线GL5p的第二端子。
第i个像素PXi和第i+1个像素PXi+1可以共享配置在第i个像素PXi和第i+1个像素PXi+1之间的第p个第二栅极线GL2p。第i个像素PXi和第i+1个像素PXi+1可以连接于第p个第二栅极线GL2p。可以是，向第p个第二栅极线GL2p供应第p个第二栅极信号GIp，第i个像素PXi以及第i+1个像素PXi+1由相同的第二栅极信号GIp共同控制。
第i个像素PXi和第i+1个像素PXi+1可以共享配置在第i个像素PXi和第i+1个像素PXi+1之间的第p个第三栅极线GL3p。第i个像素PXi和第i+1个像素PXi+1可以连接于第p个第三栅极线GL3p。可以是，向第p个第三栅极线GL3p供应第p个第三栅极信号GCp，第i个像素PXi以及第i+1个像素PXi+1由相同的第三栅极信号GCp共同控制。
第i个像素PXi和第i+1个像素PXi+1可以共享配置在第i个像素PXi和第i+1个像素PXi+1之间的第p个第四栅极线GL4p。第i个像素PXi和第i+1个像素PXi+1可以连接于第p个第四栅极线GL4p。可以是，向第p个第四栅极线GL4p供应第p个第四栅极信号EM1p，第i个像素PXi以及第i+1个像素PXi+1由相同的第四栅极信号EM1p共同控制。
第i个像素PXi和第i+1个像素PXi+1可以共享配置在第i个像素PXi和第i+1个像素PXi+1之间的第p个第五栅极线GL5p。第i个像素PXi和第i+1个像素PXi+1可以连接于第p个第五栅极线GL5p。可以是，向第p个第五栅极线GL5p供应第p个第五栅极信号EM2p，第i个像素PXi以及第i+1个像素PXi+1由相同的第五栅极信号EM2p共同控制。
图15的实施例中两个像素行的两个像素具有上下对称结构，并共享一部分信号线和电路元件。本发明的实施例不限于此，相同像素列的四个像素行的四个像素(上下对称结构的两对像素)可以共享一部分信号线和电路元件。
在另一实施例中，如图16所示，相同像素行的相邻的像素列的一对像素可以具有左右对称结构，并共享一部分信号线和电路元件。图16示出了第m个像素列的第i个像素PXm，i和第i+1个像素PXm，i+1、第m+1个像素列的第i个像素PXm+1，i和第i+1个像素PXm+1，i+1。可以是，第m个像素列的第i个像素PXm，i和第i+1个像素PXm，i+1是上下对称结构，第m+1个像素列的第i个像素PXm+1，i和第i+1个像素PXm+1，i+1是上下对称结构，第m个像素列的第i个像素PXm，i和第m+1个像素列的第i个像素PXm+1，i是左右对称结构，第m个像素列的第i+1个像素PXm，i+1和第m+1个像素列的第i+1个像素PXm+1，i+1是左右对称结构。
图17至图20是用于说明根据一实施例的像素的工作的波形图。图17以及图19是在第一扫描时段DS期间向图15的像素施加的信号的波形图。图18以及图20是在第二扫描时段SS期间向图15的像素施加的信号的波形图。图17至图20的波形图的每一个与图9至图12的波形图相同或者类似，因此，省略重复的说明。
在一实施例中，如图17所示，可以是，在第一扫描时段DS期间，第i个第一栅极信号GWi和第i+1个第一栅极信号GWi+1在第三时段P3中依次以第二电平电压供应，并且供应数据信号DATA。第p个第二栅极信号GIp可以在第一时段P1中以第二电平电压供应。第p个第三栅极信号GCp可以在第二时段P2中以第二电平电压供应。第p个第四栅极信号EM1p可以在第一至第三时段P1、P2、P3以及第一发光时段DD1中以第二电平电压供应。第p个第五栅极信号EM2p可以在第五时段P5以及第一发光时段DD1中以第二电平电压供应。
如图18所示，可以是，在第二扫描时段SS期间，第i个第一栅极信号GWi和第i+1个第一栅极信号GWi+1在第六时段P6中依次以第二电平电压供应，但是不供应数据信号DATA。第p个第二栅极信号GIp、第p个第三栅极信号GCp可以在第二非发光时段ND2以及第二发光时段DD2中以第二电平电压供应。第p个第四栅极信号EM1p可以在第六时段P6和第七时段P7中以第一电平电压供应，在除此之外的时段中以第二电平电压供应。第p个第五栅极信号EM2p可以在第六时段P6和第二发光时段DD2中以第二电平电压供应，在除此之外的时段中以第一电平电压供应。
在另一实施例中，如图19所示，可以是，在第一扫描时段DS期间，第i个第一栅极信号GWi和第i+1个第一栅极信号GWi+1在第三时段P3中依次以第二电平电压供应，并且供应数据信号DATA。第p个第二栅极信号GIp可以在第一时段P1中以第二电平电压供应。第p个第三栅极信号GCp可以在第二时段P2中以第二电平电压供应。第p个第四栅极信号EM1p可以在第一非发光时段ND1中以第一电平电压供应，并在第一发光时段DD1中以第二电平电压供应。第p个第五栅极信号EM2p可以在第一至第四时段P1、P2、P3、P4中以第一电平电压供应，在除此之外的时段中以第二电平电压供应。
参照图20，可以是，在第二扫描时段SS期间，第i个第一栅极信号GWi和第i+1个第一栅极信号GWi+1在第六时段P6中依次以第二电平电压供应，但是不供应数据信号DATA。第p个第二栅极信号GIp、第p个第三栅极信号GCp、第p个第五栅极信号EM2p可以在第二非发光时段ND2以及第二发光时段DD2中以第二电平电压供应。第p个第四栅极信号EM1p可以在第六时段P6和第七时段P7中以第一电平电压供应，在除此之外的时段中以第二电平电压供应。
图21是根据一实施例的像素的电路图。
前述的实施例的像素电路包括第一至第十一晶体管T1～T11、第一电容器C1以及第二电容器C2，但本发明的实施例不限于此。
在一实施例中，如图21所示，第i个像素PXi和第i+1个像素PXi+1可以具有上下对称结构。第i个像素PXi和第i+1个像素PXi+1可以分别包括第一至第七晶体管T1～T7以及电容器Cst。可以是，第三晶体管T3和第四晶体管T4是N型氧化物薄膜晶体管，其余晶体管是P型硅薄膜晶体管。以下，主要说明与图15所示的像素电路不同的构成要件，并省略重复的说明。
第i个像素PXi和第i+1个像素PXi+1可以共享配置在第i个像素PXi和第i+1个像素PXi+1之间的第p个驱动电压线PLp、第p个第一初始化电压线VIL1p、第p个第二初始化电压线VIL2p、第p个第二栅极线GL2p、第p个第三栅极线GL3p、第p个第四栅极线GL4p。
第三晶体管T3可以连接在第一晶体管T1的第二端子和栅极之间。第三晶体管T3可以包括连接于第p个第三栅极线GL3p的栅极、连接于第一晶体管T1的第二端子的第一端子、连接于第一晶体管T1的栅极的第二端子。
第四晶体管T4可以连接在第一晶体管T1的栅极和第p个第一初始化电压线VIL1p之间。第四晶体管T4可以包括连接于第p个第二栅极线GL2p的栅极、连接于第一晶体管T1的栅极的第一端子、连接于第p个第一初始化电压线VIL1p的第二端子。
第七晶体管T7可以连接在有机发光二极管OLED和第p个第二初始化电压线VIL2p之间。第i个像素PXi的第七晶体管T7可以包括连接于第i个第一栅极线GL1i的栅极、连接于有机发光二极管OLED的像素电极的第一端子、连接于第p个第二初始化电压线VIL2p的第二端子。第i+1个像素PXi+1的第七晶体管T7可以包括连接于第i+1个第一栅极线GL1i+1的栅极、连接于有机发光二极管OLED的像素电极的第一端子、连接于第p个第二初始化电压线VIL2p的第二端子。
电容器Cst可以连接在第一晶体管T1的栅极和第p个驱动电压线PLp之间。
在另一实施例中，第i个像素PXi和第i+1个像素PXi+1可以共享第五晶体管T5。
本发明的实施例通过将施加到偏置控制晶体管(例如，第八晶体管T8)的栅极的信号用作施加到其它开关晶体管(例如，第五晶体管T5和第六晶体管T6)的栅极的信号，可以减少栅极驱动部的数量以及面积而缩小非显示区域。
本发明的实施例可以控制施加到配置在驱动电流所流动的路径上的晶体管(例如，第五晶体管T5和第六晶体管T6)的栅极的栅极信号(例如，第四栅极信号EM1和第五栅极信号EM2)的电压电平以及时序，从而控制偏置控制晶体管的导通/截止和施加到驱动晶体管(例如，第一晶体管T1)的源极的电压电平，由此，可以控制驱动晶体管的偏置状态。因此，可以补偿根据驱动晶体管的滞后特性产生的电压-电流特性变化，从而最小化残像现象。
本发明的实施例中上下像素可以共享一部分信号线。上下像素通过共享在垂直于数据线的延伸方向的方向上延伸的信号线(例如，栅极线、驱动电压线、初始化电压线、基准电压线等)，可以减少与数据线重叠的区域，从而减少形成在数据线和信号线之间的电容来最小化画质劣化。
图22是示出根据一实施例的显示要件的结构的截面图。图23a至图23d是示出根据一实施例的显示要件的结构的截面图。
参照图22，作为根据一实施例的显示要件的有机发光二极管OLED可以包括像素电极201、对电极205以及像素电极201(第一电极、阳极)和对电极205(第二电极、阴极)之间的中间层203。
像素电极201可以包括铟锡氧化物(ITO；indium tin oxide)、铟锌氧化物(IZO；indium zinc oxide)、氧化锌(ZnO)、铟氧化物(In2O3；indium oxide)、铟镓氧化物(IGO；indium gallium oxide)或者铝锌氧化物(AZO；aluminum zinc oxide)之类透光性的导电性氧化物。像素电极201可以包括包含银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或者它们的化合物的反射层。例如，像素电极201可以具有ITO/Ag/ITO的三层结构。
对电极205可以配置在中间层203上。对电极205可以包括功函数低的金属、合金、导电性化合物或者它们的任意组合。例如，对电极205可以包括锂(Li)、银(Ag)、镁(Mg)、铝(Al)、铝-锂(Al-Li)、钙(Ca)、镁-铟(Mg-In)、镁-银(Mg-Ag)、镱(Yb)、银-镱(Ag-Yb)、ITO、IZO或者它们的任意组合。对电极205可以是透射型电极、半透射型电极或者反射型电极。
中间层203可以包括发出预定颜色的光的高分子或者低分子有机物。中间层203除了各种有机物之外也可以还包括有机金属化合物之类含金属化合物、量子点之类无机物等。
在一实施例中，中间层203可以包括一个发光层以及分别在发光层的下方和上方的第一功能层以及第二功能层。第一功能层例如可以包括空穴传输层(HTL：HoleTransport Layer)或者包括空穴传输层以及空穴注入层(HIL：Hole Injection Layer)。第二功能层是配置在发光层的上方的构成要件，是可选的(optional)。第二功能层可以包括电子传输层(ETL：Electron Transport Layer)和/或电子注入层(EIL：ElectronInjectionLayer)。
在一实施例中，中间层203可以包括依次层叠在像素电极201和对电极205之间的两个以上的发光单元(emitting unit)以及配置在两个发光单元之间的电荷生成层(CGL，Charge Generation Layer)。当中间层203包括发光单元以及电荷生成层时，有机发光二极管OLED可以是串联(tandem)发光元件。有机发光二极管OLED可以通过具有多个发光单元的层叠结构来提高色纯度以及发光效率。
一个发光单元可以包括发光层以及分别在发光层的下方和上方的第一功能层以及第二功能层。电荷生成层可以包括负电荷生成层以及正电荷生成层。通过负电荷生成层以及正电荷生成层，可以进一步提高具备多个发光层的串联(tandem)发光元件即有机发光二极管OLED的发光效率。
负电荷生成层可以是n型电荷生成层。负电荷生成层可以供应电子。负电荷生成层可以包括主体(Host)以及掺杂剂(Dopant)。主体可以包括有机物质。掺杂剂可以包括金属物质。正电荷生成层可以是p型电荷生成层。正电荷生成层可以供应空穴(hole)。正电荷生成层可以包括主体(Host)以及掺杂剂(Dopant)。主体可以包括有机物质。掺杂剂可以包括金属物质。
在一实施例中，如图23a所示，有机发光二极管OLED的中间层203可以包括依次层叠的包括第一发光层EML1的第一发光单元EU1以及包括第二发光层EML2的第二发光单元EU2。在第一发光单元EU1和第二发光单元EU2之间可以设置电荷生成层CGL。例如，有机发光二极管OLED可以包括依次层叠的像素电极201、第一发光层EML1、电荷生成层CGL、第二发光层EML2以及对电极205。在第一发光层EML1的下方和上方可以分别包括第一功能层以及第二功能层。在第二发光层EML2的下方和上方可以分别包括第一功能层以及第二功能层。可以是，第一发光层EML1是蓝色(blue)发光层，第二发光层EML2是黄色(yellow)发光层。
在一实施例中，如图23b所示，有机发光二极管OLED的中间层203可以包括包括第一发光层EML1的第一发光单元EU1和第三发光单元EU3以及包括第二发光层EML2的第二发光单元EU2。可以是，在第一发光单元EU1和第二发光单元EU2之间设置第一电荷生成层CGL1，在第二发光单元EU2和第三发光单元EU3之间设置第二电荷生成层CGL2。例如，有机发光二极管OLED可以包括依次层叠的像素电极201、第一发光层EML1、第一电荷生成层CGL1、第二发光层EML2、第二电荷生成层CGL2、第一发光层EML1以及对电极205。在第一发光层EML1的下方和上方可以分别包括第一功能层以及第二功能层。在第二发光层EML2的下方和上方可以分别包括第一功能层以及第二功能层。可以是，第一发光层EML1是蓝色(blue)发光层，第二发光层EML2是黄色(yellow)发光层。
在一实施例中，如图23c以及图23d所示，在有机发光二极管OLED的中间层203中，第二发光单元EU2除了第二发光层EML2之外可以还包括与第二发光层EML2的下方和/或上方直接(directly)接触的第三发光层EML3和/或第四发光层EML4。在此，直接(directly)接触可以意指在第二发光层EML2和第三发光层EML3之间和/或在第二发光层EML2和第四发光层EML4之间不配置其它层。可以是，第三发光层EML3是红色(red)发光层，第四发光层EML4是绿色发光层。
例如，如图23c所示，有机发光二极管OLED的中间层203可以包括依次层叠的像素电极201、第一发光层EML1、第一电荷生成层CGL1、第三发光层EML3、第二发光层EML2、第二电荷生成层CGL2、第一发光层EML1以及对电极205。或者，如图23d所示，有机发光二极管OLED可以包括依次层叠的像素电极201、第一发光层EML1、第一电荷生成层CGL1、第三发光层EML3、第二发光层EML2、第四发光层EML4、第二电荷生成层CGL2、第一发光层EML1以及对电极205。
图24a是示出图23c的有机发光二极管的示例的截面图，图24b是示出图23d的有机发光二极管的示例的截面图。
参照图24a，有机发光二极管OLED的中间层203可以包括依次层叠的第一发光单元EU1、第二发光单元EU2以及第三发光单元EU3。可以是，在第一发光单元EU1和第二发光单元EU2之间设置第一电荷生成层CGL1，在第二发光单元EU2和第三发光单元EU3之间设置第二电荷生成层CGL2。第一电荷生成层CGL1和第二电荷生成层CGL2各自可以包括负电荷生成层nCGL以及正电荷生成层pCGL。
第一发光单元EU1可以包括蓝色发光层BEML。第一发光单元EU1可以在像素电极201和蓝色发光层BEML之间还包括空穴注入层HIL以及空穴传输层HTL。在一实施例中，在空穴注入层HIL和空穴传输层HTL之间可以还包括p掺杂层。P掺杂层可以用p型掺杂物质掺杂空穴注入层HIL来形成。在一实施例中，在蓝色发光层BEML和空穴传输层HTL之间可以还包括蓝色光辅助层、电子阻挡层以及缓冲层中的至少一个。蓝色光辅助层可以提高蓝色发光层BEML的出光效率。蓝色光辅助层可以调节空穴电荷平衡(hole Charge Balance)来提高蓝色发光层BEML的出光效率。电子阻挡层可以防止朝向空穴传输层HTL的电子注入。缓冲层可以补偿由从蓝色发光层BEML发出的光的波长引起的谐振距离。
第二发光单元EU2可以包括黄色发光层YEML和在黄色发光层YEML的下方与黄色发光层YEML直接接触的红色发光层REML。第二发光单元EU2可以在第一电荷生成层CGL1的正电荷生成层pCGL和红色发光层REML之间还包括空穴传输层HTL，在黄色发光层YEML和第二电荷生成层CGL2的负电荷生成层nCGL之间还包括电子传输层ETL。
第三发光单元EU3可以包括蓝色发光层BEML。第三发光单元EU3可以在第二电荷生成层CGL2的正电荷生成层pCGL和蓝色发光层BEML之间还包括空穴传输层HTL。第三发光单元EU3可以在蓝色发光层BEML和对电极205之间还包括电子传输层ETL以及电子注入层EIL。电子传输层ETL可以是单层或者多层。在一实施例中，可以在蓝色发光层BEML和空穴传输层HTL之间还包括蓝色光辅助层、电子阻挡层以及缓冲层中的至少一个。可以在蓝色发光层BEML和电子传输层ETL之间还包括空穴阻挡层以及缓冲层中的至少一个。空穴阻挡层可以防止朝向电子传输层ETL的空穴注入。
图24b所示的有机发光二极管OLED与图24a所示的有机发光二极管OLED在第二发光单元EU2的层叠结构上不同，除此之外的构成相同。参照图24b，第二发光单元EU2可以包括黄色发光层YEML、在黄色发光层YEML的下方与黄色发光层YEML直接接触的红色发光层REML以及在黄色发光层YEML的上方与黄色发光层YEML直接接触的绿色发光层GEML。第二发光单元EU2可以在第一电荷生成层CGL1的正电荷生成层pCGL和红色发光层REML之间还包括空穴传输层HTL，在绿色发光层GEML和第二电荷生成层CGL2的负电荷生成层nCGL之间还包括电子传输层ETL。
图25是示出根据一实施例的显示装置的像素的结构的截面图。
参照图25，显示装置可以包括多个像素。多个像素可以包括第一像素PX1、第二像素PX2以及第三像素PX3。第一像素PX1、第二像素PX2以及第三像素PX3各自可以包括像素电极201、对电极205以及中间层203。在一实施例中，可以是，第一像素PX1是红色像素，第二像素PX2是绿色像素，第三像素PX3是蓝色像素。在此，可以是，像素包括有机发光二极管OLED作为显示要件，各像素的有机发光二极管OLED电连接于像素电路。
像素电极201可以独立地具备在第一像素PX1、第二像素PX2以及第三像素PX3的每一个中。
第一像素PX1、第二像素PX2以及第三像素PX3的每一个的有机发光二极管OLED的中间层203可以包括依次层叠的第一发光单元EU1和第二发光单元EU2以及第一发光单元EU1和第二发光单元EU2之间的电荷生成层CGL。电荷生成层CGL可以包括负电荷生成层nCGL以及正电荷生成层pCGL。电荷生成层CGL可以是连续形成在第一像素PX1、第二像素PX2以及第三像素PX3中的公共层。
第一像素PX1的第一发光单元EU1可以包括依次层叠在像素电极201上的空穴注入层HIL、空穴传输层HTL、红色发光层REML以及电子传输层ETL。第二像素PX2的第一发光单元EU1可以包括依次层叠在像素电极201上的空穴注入层HIL、空穴传输层HTL、绿色发光层GEML以及电子传输层ETL。第三像素PX3的第一发光单元EU1可以包括依次层叠在像素电极201上的空穴注入层HIL、空穴传输层HTL、蓝色发光层BEML以及电子传输层ETL。第一发光单元EU1的空穴注入层HIL、空穴传输层HTL以及电子传输层ETL的每一个可以是连续形成在第一像素PX1、第二像素PX2以及第三像素PX3中的公共层。
第一像素PX1的第二发光单元EU2可以包括依次层叠在电荷生成层CGL上的空穴传输层HTL、辅助层AXL、红色发光层REML以及电子传输层ETL。第二像素PX2的第二发光单元EU2可以包括依次层叠在电荷生成层CGL上的空穴传输层HTL、绿色发光层GEML以及电子传输层ETL。第三像素PX3的第二发光单元EU2可以包括依次层叠在电荷生成层CGL上的空穴传输层HTL、蓝色发光层BEML以及电子传输层ETL。第二发光单元EU2的空穴传输层HTL以及电子传输层ETL的每一个可以是连续形成在第一像素PX1、第二像素PX2以及第三像素PX3中的公共层。在一实施例中，在第一像素PX1、第二像素PX2以及第三像素PX3的第二发光单元EU2中，在发光层和电子传输层ETL之间可以还包括空穴阻挡层以及缓冲层中的至少一个。
红色发光层REML的厚度H1、绿色发光层GEML的厚度H2以及蓝色发光层BEML的厚度H3可以根据谐振距离确定。辅助层AXL是为了匹配谐振距离而附加的层，可以包括谐振辅助物质。例如，辅助层AXL可以包括与空穴传输层HTL相同的物质。
在图25中仅在第一像素PX1中设置辅助层AXL，但本发明的实施例不限于此。例如，为了匹配第一像素PX1、第二像素PX2以及第三像素PX3的每一个的谐振距离，辅助层AXL可以设置在第一像素PX1、第二像素PX2以及第三像素PX3中的至少一个中。
显示装置可以还包括配置在对电极205的外侧的封盖层207。封盖层207可以起到通过相长干涉的原理提高发光效率的作用。由此，可以增加有机发光二极管OLED的光提取效率，从而提高有机发光二极管OLED的发光效率。
前述的实施例将有机发光显示装置作为例进行了说明，但本发明的显示装置不限于此。作为其它实施例，本发明的显示装置可以是无机发光显示装置(Inorganic LightEmitting Display或者无机EL显示装置)、量子点发光显示装置(Quantum dot LightEmitting Display)之类显示装置。
根据本发明的实施例的显示装置可以实现为智能电话、便携电话、智能手表、导航装置、游戏机、TV、车辆用主机、笔记本计算机、膝上型计算机、平板(Tablet)计算机、PMP(个人媒体播放器：Personal MediaPlayer)、PDA(个人数字助理：Personal DigitalAssistants)等电子装置。另外，电子装置可以是柔性装置。
如上所述，本发明参考附图所示的一实施例进行了说明，但是其不过是示例性的，只要是在本技术领域中具有通常知识的人就会理解能够由此实施各种变形以及实施例的变形。因此，本发明的真正的技术保护范围应由所附的权利要求书的技术构思而定。

Claims (20)

1.一种像素，其中，包括：
发光元件；
驱动晶体管，连接在驱动电压线和所述发光元件之间，并控制向所述发光元件供应的驱动电流；
第一开关晶体管，连接在数据线和连接有所述驱动晶体管的栅极的第一节点之间；
第二开关晶体管，连接在所述驱动电压线和连接有所述驱动晶体管的第一端子的第二节点之间；
第三开关晶体管，连接在连接有所述驱动晶体管的第二端子的第三节点和所述发光元件之间；以及
控制晶体管，连接在所述第二开关晶体管的栅极或者所述第三开关晶体管的栅极和所述第二节点之间，
所述控制晶体管根据控制所述第二开关晶体管的导通的第一栅极信号的电压和控制所述第三开关晶体管的导通的第二栅极信号的电压来控制所述驱动晶体管的偏置状态。
2.根据权利要求1所述的像素，其中，
所述控制晶体管连接在所述第二开关晶体管的栅极和所述第二节点之间，并包括连接于所述第二节点的栅极，
在使所述第二开关晶体管截止的所述第一栅极信号的第一电平电压和使所述第三开关晶体管截止的所述第二栅极信号的第一电平电压重叠的期间，所述控制晶体管向所述第二节点供应所述第一栅极信号的所述第一电平电压，从而将所述驱动晶体管控制为导通偏置状态。
3.根据权利要求2所述的像素，其中，
所述像素还包括：
第一电容器和第二电容器，串联连接在所述第一节点和所述驱动电压线之间；
第四开关晶体管，连接在所述第三节点和第四节点之间；
第五开关晶体管，连接在所述第四节点和初始化电压线之间；
第六开关晶体管，连接在所述第一节点和所述第四节点之间；
第七开关晶体管，连接在连接有所述第一电容器和所述第二电容器的第五节点和所述第一开关晶体管之间；
第八开关晶体管，连接在连接有所述第一开关晶体管和所述第七开关晶体管的第六节点和基准电压线之间；以及
第九开关晶体管，连接在所述发光元件的像素电极和所述初始化电压线之间。
4.根据权利要求3所述的像素，其中，
当向所述第六开关晶体管和所述第七开关晶体管的栅极施加的第三栅极信号是第一电平电压时，所述第六开关晶体管和所述第七开关晶体管导通。
5.根据权利要求3所述的像素，其中，
第四栅极信号同时施加到所述第一开关晶体管的栅极和所述第九开关晶体管的栅极，
当所述第四栅极信号是第二电平电压时，所述第一开关晶体管和所述第九开关晶体管导通。
6.根据权利要求1所述的像素，其中，
所述控制晶体管连接在所述第三开关晶体管的栅极和所述第二节点之间，并包括连接于所述第二开关晶体管的所述栅极的栅极，
当所述第一栅极信号是第一电平电压时，所述第二开关晶体管截止且所述控制晶体管导通。
7.根据权利要求6所述的像素，其中，
在使所述第二开关晶体管截止的所述第一栅极信号的所述第一电平电压和使所述第三开关晶体管截止的所述第二栅极信号的第一电平电压重叠的期间，所述控制晶体管向所述第二节点供应所述第二栅极信号的所述第一电平电压，从而将所述驱动晶体管控制为导通偏置状态。
8.根据权利要求6所述的像素，其中，
在使所述第二开关晶体管截止的所述第一栅极信号的所述第一电平电压和使所述第三开关晶体管导通的所述第二栅极信号的第二电平电压重叠的期间，所述控制晶体管向所述第二节点供应所述第二栅极信号的所述第二电平电压，从而将所述驱动晶体管控制为截止偏置状态。
9.根据权利要求6所述的像素，其中，
所述像素还包括：
第一电容器和第二电容器，串联连接在所述第一节点和所述驱动电压线之间；
第四开关晶体管，连接在所述第三节点和第四节点之间；
第五开关晶体管，连接在所述第四节点和初始化电压线之间；
第六开关晶体管，连接在所述第一节点和所述第四节点之间；
第七开关晶体管，连接在连接有所述第一电容器和所述第二电容器的第五节点和所述第一开关晶体管之间；
第八开关晶体管，连接在连接有所述第一开关晶体管和所述第七开关晶体管的第六节点和基准电压线之间；以及
第九开关晶体管，连接在所述发光元件的像素电极和所述初始化电压线之间。
10.根据权利要求9所述的像素，其中，
向所述第六开关晶体管和所述第七开关晶体管的栅极施加所述第二栅极信号，
当所述第二栅极信号是第一电平电压时，所述第六开关晶体管和所述第七开关晶体管导通。
11.根据权利要求9所述的像素，其中，
第三栅极信号同时施加到所述第一开关晶体管的栅极和所述第九开关晶体管的栅极，
当所述第三栅极信号是第二电平电压时，所述第一开关晶体管和所述第九开关晶体管导通。
12.一种显示装置，其中，包括：
像素部，包括配置在第一行中的第一像素和配置在与所述第一行相邻的第二行中的第二像素；
栅极驱动部，向所述第一像素和所述第二像素供应栅极信号；以及
数据驱动部，向所述第一像素和所述第二像素供应数据信号，
所述第一像素和所述第二像素的每一个包括：
发光元件；
驱动晶体管，连接在驱动电压线和所述发光元件之间，并控制向所述发光元件供应的驱动电流；
第一开关晶体管，连接在数据线和连接有所述驱动晶体管的栅极的第一节点之间，并包括连接于第一栅极线的栅极；以及
第三开关晶体管，连接在连接有所述驱动晶体管的第二端子的第三节点和所述发光元件之间，并包括连接于第三栅极线的栅极，
所述第一像素和所述第二像素共享：
所述驱动电压线；
所述第三栅极线；
第二开关晶体管，连接在连接有所述第一像素的所述驱动晶体管的第一端子和所述第二像素的所述驱动晶体管的第一端子的第二节点与所述驱动电压线之间，并包括连接于第二栅极线的栅极；
控制晶体管，连接在所述第三栅极线和所述第二节点之间，并包括连接于所述第三栅极线的栅极；以及
所述第二栅极线，
所述控制晶体管根据供应至所述第二栅极线的第二栅极信号的电压电平和供应至所述第三栅极线的第三栅极信号的电压电平来控制所述第一像素和所述第二像素的所述驱动晶体管的偏置状态。
13.根据权利要求12所述的显示装置，其中，
在使所述第二开关晶体管截止的所述第二栅极信号的第一电平电压和使所述第三开关晶体管截止的所述第三栅极信号的第一电平电压重叠的期间，所述控制晶体管向所述第二节点供应所述第二栅极信号的所述第一电平电压，从而将所述驱动晶体管控制为导通偏置状态。
14.根据权利要求12所述的显示装置，其中，
在使所述第二开关晶体管截止的所述第二栅极信号的第一电平电压和使所述第三开关晶体管导通的所述第三栅极信号的第二电平电压重叠的期间，所述控制晶体管向所述第二节点供应所述第三栅极信号的所述第二电平电压，从而将所述驱动晶体管控制为截止偏置状态。
15.根据权利要求12所述的显示装置，其中，
所述第一像素和所述第二像素的每一个还包括：
第一电容器和第二电容器，串联连接在所述第一节点和基准电压线之间；
第四开关晶体管，连接在所述第三节点和第四节点之间；
第五开关晶体管，连接在所述第四节点和初始化电压线之间；
第六开关晶体管，连接在所述第一节点和所述第四节点之间；
第七开关晶体管，连接在连接有所述第一电容器和所述第二电容器的第五节点和所述第一开关晶体管之间；
第八开关晶体管，连接在连接有所述第一开关晶体管和所述第七开关晶体管的第六节点和所述基准电压线之间；以及
第九开关晶体管，连接在所述发光元件的像素电极和所述初始化电压线之间。
16.根据权利要求15所述的显示装置，其中，
向所述第六开关晶体管和所述第七开关晶体管的栅极施加所述第三栅极信号，
当所述第三栅极信号是第一电平电压时，所述第六开关晶体管和所述第七开关晶体管导通。
17.根据权利要求15所述的显示装置，其中，
第一栅极信号同时施加到所述第一开关晶体管的栅极和所述第九开关晶体管的栅极，
当所述第一栅极信号是第二电平电压时，所述第一开关晶体管和所述第九开关晶体管导通。
18.根据权利要求15所述的显示装置，其中，
所述第一像素和所述第二像素共享：
第四栅极线，连接有所述第四开关晶体管和所述第八开关晶体管的栅极；
第五栅极线，连接有所述第五开关晶体管的栅极；以及
所述初始化电压线。
19.根据权利要求18所述的显示装置，其中，
所述栅极驱动部包括：
第一栅极驱动部，以与所述显示装置的最大驱动频率对应的第一驱动频率向所述第一栅极线供应第二电平电压的第一栅极信号；以及
第二栅极驱动部，以与所述显示装置的刷新率对应的第二驱动频率向所述第四栅极线供应第四栅极信号，并向所述第五栅极线供应第五栅极信号。
20.根据权利要求12所述的显示装置，其中，
所述栅极驱动部向所述第二栅极线供应所述第二栅极信号，并向所述第三栅极线供应所述第三栅极信号，以使得以与所述显示装置的最大驱动频率对应的第一驱动频率控制所述驱动晶体管的偏置状态。
CN202310548413.2A 2022-05-16 2023-05-16 像素以及包括其的显示装置 Pending CN117079589A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2022-0059837 2022-05-16
KR1020220134465A KR20230160694A (ko) 2022-05-16 2022-10-18 화소 및 이를 포함하는 표시장치
KR10-2022-0134465 2022-10-18

Publications (1)

Publication Number Publication Date
CN117079589A true CN117079589A (zh) 2023-11-17

Family

ID=88710314

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310548413.2A Pending CN117079589A (zh) 2022-05-16 2023-05-16 像素以及包括其的显示装置

Country Status (1)

Country Link
CN (1) CN117079589A (zh)

Similar Documents

Publication Publication Date Title
KR101030004B1 (ko) 화소 회로 및 이를 이용한 유기전계발광 표시 장치
KR100590068B1 (ko) 발광 표시 장치와, 그 표시 패널 및 화소 회로
KR101030002B1 (ko) 화소 회로 및 이를 이용한 유기전계발광 표시 장치
US7864140B2 (en) Light-emitting display
KR100515299B1 (ko) 화상 표시 장치와 그 표시 패널 및 구동 방법
KR101042956B1 (ko) 화소 회로 및 이를 이용한 유기전계발광 표시장치
KR100536235B1 (ko) 화상 표시 장치 및 그 구동 방법
KR101117731B1 (ko) 화소 회로 및 유기전계발광 표시 장치, 및 이의 구동 방법
US7164401B2 (en) Light emitting display, display panel, and driving method thereof
EP4280204A1 (en) Pixel and display apparatus including the same
CN113066426B (zh) 电致发光显示装置
EP1591993A1 (en) Light-emitting display device
KR20070111634A (ko) 유기전계발광표시장치의 화소 회로
KR100560482B1 (ko) 발광표시 장치 및 그 화소회로
KR100529077B1 (ko) 화상 표시 장치, 그 표시 패널 및 그 구동 방법
TW202236242A (zh) 有機發光顯示裝置
US11830439B2 (en) Display apparatus
KR20060096857A (ko) 표시 장치 및 그 구동 방법
KR100515306B1 (ko) 유기ｅｌ 표시패널
CN114519976B (zh) 显示装置
KR20230099171A (ko) 화소 회로 및 이를 포함하는 표시 장치
KR102618390B1 (ko) 표시장치와 그 구동 방법
CN117079589A (zh) 像素以及包括其的显示装置
KR20230160694A (ko) 화소 및 이를 포함하는 표시장치
US11749206B2 (en) Display apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication