CN117075664B - 1.4v-6.5v输入高电源抑制比超低噪声稳压装置及*** - Google Patents
1.4v-6.5v输入高电源抑制比超低噪声稳压装置及*** Download PDFInfo
- Publication number
- CN117075664B CN117075664B CN202310853829.5A CN202310853829A CN117075664B CN 117075664 B CN117075664 B CN 117075664B CN 202310853829 A CN202310853829 A CN 202310853829A CN 117075664 B CN117075664 B CN 117075664B
- Authority
- CN
- China
- Prior art keywords
- module
- tubes
- input
- nmos
- pmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000000087 stabilizing effect Effects 0.000 title claims abstract description 13
- 230000003321 amplification Effects 0.000 claims abstract description 44
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 44
- 239000003990 capacitor Substances 0.000 claims abstract description 34
- 239000013643 reference control Substances 0.000 claims abstract description 20
- 101100537098 Mus musculus Alyref gene Proteins 0.000 claims description 23
- 101150095908 apex1 gene Proteins 0.000 claims description 23
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 claims description 17
- 230000009467 reduction Effects 0.000 claims description 13
- 230000004044 response Effects 0.000 abstract description 25
- 230000001052 transient effect Effects 0.000 abstract description 25
- 238000001914 filtration Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 7
- 239000003985 ceramic capacitor Substances 0.000 description 6
- 238000007599 discharging Methods 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000010295 mobile communication Methods 0.000 description 3
- 239000003381 stabilizer Substances 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000010349 pulsation Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
一种1.4V‑6.5V输入高电源抑制比超低噪声稳压装置及***，包括输入模块、电源过流保护模块、误差放大模块、基准控制放大模块、逻辑控制模块、热保护模块、驱动控制模块和输出模块，输入电源经由输入模块输入LDO电路，经处理后由输出模块输出；电源过流保护模块与逻辑控制模块、驱动控制模块相连接；基准控制放大模块的输出端通过MOS管连接逻辑控制模块；误差放大模块的输入端集成一个接地电容，且输出端与驱动控制模块相连接。本发明将JEFT结构引入误差放大模块的输入晶体管，使作为电源管理***的LDO电路在降低噪声的同时保证整体性能影响较小，在输入端集成到接地电容实现对高频噪声的滤除，实现快速瞬态响应。
Description
技术领域
本发明涉及电源管理技术领域，尤其涉及一种1.4V-6.5V输入高电源抑制比超低噪声稳压装置及***。
背景技术
随着现代信息技术的进步，移动通信设备快速更迭。低压差线性稳压器(LDO)，是电源管理***的重要电路之一，又称低压降稳压器，是线性直流稳压器的一种，用途是提供稳定的直流电压电源，应用于通信和基础设施、医疗和保健、工业和仪表等多个领域，特别是移动通信设备及电子设备中的电源管理电路，例如手机、平板电脑、摄像机等。相比于一般线性直流稳压器，LDO能于更小输出输入电压差的情况下工作，具有低成本、低功耗、体积小、高精度等特点，成为应用最广泛的芯片之一，并得到了充足的发展。例如发明CN106385100A公开了一种LDO电路，通过在双电源***，设置选通结构，选择双电源***中的任一电源给芯片内部供电，同时，通过检测浪涌电压来关断双电源，起到安全的供电。发明CN110492556A公开了一种通过LDO降压和DC-DC升压方式实现电池低电量时输出稳定电压的***，通过本发明提出的方案，实现电池低电压在3.3V以下时依然能够正常输出3.3V供电，能够把电量剩余电量放完，提高电池电量使用时间，实现延长使用时间，用户体验佳的效果，同时可以减少电路成本。
5G的时代已经到来，移动通信设备更迭周期更短，同时对于IC***的时钟频率要求也在显著的提高。作为电源管理***的LDO常需要驱动超高速的数字集成电路，其负载电流往往会在极短的时间内变化。这需要LDO装置对于电流跳变的瞬态变化仍然需要具备快速瞬态响应以及良好的电源抑制，由于传统的LDO装置仅靠负载电容充放电过程改善电路的瞬态响应，若电容较小则瞬态响应较差，若电容较大则不利于集成，很难在LDO芯片中做到低噪声以及高电源抑制比的同时还实现快速的瞬态响应，因此现有的技术有待改善。
发明内容
本发明的目的在于，针对快速瞬态响应进行了优化的低压超低噪声稳压器(LDO)，工作电压范围为1.4V至6.5V，能够支持3A的输出电流(压降为140mV)。本发明的高输出电流LDO非常适合对采用6V到低至1.2V的电源轨工作的高性能模拟和混合信号电路实施稳压。凭借先进的专有架构，具体的在误差放大模块当中，相比于传统的运放采用CMOS器件进行设计，本发明提出一级运放采用JFET的形式来进行噪声的降低，同时为了满足增益足够大以保证钳制电位，二级运放采用Cascode的电路形式来提供高的增益，从而实现满足低噪声的情况下输出电压的稳定和高的电源抑制比，基于以上电路整体设计，对于负载瞬态响应，提出了一种电流控制技术，通过逻辑控制模块来对Q2进行控制，在电流变换时提供一条泄放通道，从而负载电容可以使用小的输出电容即可实现快速的瞬态响应。该器件可以提供高电源抑制比和低噪声，仅利用小陶瓷输出电容即可实现卓越的电压和负载瞬态响应。
本发明的第一方面，提供一种1.4V-6.5V输入高电源抑制比的超低噪声稳压装置，包括LDO电路，所述LDO电路包括输入模块、电源过流保护模块、误差放大模块Ref1、基准控制放大模块Ref2、逻辑控制模块、热保护模块、驱动控制模块和输出模块，输入电源经由所述输入模块输入所述LDO电路，经处理后由输出模块输出；所述电源过流保护模块与逻辑控制模块、驱动控制模块相连接；基准控制放大模块Ref2的输出端通过MOS管连接逻辑控制模块；其中，所述误差放大模块Ref1的输入端集成一个接地的电容，且输出端与驱动控制模块相连接。
进一步的，所述热保护模块的输出端和逻辑控制模块的输入端相连接来实现过热保护控制，使信号能通过基准控制放大模块Ref2输入到逻辑控制模块来控制整个芯片的开启关断。
进一步的，所述电路还包括泄放晶体管Q2，其漏极通过限流电阻Rdis与输出模块相连接，栅极与逻辑控制模块的输出端相连接；和/或
所述电路还包括补偿晶体管Q1，其栅极与驱动控制模块的输出端相连接，漏极通过电阻和输入模块相连接，源极与输出模块相连接。
进一步的，所述补偿晶体管Q1、泄放晶体管Q2为NMOS管。
进一步的，在所述补偿晶体管Q1、泄放晶体管Q2上集成肖特基二极管以进行电流保护。
进一步的，所述误差放大模块Ref1由两级放大组成，包括降噪模块和增益模块，所述降噪模块作为第一级，与作为第二级的所述增益模块连接。
进一步的，降噪模块包括输入管M1、M2，PMOS管M7、M8、M9、M10，NMOS管M3、M4、M5、M6；所述输入管M1和M2的漏极与NMOS管M3、M4的源极相连接，NMOS管M3、M4的源极与NMOS管M5、M6的漏极相连接，同时NMOS管M3、M4的漏极与PMOS管M7、M8的漏极相连接，PMOS管M7、M8的源极和PMOS管M9、M10的漏极相连接，NMOS管M3栅极和电压信号Vb3相连接，电压信号Vb3和M4栅极相连接，NMOS管M5栅极和电压信号Vb4相连接，电压信号Vb4与NMOS管M6栅极相连接、PMOS管M7栅极和电压信号Vb2相连接,电压信号Vb2和PMOS管M8栅极相连接、PMOS管M9栅极和电压信号Vb1相连接，电压信号Vb1和PMOS管M10栅极相连接，PMOS管M8漏极与第一级输出电压信号V1相连接，PMOS管M9，M10与电压信号Vdd相连接，PMOS管M1栅极和电压信号Vbc相连接，PMOS管M2栅极和电压信号Vref相连接，PMOS管M1源极和电流信号idc相连接，电流信号idc和PMOS管M2源极相连接，电流信号idc和电压信号Vdd相连接。
增益模块包括米勒补偿电容、PMOS管M11和NMOS管M12、M13；PMOS管M11的栅极与PMOS管M8的漏极和NMOS管M4漏极相连接，PMOS管M11的源极与PMOS管M9、M10的源极相连接，PMOS管M11的漏极与NMOS管M12的漏极相连接，米勒补偿电容的两端与PMOS管M11的栅极和漏极相连接，NMOS管M12的栅极与NMOS管M3和M4的栅极连接，NMOS管M13的栅极与NMOS管M5和M6的栅极连接，NMOS管M12的源极与NMOS管M13的漏极连接，NMOS管M13的源极与NMOS管M5和M6的源极相连接，NMOS管M12和输出电压信号Vout相连接，输出电压信号Vout和PMOS管M11漏极相连接。
本发明通过特定的连接方式将误差放大模块Refl中的各元器件进行连接，连接后的各元器件发挥各自的特性作用，同时通过电路逻辑关系获得整体的处理性能，能够达到高电源抑制比超低噪声的技术效果。
进一步的，所述输入管M1为JFET晶体管。
本发明的第二方面，提供一种1.4V-6.5V输入高电源抑制比的超低噪声稳压***，包括输入电源及低压差线性稳压器LDO电路，所述LDO电路包括输入模块、过流保护模块、误差放大模块Ref1、基准控制放大模块Ref2、逻辑控制模块、热保护模块、驱动控制模块、软启动模块、电荷泵模块和输出模块，输入电源经由所述输入模块输入所述LDO电路，
所述电荷泵模块，其用于作为驱动控制模块输入；
所述过流保护模块，其用于保护整个电路防止电流过大而造成损坏；
所述热保护模块，其用于保护逻辑控制模块防止电流过大带来的热量损坏器件；
所述误差放大模块Ref1，其用于对信号进行降噪和提高增益；
所述基准控制放大模块Ref2，其用于提供基准控制信号；
所述软启动模块，其通过控制输出电压建立斜率；
所述基准控制放大模块Ref2的输出端连接逻辑控制模块用以稳定控制电压；
所述输出模块，其用于输出稳定电压。
其中，电荷泵模块与驱动控制模块相连接，热保护模块与逻辑控制模块相连接，软启动模块通过基准电阻作为误差放大模块Ref1的输入端，基准控制放大模块Ref2的输出端则通过MOS管流入逻辑控制模块。
本发明的第三方面，提供了一种LDO芯片，包括第二方面提供的1.4V-6.5V输入高电源抑制比的超低噪声稳压***以及一种PCB设计和封装设计。
本发明所提供的1.4V-6.5V输入高电源抑制比的超低噪声稳压装置及***、LDO芯片，通过集成LDO电路，在芯片进行工作时，其输出端可以输出的最大噪声为5-11μVrms，随着输出电压的增大而增大。同时本发明芯片采用8引脚3mm×3mm DFN封装，因此它不仅是非常紧凑的解决方案，还能为高达3A输出电流的应用提供良好的热性能，并且地与地之间布局较宽，使得其能保证电性能的条件下还具备良好的散热性能，其外形扁平且占板面积小巧，有利于更好的散热。
其中，本发明的低噪声与高电源抑制比的功能主要通过设计的误差放大器模块来实现。在低噪声模块，创新性的将JFET结构引入到误差放大模块的输入晶体管，因此在降低噪声的同时还能保证整体性能影响较小，同时在输入端集成到地电容实现对高频噪声的滤除。除此之外，误差放大模块的第二级采用Cascode结构，该结构为误差放大模块提供高的电压增益，从而实现整体芯片高的电源抑制比效果。
同时本发明可以实现快速瞬态响应。该LDO芯片比其他的传统LDO芯片具有更快的快速瞬态响应效果，其原因在于本芯片特征的设计了一种泄放通道模块和补充电流模块，通过逻辑控制模块对Q1，Q2的控制从而实现快速的开启和关断。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明LDO电路设计功能框图；
图2为本发明LDO芯片脚位图的俯视图；
图3为本发明LDO芯片输出正电压分压电阻示意图；
图4为本发明LDO芯片典型应用原理图；
图5为本发明LDO芯片Vout＝0.8V时负载调整率曲线；
图6a和图6b为本发明LDO芯片典型工作曲线；
图7a和图7b为本发明LDO芯片输出瞬态AC响应曲线；
图8a为本发明LDO芯片PCB布局设计；
图8b为本发明LDO芯片PCB封装形式的俯视图；
图8c为本发明LDO芯片PCB封装形式的仰视图；
图8d为本发明LDO芯片PCB封装形式的侧视图；
图9为本发明的误差放大模块Ref1的电路原理图。
具体实施方式
应当理解，此处所描述的典型应用实例仅仅用以解释本发明，并不用于限定本发明。
相关技术中，LDO电路是属于低压差线性电源管理电路，它起到为其他电路提供电源的作用，它是将外部电压经过控制电路处理后生成稳定的输出电压。LDO能实现较小的电源输出压差，降低自身功耗，其输出电压不会跟随电源电压和负载电流轻易发生变化，有一定的抗干扰能力，非常适合后续电路的稳定工作。
现有的LDO电路，其内部集成的LDO电路设计由于误差放大器有较大的输出阻抗特点，会产生一个低频极点影响环路的频率稳定性，传统的LDO电路常常引入一个密勒电容对电路进行补偿，改善环路的稳定性，但是这样会减小带宽。而在LDO的瞬态响应，传统的LDO技术依靠负载电容充放电过程改善电路的瞬态响应，若电容较小则瞬态响应较差，若电容较大，则不利于芯片的高度集成。
本发明正是一款针对快速瞬态响应进行了优化的低压超低噪声稳压器，工作电压范围为1.4V至6.5V，能够支持3A的输出电流(压降为140mV))。本发明是针对快速瞬态响应优化的超低噪声稳压器，针对LDO芯片中的低噪声和高电源抑制比性能，提出了通过JFET来设计一级的误差放大器，同时通过二级Cascode的运放设计来提供增益从而保证LDO的高电源抑制比和电压钳制。同时基于以上设计的LDO电路结构，针对瞬态响应提供了一路泄放通道，从而可以搭配小的电容即可实现快速的瞬态响应。本发明的高输出电流LDO非常适合对采用6V到低至1.2V的电源轨工作的高性能模拟和混合信号电路实施稳压。凭借先进的专有架构，该器件可以提供高电源抑制比和低噪声，仅利用小陶瓷输出电容即可实现卓越的电压和负载瞬态响应。
下面结合附图对本发明的实现步骤做出详细的说明：
请参考图1，本发明所提供的输入高电源抑制比的超低噪声稳压电路，包括输入电源及低压差线性稳压器LDO电路，LDO电路包括输入模块、过流保护模块、误差放大模块Ref1、基准控制放大模块Ref2、逻辑控制模块、热保护模块、驱动控制模块、软启动模块、电荷泵模块、输出模块，分压电阻R1，R2，泄放NMOS管Q2，以及补偿NMOS管Q1；输入电源经由所述输入模块输入所述LDO电路。其中热保护模块的输出和逻辑控制模块的输入相连接来实现过热保护控制，使能信号通过Ref2输入到逻辑控制模块来控制整个芯片的开启关断。其中输出Vout通过分压电阻R1,R2来实现反馈，将输出的电压输入到误差放大模块Ref1的输入负端，基准电压由软起动模块所提供输入到Ref1的正端，通过误差放大模块将两者电压差进行放大，如果高于基准电压，则通过泄放晶体管Q2对输出电压进行泄放达到降低的效果，如果低电压则通过电荷泵相连的驱动控制模块来对补偿晶体管Q1进行开启从而进行电压补偿，使得电压稳定在基准电压附近，实现一个线性稳压的效果。
其中，由于LDO芯片的性能主要由误差放大模块Ref1决定，该误差放大模块Ref1的特征在于为了实现低噪声的效果，在输入端集成了一个到地的小电容起到滤波的作用，从而消除高频噪声。其次，该放大模块由两部分组成，第一部分实现低噪声的效果，在输入晶体管不同于往常MOS管结构，采用JFET作为输入晶体管实现低噪声的效果，其次第二级通过共源共栅的特性来实现一个高输出阻抗的放大，从而实现高增益的效果，可以将误差放大模块Ref1的正负两端电压进行钳位，从而实现高的电源抑制比。
具体设计如图9所示，误差放大模块Ref1由两级放大组成，包括降噪模块和增益模块，所述降噪模块作为第一级，与作为第二级的所述增益模块连接。
降噪模块包括输入管M1、M2，PMOS管M7、M8、M9、M10，NMOS管M3、M4、M5、M6；所述输入管M1和M2的漏极与NMOS管M3、M4的源极相连接，NMOS管M3、M4的源极与NMOS管M5、M6的漏极相连接，同时NMOS管M3、M4的漏极与PMOS管M7、M8的漏极相连接，PMOS管M7、M8的源极和PMOS管M9、M10的漏极相连接，NMOS管M3栅极和电压信号Vb3相连接，电压信号Vb3和M4栅极相连接，NMOS管M5栅极和电压信号Vb4相连接，电压信号Vb4与NMOS管M6栅极相连接、PMOS管M7栅极和电压信号Vb2相连接,电压信号Vb2和PMOS管M8栅极相连接、PMOS管M9栅极和电压信号Vb1相连接，电压信号Vb1和PMOS管M10栅极相连接，PMOS管M8漏极与第一级输出电压信号V1相连接，PMOS管M9，M10与电压信号Vdd相连接，PMOS管M1栅极和电压信号Vbc相连接，PMOS管M2栅极和电压信号Vref相连接，PMOS管M1源极和电流信号idc相连接，电流信号idc和PMOS管M2源极相连接，电流信号idc和电压信号Vdd相连接。
增益模块包括米勒补偿电容、PMOS管M11和NMOS管M12、M13；PMOS管M11的栅极与PMOS管M8的漏极和NMOS管M4漏极相连接，PMOS管M11的源极与PMOS管M9、M10的源极相连接，PMOS管M11的漏极与NMOS管M12的漏极相连接，米勒补偿电容的两端与PMOS管M11的栅极和漏极相连接，NMOS管M12的栅极与NMOS管M3和M4的栅极连接，NMOS管M13的栅极与NMOS管M5和M6的栅极连接，NMOS管M12的源极与NMOS管M13的漏极连接，NMOS管M13的源极与NMOS管M5和M6的源极相连接，NMOS管M12和输出电压信号Vout相连接，输出电压信号Vout和PMOS管M11漏极相连接。
除此之外，相比传统的LDO结构，本发明为了实现快速瞬态响应的效果，通过设计了特有的泄放通道和补偿通道来实现快速瞬态响应，同时在控制NMOS管Q1，Q2上集成肖特基二极管进行电流保护。
具体的泄放晶体管Q2的漏极通过限流电阻Rdis与输出端相连接，栅极与逻辑控制模块的输出端相连接，补偿晶体管Q1的栅极与驱动控制模块的输出端相连接，源极通过电阻和输入端相连接，漏极与输出端相连接。通过逻辑控制来模块来实现快速的开启与关断，从而实现快速瞬态响应。
具体的，其中过流保护模块与逻辑控制模块和驱动控制模块以及基准控制放大模块Ref2输出端相连接，电荷泵模块与驱动控制模块相连接，热保护模块与逻辑控制模块相连接，软启动模块通过基准电阻作为误差放大模块Ref1的输入端，基准控制放大模块Ref2的输出端则通过MOS管流入逻辑控制模块。
其中，输入电容起到减小干扰的作用，需要将X7R或者更高等级的瓷片电容放在IN和GND之间，并且尽量的减小电容和IN，GND构成的回路面积，建议电容的总容量最好大于10uF，推荐增加一颗100nF陶瓷电容靠近输入引脚放置增加高频去耦。
其中，输出电容的作用是承受电感电流的脉动，减小输出电压纹波，并且要同时兼顾稳态特性和动态特性。在大多数应用中，会采用X7R或者更高等级的陶瓷电容，容量最好大于47uF，此外最好增加一颗100nF的陶瓷电容增加高频去耦特性。由于陶瓷电容的容量会随着所承受的直流电压而改变，所以通常所选电容的耐压值会达到实际电压的1.5到2倍。输出电容均需要非常靠近芯片的VOUT脚放置。
其中，输出电压通过选择合适的分压电阻RH和RL进行调整，为了减小电阻的损耗，通常RH和RL的阻值会介于10KΩ到1MΩ。对于输出正电压举例来说，如果输出电压为1.6V，参考图3典型压降应用电路，先选择R1＝20K，该R1对应图3中的RH，然后根据下面的公式1，可以计算得到R2＝20K，该R2对应图3中的RL。
其中，EN脚用于外部的使能控制，通常会通过一个10K的上拉电阻接到高电平，且在靠近EN脚对地接10nF以上的陶瓷电容去耦。当外部使能信号on时，EN脚为高电平，芯片使能工作；当外部信号为off时，EN脚为低电平，芯片禁止工作。
其中，通过SS脚可以配置软起动模块，控制输出电压建立斜率。同时，此电容也会影响输出噪声特性。
SS脚电容对输出噪声有影响，其中，低噪声应用Css电容不小于100nF。
请参考图2，本发明所提供的输入高电源抑制比的超低噪声LDO芯片引脚图。本发明芯片采用8引脚3mm×3mm的DFN封装。其中引脚包括两个LDO输出脚VOUT，一个Vout放电反馈脚SNS，一个软启动控制配置脚和低噪声配置引脚SS，一个外部使能控制脚EN，一个散热焊盘和参考地脚GND，两个输入供电脚IN。
其中，VOUT为LDO芯片电压输出，其与GND之间至少加47uF以上的陶瓷电容。
其中，SNS为放电反馈脚，用于调节输出电压。输出正电压为式子(3)所表示:
VOUT(V)＝0.8(V)×(1+RH/RL) (3)
其中，SS为软启动控制配置引脚，和低噪声配置引脚，低噪声输出时候SS电容不低于100nF。
其中，EN为外部使能控制，当引脚置高时电平信号大于1.1V以上，芯片工作。
其中，GND为参考地；IN为输入供电脚，和GND之间至少加10uF以上的陶瓷电容。
请参考图4，本发明所提供的输入高电源抑制比超低噪声LDO装置典型应用原理图。
其中，输入端通过两片输入电容Cin1＝0.1uF和Cin2＝10uF构成本发明LDO芯片的输入，由外部使能信号EN作为本发明LDO芯片的使能端输入，SS引脚则通过Css＝100nF的电容接地，SNS引脚通过Cff＝10nF电容与本发明VOUT引脚相连接，而VOUT引脚则通过RH＝RL＝100KΩ的压降电路作为输出，同时通过Cout1＝47uF和Cout2＝0.1uF与GND相连接构成环路。
为了验证本发明所提出的输入高电源抑制比超低噪声LDO性能，本发明进行了仿真。考察不同温度下对负载调整率曲线的影响、不同温度下对输出负载电流曲线的影响、不同输出电流时对电源抑制比的影响、不同最大负载电流情况下对输出瞬态AC响应曲线的影响。
请参考图5，为本发明所提出的输入高电源抑制比超低噪声LDO芯片在Vout＝0.8V时负载调整率曲线。可以看出，当温度从-40℃到125℃时候，输出电压的最大压差要小于0.01V，温差所带来的压差大小会随着输出负载电流的增大有增大的趋势。
请参考图6a和图6b，为本发明所提出的输入高电源抑制比超低噪声LDO芯片在典型应用实例上的典型工作特性曲线。
其中，图6a为本发明LDO芯片在Vin＝3.3V压降VS输出负载电流曲线。可以看到，当温度从-40℃到125℃、负载电流从0到3A变化的时候，温差所带来的最大压降差小于50mV，并且有随着负载电流增大而增大的趋势。
其中，图6b为本发明在不同负载输出电流的电源抑制比曲线。可以看到在频率为10M的情况下，输出电流从0.1A到3A区间，典型电路电源抑制比仍然具有60dB，在低频的情况下典型电路的电源抑制比达到了100dB左右。
请参考图7a和图7b，为本发明输入高电源抑制比超低噪声LDO在典型应用实例上的输出瞬态AC响应曲线。
其中，图7a为输出电压为5V时，最大负载电流从0mA突变到1A时输出瞬态AC响应曲线。可以看到当最大负载电流从0mA突变到1A时，本发明所提出的LDO芯片所输出电压最大幅度差仅为5mV。
其中，图7b为输出电压为5V时，最大负载电流从100mA跳变到2A时输出瞬态AC响应曲线。可以看到当最大负载电流从100mA突变到2A时，本发明所提出的LDO芯片所输出电压最大幅度差仅为40mV。
请参考图8a-8d，为本发明所提出的输入高电源抑制比超低噪声LDO芯片PCB布局及封装形式。
其中，图8a为本发明所提出的LDO芯片PCB布局。为了减少噪声干扰，需要将输入电容CIN和输出电容COUT尽量靠近芯片；为了得到较好的散热能力，芯片的GND脚需要尽量增加与之连接的PCB铜的厚度和面积；输入电容CIN需要尽量靠近IN和GND，其构成的面积需要尽量的小，COUT要尽量靠近OUT和GND脚。
其中，图8b-8d为本发明所提出的LDO芯片封装形式，本发明采用的封装为8引脚3mm×3mm的DFN封装，其封装尺寸大小请参考图8和表1。
表1LDO芯片封装尺寸
本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。
Claims (7)
1.一种1.4V-6.5V输入高电源抑制比超低噪声稳压装置，包括LDO电路，所述LDO电路包括输入模块、电源过流保护模块、误差放大模块Ref1、基准控制放大模块Ref2、逻辑控制模块、驱动控制模块和输出模块，其特征在于，
输入电源经由所述输入模块输入所述LDO电路，经处理后由输出模块输出；
所述电源过流保护模块与逻辑控制模块、驱动控制模块相连接；
基准控制放大模块Ref2的输出端通过MOS管连接逻辑控制模块；
其中，误差放大模块Ref1的输入端集成一个接地的电容，且输出端与驱动控制模块相连接；
所述误差放大模块Ref1由两级放大组成，包括降噪模块和增益模块，所述降噪模块作为第一级，与作为第二级的所述增益模块连接；
降噪模块包括输入管M1、M2，PMOS管M7、M8、M9、M10，NMOS管M3、M4、M5、M6；
所述输入管M1和M2的漏极与NMOS管M3、M4的源极相连接，NMOS管M3、M4的源极与NMOS管M5、M6的漏极相连接，同时NMOS管M3、M4的漏极与PMOS管M7、M8的漏极相连接，PMOS管M7、M8的源极和PMOS管M9、M10的漏极相连接，NMOS管M3、M4栅极和电压信号Vb3相连接，NMOS管M5、M6栅极和电压信号Vb4相连接，NMOS管M5、M6源极和电压地信号GND相连接，PMOS管M7、M8栅极和电压信号Vb2相连接，PMOS管M9、M10栅极和电压信号Vb1相连接，PMOS管M8漏极、NMOS管M4漏极与第一级输出电压信号V1相连接，PMOS管M9、M10源极与电压信号Vdd相连接；输入管M1和M2为PMOS管，PMOS管M1栅极和电压信号Vbc相连接，PMOS管M2栅极和电压信号Vref相连接，PMOS管M1、M2源极和电流信号idc相连接，电流信号idc和电压信号Vdd相连接；
增益模块包括米勒补偿电容C1、PMOS管M11和NMOS管M12、M13；
PMOS管M11的栅极与PMOS管M8的漏极和NMOS管M4漏极相连接，PMOS管M11的源极与PMOS管M9、M10的源极相连接，PMOS管M11的漏极与NMOS管M12的漏极相连接，米勒补偿电容C1的正负极与PMOS管M11的栅极和漏极相连接，NMOS管M12的栅极与NMOS管M3和M4的栅极连接，NMOS管M13的栅极与NMOS管M5和M6的栅极连接，NMOS管M12的源极与NMOS管M13的漏极连接，NMOS管M13的源极与NMOS管M5和M6的源极相连接，NMOS管M11、M12漏极和输出电压信号Vout相连接。
2.如权利要求1所述的稳压装置，其特征在于，所述电路还包括热保护模块，所述热保护模块的输出端和逻辑控制模块的输入端相连接来实现过热保护控制，使信号能通过基准控制放大模块Ref2输入到逻辑控制模块来控制整个芯片的开启关断。
3.如权利要求1或2所述的稳压装置，其特征在于，所述电路还包括泄放晶体管Q2，泄放晶体管Q2漏极通过限流电阻Rdis与输出模块相连接，栅极与逻辑控制模块的输出端相连接，源极与电压地信号GND相连接；和/或
所述电路还包括补偿晶体管Q1，其栅极与驱动控制模块的输出端相连接，漏极通过电阻和输入模块相连接，源极与输出模块相连接。
4.如权利要求3所述的稳压装置，其特征在于，所述补偿晶体管Q1、泄放晶体管Q2为NMOS管。
5.如权利要求4所述的稳压装置，其特征在于，在所述补偿晶体管Q1、泄放晶体管Q2上集成肖特基二极管以进行电流保护。
6.如权利要求1所述的稳压装置，其特征在于，所述输入管M1为JFET晶体管。
7.一种1.4V-6.5V输入高电源抑制比超低噪声稳压***，包括输入电源及低压差线性稳压器LDO电路，所述LDO电路包括输入模块、过流保护模块、误差放大模块Ref1、基准控制放大模块Ref2、逻辑控制模块、热保护模块、驱动控制模块、软启动模块、电荷泵模块和输出模块，输入电源经由所述输入模块输入所述LDO电路，其特征在于，
所述电荷泵模块，其用于作为驱动控制模块输入；
所述过流保护模块，其用于保护整个电路防止电流过大而造成损坏；
所述热保护模块，其用于保护逻辑控制模块防止电流过大带来的热量损坏器件；
所述误差放大模块Ref1，其用于对信号进行降噪和提高增益；
所述基准控制放大模块Ref2，其用于提供基准控制信号；
所述软启动模块，其通过控制输出电压建立斜率；
所述基准控制放大模块Ref2的输出端连接逻辑控制模块用以稳定控制电压；
所述输出模块，其用于输出稳定电压；
所述误差放大模块Ref1由两级放大组成，包括降噪模块和增益模块，所述降噪模块作为第一级，与作为第二级的所述增益模块连接；
降噪模块包括输入管M1、M2，PMOS管M7、M8、M9、M10，NMOS管M3、M4、M5、M6；
所述输入管M1和M2的漏极与NMOS管M3、M4的源极相连接，NMOS管M3、M4的源极与NMOS管M5、M6的漏极相连接，同时NMOS管M3、M4的漏极与PMOS管M7、M8的漏极相连接，PMOS管M7、M8的源极和PMOS管M9、M10的漏极相连接，NMOS管M3、M4栅极和电压信号Vb3相连接，NMOS管M5、M6栅极和电压信号Vb4相连接，NMOS管M5、M6源极和电压地信号GND相连接，PMOS管M7、M8栅极和电压信号Vb2相连接，PMOS管M9、M10栅极和电压信号Vb1相连接，PMOS管M8漏极、NMOS管M4漏极与第一级输出电压信号V1相连接，PMOS管M9、M10源极与电压信号Vdd相连接；输入管M1和M2为PMOS管，PMOS管M1栅极和电压信号Vbc相连接，PMOS管M2栅极和电压信号Vref相连接，PMOS管M1、M2源极和电流信号idc相连接，电流信号idc和电压信号Vdd相连接；
增益模块包括米勒补偿电容C1、PMOS管M11和NMOS管M12、M13；
PMOS管M11的栅极与PMOS管M8的漏极和NMOS管M4漏极相连接，PMOS管M11的源极与PMOS管M9、M10的源极相连接，PMOS管M11的漏极与NMOS管M12的漏极相连接，米勒补偿电容C1的正负极与PMOS管M11的栅极和漏极相连接，NMOS管M12的栅极与NMOS管M3和M4的栅极连接，NMOS管M13的栅极与NMOS管M5和M6的栅极连接，NMOS管M12的源极与NMOS管M13的漏极连接，NMOS管M13的源极与NMOS管M5和M6的源极相连接，NMOS管M11、M12漏极和输出电压信号Vout相连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310853829.5A CN117075664B (zh) | 2023-07-12 | 2023-07-12 | 1.4v-6.5v输入高电源抑制比超低噪声稳压装置及*** |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310853829.5A CN117075664B (zh) | 2023-07-12 | 2023-07-12 | 1.4v-6.5v输入高电源抑制比超低噪声稳压装置及*** |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117075664A CN117075664A (zh) | 2023-11-17 |
| CN117075664B true CN117075664B (zh) | 2024-02-20 |
Family
ID=88706924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310853829.5A Active CN117075664B (zh) | 2023-07-12 | 2023-07-12 | 1.4v-6.5v输入高电源抑制比超低噪声稳压装置及*** |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117075664B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7042280B1 (en) * | 2003-12-15 | 2006-05-09 | National Semiconductor Corporation | Over-current protection circuit |
| WO2006063323A2 (en) * | 2004-12-10 | 2006-06-15 | Nupower Semiconductor, Inc. | Integrated fet synchronous multiphase buck converter with innovative oscillator |
| CN104331112A (zh) * | 2013-07-22 | 2015-02-04 | 安凯(广州)微电子技术有限公司 | 一种低压差线性稳压器及其软启动电路 |
| CN107256055A (zh) * | 2017-05-23 | 2017-10-17 | 上海集成电路研发中心有限公司 | 一种无片外电容ldo电路 |
| CN108181965A (zh) * | 2017-12-19 | 2018-06-19 | 电子科技大学 | 一种流限值可调的过流保护电路 |
| CN207994930U (zh) * | 2018-04-19 | 2018-10-19 | 成都矽芯科技有限公司 | 高效率同步整流boost芯片 |
| CN109782838A (zh) * | 2018-12-15 | 2019-05-21 | 华南理工大学 | 一种基于反相器的快速瞬态响应ldo稳压器电路 |
| CN111290462A (zh) * | 2020-03-25 | 2020-06-16 | 上海洺太电子科技有限公司 | 一种大电流高电源抑制比ldo稳压器 |
| CN113760029A (zh) * | 2021-08-31 | 2021-12-07 | 西安电子科技大学 | 一种基于全mos基准源的新型低压差线性稳压器 |
| WO2022067466A1 (en) * | 2020-09-29 | 2022-04-07 | Telefonaktiebolaget Lm Ericsson (Publ) | Current limiter, method of opera ting the same, and hotswap module |
| CN115037173A (zh) * | 2022-06-22 | 2022-09-09 | 瀚昕微电子(无锡)有限公司 | 高效率ac-dc电源控制器电路 |
| CN115542996A (zh) * | 2022-11-28 | 2022-12-30 | 中晟微电子(南京)有限公司 | 一种高电源抑制比的低压差线性稳压器及其控制方法 |
-
2023
- 2023-07-12 CN CN202310853829.5A patent/CN117075664B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7042280B1 (en) * | 2003-12-15 | 2006-05-09 | National Semiconductor Corporation | Over-current protection circuit |
| WO2006063323A2 (en) * | 2004-12-10 | 2006-06-15 | Nupower Semiconductor, Inc. | Integrated fet synchronous multiphase buck converter with innovative oscillator |
| CN104331112A (zh) * | 2013-07-22 | 2015-02-04 | 安凯(广州)微电子技术有限公司 | 一种低压差线性稳压器及其软启动电路 |
| CN107256055A (zh) * | 2017-05-23 | 2017-10-17 | 上海集成电路研发中心有限公司 | 一种无片外电容ldo电路 |
| CN108181965A (zh) * | 2017-12-19 | 2018-06-19 | 电子科技大学 | 一种流限值可调的过流保护电路 |
| CN207994930U (zh) * | 2018-04-19 | 2018-10-19 | 成都矽芯科技有限公司 | 高效率同步整流boost芯片 |
| CN109782838A (zh) * | 2018-12-15 | 2019-05-21 | 华南理工大学 | 一种基于反相器的快速瞬态响应ldo稳压器电路 |
| CN111290462A (zh) * | 2020-03-25 | 2020-06-16 | 上海洺太电子科技有限公司 | 一种大电流高电源抑制比ldo稳压器 |
| WO2022067466A1 (en) * | 2020-09-29 | 2022-04-07 | Telefonaktiebolaget Lm Ericsson (Publ) | Current limiter, method of opera ting the same, and hotswap module |
| CN113760029A (zh) * | 2021-08-31 | 2021-12-07 | 西安电子科技大学 | 一种基于全mos基准源的新型低压差线性稳压器 |
| CN115037173A (zh) * | 2022-06-22 | 2022-09-09 | 瀚昕微电子(无锡)有限公司 | 高效率ac-dc电源控制器电路 |
| CN115542996A (zh) * | 2022-11-28 | 2022-12-30 | 中晟微电子(南京)有限公司 | 一种高电源抑制比的低压差线性稳压器及其控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117075664A (zh) | 2023-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9134743B2 (en) | Low-dropout voltage regulator | |
| US10707773B2 (en) | Energy acquisition and power supply system | |
| KR101238296B1 (ko) | 출력 커패시터값의 광범위에 걸쳐 안정성을 제공하는 보상기술 | |
| US7821333B2 (en) | High-voltage differential amplifier and method using low voltage amplifier and dynamic voltage selection | |
| Duisters et al. | A-90-dB THD rail-to-rail input opamp using a new local charge pump in CMOS | |
| US8106711B2 (en) | Stacked pre-driver amplifier | |
| CN202486644U (zh) | 高电源电压抑制比带隙基准源及模拟/数模混合芯片 | |
| US9209692B2 (en) | Hysteretic control conversion circuit and power supply system | |
| TWI387190B (zh) | 調節輸出信號之方法及其電路 | |
| US11881780B2 (en) | Dynamic biasing circuit for main comparator to improve load-transient and line-transient performance of buck converter in 100% mode | |
| CN113064460A (zh) | 一种高电源抑制比的低压差线性稳压器电路 | |
| CN115542996B (zh) | 一种高电源抑制比的低压差线性稳压器及其控制方法 | |
| CN108491020A (zh) | 低压差稳压器和快闪存储器 | |
| CN103631299B (zh) | 一种恒定压差、可变输出电压低压差线性稳压器 | |
| CN117389371B (zh) | 一种适用于ldo的双环路频率补偿电路及其补偿方法 | |
| CN117075664B (zh) | 1.4v-6.5v输入高电源抑制比超低噪声稳压装置及*** | |
| US20100117611A1 (en) | Regulator circuit having N-type MOS transistor controlled by error amplifier | |
| US8115336B1 (en) | Power saving circuit | |
| CN108445959B (zh) | 一种可选接片外电容的低压差线性稳压器 | |
| CN111404497B (zh) | 一种数字音频功率放大器 | |
| KR102591191B1 (ko) | 디지털 유사 아날로그 저전압 강하 레귤레이터 | |
| US20240126314A1 (en) | Low dropout regulator | |
| CN113900470B (zh) | 一种解决线性稳压器反馈回路响应慢的方法与电路 | |
| CN219392541U (zh) | 低压差线性稳压器及电源 | |
| CN210924313U (zh) | 利用电荷泵增强电源抑制率的混合型开关-线性稳压器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |