CN219392541U - 低压差线性稳压器及电源 - Google Patents

Abstract

一种低压差线性稳压器及电源，低压差线性稳压器包括：误差放大器、缓冲器、相位补偿单元、反馈单元以及调整晶体管；调整晶体管与输出电压端连接，用于向负载提供输出电压；反馈单元用于检测输出电压的变化，根据所述变化向误差放大器提供反馈信号；误差放大器用于接收参考电压信号和反馈信号，并将参考电压信号和反馈信号的差值放大，得到第一放大信号，将第一放大信号输出至缓冲器；缓冲器用于对第一放大信号进行二次放大，得到第二放大信号，将第二放大信号输出至调整晶体管；相位补偿单元用于实现频率补偿；缓冲器包括推挽单元，用于提高调整晶体管的导通状态和截止状态的转换速率。提高了低压差线性稳压器的瞬态响应特性和稳定性。

Description

低压差线性稳压器及电源

技术领域

本申请涉及集成电路技术领域，特别是涉及一种低压差线性稳压器及电源。

背景技术

低压差线性稳压器压(Low Dropout Regulator，LDO)，是一种降压型直流线性稳压器，具有成本低、输出噪声小、电路结构简单、集成度高、占用芯片面积小等优点，已成为电源管理芯片中的一类重要电路，在计算机、通讯、仪器仪表、消费类电子、摄像监控等电子产品供电领域有广泛的应用。

传统的LDO通过采用片外电容来保证电路稳定性。但对于片上应用场合，为了减小了芯片和印刷电路板的面积，常常采用无片外电容的LDO。在便携式电子设备中，为了降低功耗从而延长电池寿命，需要对LDO进行超低电源电压设计，电源电压例如为0.5V以下。为此，常规设计方法为采用大尺寸的P型晶体管作为功率器件。这会导致栅极寄生电容显著增加，造成LDO稳定性以及瞬态特性变差。另外，低负载电流的应用场合，LDO的稳定性会受到负载电流的限制。

对于片上应用场合，如何提高LDO的稳定性和瞬态特性，是本领域一直致力解决的重要技术问题。

发明内容

有鉴于此，本申请实施例为解决背景技术中存在的至少一个问题而提供一种低压差线性稳压器及电源。

第一方面，本申请一实施例提供了一种低压差线性稳压器，包括：连接在参考电压输入端和输出电压端之间的误差放大器、缓冲器、相位补偿单元、反馈单元以及调整晶体管；

所述调整晶体管与所述输出电压端连接，用于向负载提供输出电压；

所述反馈单元用于检测所述输出电压的变化，根据所述变化向所述误差放大器提供反馈信号；

所述误差放大器用于接收参考电压信号和所述反馈信号，并将所述参考电压信号和所述反馈信号的差值放大，得到第一放大信号，将所述第一放大信号输出至所述缓冲器；

所述缓冲器连接在所述误差放大器与所述调整晶体管之间，用于对所述第一放大信号进行二次放大，得到第二放大信号，将所述第二放大信号输出至所述调整晶体管；

所述相位补偿单元分别连接在所述输出电压端和所述误差放大器之间，用于实现频率补偿；

所述缓冲器包括推挽单元，所述推挽单元用于提高所述调整晶体管的导通状态和截止状态的转换速率。

结合本申请的第一方面，在一可选实施方式中，所述推挽单元至少包括第六P型晶体管和第九N型晶体管；所述缓冲器还包括第一信号相关型电流源，用于根据所述第一放大信号向所述第六P型晶体管提供偏置电流。

结合本申请的第一方面，在一可选实施方式中，所述缓冲器还包括第一增益单元，用于对所述第一放大信号进行增益，得到第一增益信号，将所述第一增益信号输出至所述第六P型晶体管的栅极。

结合本申请的第一方面，在一可选实施方式中，所述第一增益单元包括第五P型晶体管；所述第一信号相关型电流源包括第七P型晶体管、第八N型晶体管和第九N型晶体管；

所述第五P型晶体管的栅极与所述误差放大器的输出端连接，所述第五P型晶体管的漏极与所述第六P型晶体管的栅极连接，所述第五P型晶体管的源极与电源电压连接；

所述第七P型晶体管的源极与电源电压连接，所述第七P型晶体管的漏极与所述第八N型晶体管的漏极连接；所述第八N型晶体管的源极接地，所述第八N型晶体管的栅极与所述第八N型晶体管的漏极以及所述第九N型晶体管的栅极连接；所述第九N型晶体管的源极接地；所述第六P型晶体管的漏极与所述第九N型晶体管的漏极均与所述调整晶体管的栅极连接。

结合本申请的第一方面，在一可选实施方式中，所述推挽单元包括第六P型晶体管和第九N型晶体管；所述缓冲器还包括第二信号相关型电流源；所述第二信号相关型电流源用于根据所述第一放大信号向所述第九N型晶体管提供偏置电流。

结合本申请的第一方面，在一可选实施方式中，所述缓冲器还包括第二增益单元，用于对所述第一放大信号进行增益，得到第二增益信号，将所述第二增益信号输出至所述第九N型晶体管的栅极。

结合本申请的第一方面，在一可选实施方式中，所述第二增益单元包括第七P型晶体管；所述第二信号相关型电流源包括第五P型晶体管、第六P型晶体管和第十二N型晶体管；

所述第七P型晶体管的栅极与所述误差放大器的输出端连接，所述第七P型晶体管的源极与电源电压连接，所述第七P型晶体管的漏极与所述第九N型晶体管的栅极连接；

所述第五P型晶体管的栅极与所述误差放大器的输出端连接，所述第五P型晶体管的漏极与所述第六P型晶体管的栅极连接，所述第五P型晶体管的源极与电源电压连接；所述第十二N型晶体管的漏极与所述第五P型晶体管的漏极连接，所述第十二N型晶体管的栅极接收参考电流信号，所述第十二N型晶体管的源极接地；所述第六P型晶体管的源极与电源电压连接，所述第六P型晶体管的漏极与所述第九N型晶体管的漏极连接；所述第六P型晶体管的漏极与所述第九N型晶体管的漏极均与所述调整晶体管的栅极连接。

结合本申请的第一方面，在一可选实施方式中，低压差线性稳压器还包括使能信号控制模块，所述使能信号控制模块用于控制所述输出电压端的电压输出。

结合本申请的第一方面，在一可选实施方式中，所述使能信号控制模块包括连接在使能信号输入端和输出电压端之间的第一反相器、第二反相器和传输门；所述传输门包括第十三P型晶体管和第十四N型晶体管；

所述第一反相器和所述第二反相器相互串联，用于分别产生两路相反的控制信号以分别控制所述第十三P型晶体管和所述第十四N型晶体管，以控制所述传输门的开启与关断。

第二方面，本申请一实施例提供了一种电源，包括上述第一方面中任意一项所述的低压差线性稳压器。

本申请实施例所提供的低压差线性稳压器及电源，通过在缓冲器中设置推挽单元，控制推挽单元的晶体管M6和M9分别在输出电压快速上升和下降的不同变化状态下导通和截止，以分别对调整晶体管放电和充电，使得即使在LDO外部不加入输出电容，LDO也可以应对负载的瞬间变化，提高了LDO的瞬态响应特性。与此同时，推挽单元使输出电压端200处的极点P3向高频方向移动，使得LDO在没有任何最小负载电流要求的情况下，具有稳定的输出。如此，解决了传统LDO受最小负载电流的限制，在无任何最小负载电流要求的情况下稳定性差的问题，提高了LDO的稳定性。

本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1为相关技术的低压差线性稳压器的结构示意图；

图2为本申请一实施例提供的LDO的整体框架示意图；

图3为本申请另一实施例提供的LDO的整体框架示意图；

图4为本申请一实施例中LDO的电路图；

图5为本申请一实施例中LDO的第一等效电路图；

图6为本申请一实施例中LDO的第二等效电路图；

图7为本申请一实施例中的使能信号控制模块的电路图；

图8为本申请一实施例中的使能信号控制模块的工作效果图。

具体实施方式

为使本申请的技术方案和有益效果能够更加明显易懂，下面通过列举具体实施例的方式，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一电阻称为第二电阻，且类似地，可将第二电阻称为第一电阻。第一电阻和第二电阻两者都是电阻，但其不是同一电阻。当描述“第一”时，并不表示必然存在“第二”；而当讨论“第二”时，也并不表明本申请必然存在第一元件、部件、区、层或部分。在此使用时，单数形式的“一”、“一个”和“所述/该”也可能意图包括复数形式，除非上下文清楚指出另外的方式。“多个”的含义是两个以上，除非另有明确具体的限定。还应明白术语“包括”，当在该说明书中使用时，确定所述特征的存在，但不排除一个或更多其它的特征的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

可以理解，本申请上下文中“连接”表示被连接的一端与连接至的一端之间相互具有电信号或数据的传递，可理解为“电连接”、“通信连接”等。本申请上下文中“A与B直接连接”表示A和B之间不包括除导线以外的其他元器件。

图1为低压差线性稳压器的相关技术，由误差放大器EA、功率管、反馈电阻R_f1、R_f2以及负载电容C_L构成。反馈电阻R_f1、R_f2构成分压反馈网络。分压电压被反馈至误差放大器(Error amplifier，EA)的反相输入端，误差放大器EA的正相输入端接收基准电压Vref。误差放大器EA会放大反馈电压与参考电压的差值，并输出给功率管的栅极，驱动功率管调整输出电流的大小，确保LDO输出的电压稳定在额定值范围。

当LDO的负载增大时，负载电流I_load对负载电容的抽载会使得LDO输出的电压下掉，此时反馈电阻、EA和功率管组成的负反馈网络发挥作用，增大功率管栅极的电压，从而增大功率管对负载电容的充电电流，使LDO的输出恢复到正常的值。反之，LDO的输出由重载跳轻载时，负反馈环路也会通过减小功率管对负载电容的充电电流，通过反馈电阻到地的通路释放负载电容上的电荷，使LDO的输出恢复到正常的值。

上述现有LDO电路结构存在以下缺陷：采用在片外加大电容CL来增强LDO的瞬态特性，随着负载电流的增加，电路的主极点的频率也会随着增大，而次主极点的位置不动，电路的环路带宽GBW增加，相位裕度下降，这样就导致环路稳定性变差。而对于无片外电容的LDO，在负载变化时没有额外的储能元件为负载提供瞬时的电流相位补偿，完全靠调整功率管来调整输出电压，LDO的瞬态特性受到功率管的反应速度的限制。对于超低电源电压设计，电源电压例如为0.5V以下。为此，常规设计方法为采用大尺寸的P型晶体管作为功率器件。这会导致栅极寄生电容显著增加，造成LDO稳定性以及瞬态特性变差。另外，低负载电流的应用场合，LDO的稳定性会受到负载电流的限制。

本申请实施例提供一种低压差线性稳压器，参考图2，包括连接在参考电压输入端100和输出电压端200之间的误差放大器10、缓冲器20、调整晶体管30、反馈单元40以及相位补偿单元50。

调整晶体管30与输出电压端200连接，用于向负载(未示出)提供输出电压。可选的，调整晶体管采用各种类型的功率晶体管，例如功率三极管(GTR)、功率场效应管(功率MOSFET)、可关断晶闸管(GTO)、绝缘栅双极晶体管(IGBT)、MOS控制晶闸管(MCT)、静电感应晶体管(SIT)、静电感应晶闸管(SITH)和集成门极换流晶闸管(IGCT)等。

反馈单元40用于检测输出电压的变化，根据所述变化向误差放大器10提供反馈信号。反馈单元40的信号输入端42与输出电压端200连接，反馈单元40的反馈信号输出端41与误差放大器10的第二输入端102连接。反馈单元40的接地端43接地。可选的，反馈单元采用分压反馈网络。

误差放大器10用于接收参考电压信号和输出电压的反馈信号，并将参考电压信号和反馈信号的差值放大，得到第一放大信号，然后将第一放大信号输出至缓冲器20。误差放大器10包括第一信号输入端101、第二信号输入端102和信号输出端103。误差放大器10的第一信号输入端101与所述参考电压输入端连接100，用于接收参考电压信号。误差放大器10的第二信号输入端102与反馈信号输出端41连接，用于获取输出电压V_out的反馈信号。第一放大信号通过误差放大器10的输出端103输出至缓冲器20。

缓冲器20连接在误差放大器10与调整晶体管30之间，用于对第一放大信号进行二次放大，得到第二放大信号，然后将第二放大信号输出至调整晶体管30。缓冲器20构成LDO的低压嵌入式增益级。

相位补偿单元50分别连接在输出电压端200和误差放大器10的输出端103之间，用于实现频率补偿。相位补偿单元50包括容性器件。可选的，相位补偿单元50包括密勒补偿电容C_m。

缓冲器20包括推挽单元，推挽单元用于提高所述调整晶体管的导通状态和截止状态的转换速率。推挽单元包括至少两个极性不同而参数相同的晶体管，以推挽方式控制调整晶体管分别在输出电压的不同变化状态下充电和放电，大大改善了调整晶体管导通和截止的状态转换速率。可选的，至少两个极性不同的晶体管包括P型晶体管M6和N型晶体管M9。

LDO的工作原理如下：

当负载电流突然增加时，LDO的输出电压V_out快速下降。反馈单元40检测到该输出电压V_out的变化后，生成输出电压V_out快速下降的反馈信号，输出至误差放大器。误差放大器将该反馈信号V_fb和参考电压信号V_ref的差值放大，得到第一放大信号后输出至缓冲器20。反应输出电压V_out快速下降的第一放大信号使得推挽单元的晶体管M6和M9分别处于截止和导通状态。这样使得调整晶体管30的栅极通过M9放电，进而功率晶体管30的栅极电压降低，以升高LDO的输出电压，从而保持输出电压的稳定。

同理，当负载电流突然下降时，LDO的输出电压迅速上升。反馈单元40检测到该输出电压V_out的变化后，生成输出电压V_out快速上升的反馈信号，输出至误差放大器。误差放大器将该反馈信号V_fb和参考电压信号V_ref的差值放大，得到第一放大信号后输出至缓冲器20。反应输出电压V_out快速上升的第一放大信号使得推挽单元的晶体管M6和M9分别导通和截止，晶体管M6注入电流以对调整晶体管30的栅极充电，导致调整晶体管30的栅极电压提升，以降低LDO的输出电压，从而保持输出电压的稳定。

相位补偿单元50利用密勒效应，使得主极点P1处于误差放大器的输出端。调整晶体管的寄生电容C_gd也可作为一个密勒电容，将极点P2向高频分离。

利用包含推挽单元的缓冲器，控制推挽单元的晶体管M6和M9分别在输出电压快速上升和下降的不同变化状态下导通和截止，以分别对调整晶体管放电和充电，使得即使在LDO外部不加入输出电容，LDO也可以应对负载的瞬间变化。与此同时，推挽单元使输出电压端200处的极点P3向高频方向移动。由于非主寄生极点被推到更高的频率，本申请实施例的LDO在没有任何最小负载电流要求的情况下，具有稳定的输出，提高了LDO的稳定性。

本申请另一实施例提供一种低压差线性稳压器，参考图3，与上述实施例的不同之处在于，还包括使能信号控制模块。使能信号控制模块连接于调整晶体管30的驱动信号输出端31和输出电压端200。使能信号控制模块用于控制所述输出电压端的电压输出与否。通过使能信号接收端61接收使能信号。

通过对第十三PMOS管63和第十四NMOS管64的导通电压进行设置，获得第一阈值和第二阈值。当使能信号大于第一阈值时，LDO输出电压。当使能信号小于第二阈值时，LDO关断，无电压输出。通过使能信号控制模块，使得LDO在使能信号的控制下选通或未选通，以便于实现对LDO的控制。可选的，第一阈值与第二阈值相同或不同。

图4为本申请的一些实施例的低压差线性稳压器的电路结构图。图中晶体管以绝缘栅型场效应管(MOSFET，简称MOS管)为例进行介绍，但本申请的实施例并不限于此，还可采用其他类型的晶体管，例如结型晶体管(BJT)或结型场效应晶体管(JFET)等，本申请对此无限制。

如图4所示，误差放大器10包括第一NMOS管M1、第二NMOS管M2、第三PMOS管M3、第四PMOS管M4和第十一NMOS管Mb1。晶体管M1和M2组成了差分输入对管。M1和M2的宽长比一致。M3和M4组成了电流镜。M3和M4的宽长比一致。晶体管Mb1用作误差放大器10的电流源。第十NMOS管Mb3为基准电流复制电路，用于接收参考电流信号，并进行复制。

M1的栅极连接作为误差放大器10的第二信号输入端，与反馈单元40的反馈信号输出端41连接，接收输出电压Vout的反馈信号。M1的漏极连接M3的漏极，M1的源极连接Mb1的漏极。M2的栅极连接所述第一信号输入端，接收参考电压信号。M2的漏极连接M4的漏极，M2的源极连接Mb1的漏极。M3的源极连接电源电压Vdda，M3的栅极和漏极连接。M4的源极连接电源电压Vdda，M4的漏极连接误差放大器10的信号输出端103。

Mb1的栅极连接参考电流输入端104，用于接收参考电流。Mb3的源极接地；Mb3的栅极和漏极连接参考电流输入端104，Mb1的源极接地。

误差放大器10接收参考电压信号Vref和输出电压Vout的反馈信号，并将参考电压信号和反馈信号的差值放大，得到第一放大信号，然后将第一放大信号通过信号输出端103输出至缓冲器20。

缓冲器20包括推挽单元201、第一增益单元202、第二增益单元203、第一信号相关型电流源204和第二信号相关型电流源205。

推挽单元201包括至少两个不同极性的晶体管。示例性的，如图4所示，推挽单元至少包括第六P型晶体管M6和第九N型晶体管M9。第一增益单元202包括第五PMOS管M5。第一信号相关型电流源204包括第七PMOS管M7、第八NMOS管M8和第九NMOS管M9。第十二NMOS管Mb2作为第五PMOS管M5的电流源206。Rz为M6栅极和漏极的并联反馈电阻。

M5的栅极与误差放大器10的输出端103连接，M5的漏极与M6的栅极连接，M5的源极与电源电压Vdda连接。M5对误差放大器10输出的第一放大信号进行二次放大，以提升增益。M7的源极与电源电压Vdda连接，M7的漏极与M8的漏极连接；M8的源极接地，M8的栅极与M8的漏极以及M9的栅极连接。M9的源极接地。M6的漏极与M9的漏极均与调整晶体管30的栅极连接。

调整晶体管包括PMOS管Mp。相位补偿单元50包括是密勒补偿电容Cm。反馈单元包括相互串联的分压电阻R1和R2。反馈单元的反馈信号输出端41从R1和R2之间引出。

图5为当负载电流突然下降、LDO的输出电压Vout迅速上升时的等效电路图(第一等效电路图)。下面参照图4、图5进行工作原理的介绍。当LDO的输出电压Vout迅速上升时，将在晶体管M5和M7的栅端出现过冲现象，然后使得晶体管M6和M9分别导通和截止。此时M7、M8和M9形成第一信号相关型电流源204，为M6提供电流。M5为第一信号相关型电流源204的共源极。第十二NMOS管Mb2作为第五PMOS管M5的电流源。M5对误差放大器10输出的第一放大信号进行二次放大，以提升增益。M5的输出电压作为M6的栅控电压。在小信号状态下，能够增加M6栅极的电压变化，以提升推挽单元的瞬态响应速度。晶体管M6注入电流以对调整晶体管30的栅极充电，功率晶体管Mp栅端电压提升，使得功率晶体管Mp被关闭，以降低负载电流，从而稳定输出电压Vout。

在本申请的一些实施例中，继续参考图4，第二增益单元203包括M7和M8。第二信号相关型电流源205包括M5、M6和Mb2。M7和M8对误差放大器10输出的第一放大信号进行二次放大，以提升增益。

图6为当负载电流突然增加、LDO的输出电压Vout快速下降时的等效电路图(第二等效电路图)。下面参照图4、图6进行工作原理的介绍。当LDO的输出电压Vout快速下降时，反馈单元40检测到该输出电压V_out的变化后，生成输出电压V_out快速下降的反馈信号，输出至误差放大器。误差放大器将该反馈信号V_fb和参考电压信号V_ref的差值放大，得到第一放大信号后输出至缓冲器20。反应输出电压V_out快速下降的第一放大信号使得推挽单元的晶体管M6和M9分别处于截止和导通状态。

此时，M5、M6和Mb2形成第二信号相关型电流源205，为M9提供电流。M7和M8对误差放大器10输出的第一放大信号进行二次放大，以提升增益。M7的输出电压，连同M8的栅极与M9的栅极连接，作为M9的栅控电压。在小信号状态下，能够增加M9栅极的电压变化，以提升推挽单元的瞬态响应速度。调整晶体管30的栅极通过M9放电，进而功率晶体管Mp的栅极电压降低，功率晶体管Mp被打开，以提供所需的负载电流，从而稳定输出电压Vout。

从上述工作原理可知，推挽单元的晶体管M6和M9的偏置电流分别由第一信号相关型电流源204和第二信号相关型电流源205提供，而第一信号相关型电流源204和第二信号相关型电流源205均接收来自误差放大器10对输出电压Vout的反馈信号的第一放大信号。即推挽单元的晶体管M6和M9的偏置电流取决于输出电压Vout的变化，“信号相关型电流源”的“信号相关”由此而来。因此，第一信号相关型电流源204和第二信号相关型电流源205随着输出电压Vout的不同变化而产生电流变化的电流源，其节点P3处的电压变化能力不再像静态电流源那样受到限制。在小信号模型下，上述结构的缓冲器能够为推挽单元能够提供额外的瞬态电流，与节点P3处的静态偏置电流相比，该电流远大于静态偏置电流的数值，从而提高LDO的瞬态响应特性。在不增加静态偏置电流的情况下大大改善了调整晶体管导通和截止的状态转换速率。

在本申请的一些实施例中，参见图7，LDO的使能信号控制模块60包括连接在使能信号输入端601和输出电压端200之间的第一反相器61、第二反相器62和传输门。传输门包括第十三P型晶体管63和第十四N型晶体管64。图中晶体管以绝缘栅型场效应管(MOSFET，简称MOS管)为例进行介绍，但本申请的实施例并不限于此，还可采用其他类型的晶体管，例如结型晶体管(BJT)或结型场效应晶体管(JFET)等，本申请对此无限制。

第十三PMOS管63和第十四NMOS管64具有很低的导通电阻和很高的截止电阻。使能信号控制模块60的信号输入端602与调整晶体管30的驱动信号输出端31连接，以接收调整晶体管30输出的驱动信号。使能信号控制模块60的信号输出端603与输出电压端200连接，用于向负载输出电压。

第一反相器61和第二反相器62相互串联。第十三PMOS管63和第十四NMOS管64相互并联。第一反相器61的信号输入端601用于接收使能信号en。第一反相器61和第二反相器62用于分别产生两路相反的控制信号ctlb和ctl，以分别控制第十三PMOS管63和第十四NMOS管64，进而控制传输门的开启与关断，最终决定VOUT的输出与否。第十三PMOS管63的栅极连接第一反相器61的信号输出端，第十三PMOS管的源极连接使能信号控制模块60的信号输入端602。第十三PMOS管63的衬底连接电源电压Vdda。第十四NMOS管64的栅极连接第二反相器62的信号输出端，第十四NMOS管64的漏极连接使能信号控制模块60的信号输入端602。第十四NMOS管64的源极连接使能信号控制模块60的信号输出端603。第十四NMOS管64的衬底接地。

通过对第十三PMOS管63和第十四NMOS管64的导通电压进行设置，获得第一阈值和第二阈值。当使能信号大于第一阈值时，LDO输出电压。当使能信号小于第二阈值时，LDO关断，无电压输出。通过使能信号控制模块，使得LDO在使能信号的控制下选通或未选通，以便于实现对LDO的控制。可选的，第一阈值与第二阈值相同或不同。

示例性的，第一阈值为1.8V。可选的，第二阈值为0.5V。当使能信号大于1.8V时，LDO稳压器开启输出目标电压。当使能信号小于0.5V时，LDO稳压器关断。

示例性的，第一阈值为1.1V，第二阈值为1.05V。当使能信号大于1.1V时，LDO稳压器开启输出目标电压。当使能信号小于1.05V时，LDO稳压器关断。效果如图8所示。

可选的，使能信号控制模块60还包括第十五N型晶体管65，用于实现滤波功能。以MOS管为例，第十五NMOS管65的栅极连接驱动信号输出端，第十五NMOS管65的源极、漏极和衬底均接地。

可选的，本申请的上述实施例中，LDO采用集成电路工艺制造，将上述晶体管集成在一起，形成推挽结构复合功率晶体管，包括低压嵌入式增益级和功率晶体管Mp。M5～M9构成低压嵌入式增益级。

可选的，本申请的上述实施例中的基准电压和基准电流由带隙基准电压源提供。

在本申请的一些实施例中，误差放大器10、缓冲器20、调整晶体管30和使能信号控制模块均与电源电压Vdda和地Vssa连接。

本申请的另一实施例还提供一种电源，其中包括上述实施例所述的LDO。所述电源包括开关型电源、基站电源、电动车充电站电源、笔记本电脑电源、平板电脑电源、电池充电器、电池供电***、移动电话电源、手持仪表电源等等。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种低压差线性稳压器，其特征在于，包括：连接在参考电压输入端和输出电压端之间的误差放大器、缓冲器、相位补偿单元、反馈单元以及调整晶体管；

所述调整晶体管与所述输出电压端连接，用于向负载提供输出电压；

所述反馈单元用于检测所述输出电压的变化，根据所述变化向所述误差放大器提供反馈信号；

所述误差放大器用于接收参考电压信号和所述反馈信号，并将所述参考电压信号和所述反馈信号的差值放大，得到第一放大信号，将所述第一放大信号输出至所述缓冲器；

所述缓冲器连接在所述误差放大器与所述调整晶体管之间，用于对所述第一放大信号进行二次放大，得到第二放大信号，将所述第二放大信号输出至所述调整晶体管；

所述相位补偿单元分别连接在所述输出电压端和所述误差放大器之间，用于实现频率补偿；

所述缓冲器包括推挽单元，所述推挽单元用于提高所述调整晶体管的导通状态和截止状态的转换速率。

2.根据权利要求1所述的低压差线性稳压器，其特征在于，所述推挽单元至少包括第六P型晶体管和第九N型晶体管；所述缓冲器还包括第一信号相关型电流源，用于根据所述第一放大信号向所述第六P型晶体管提供偏置电流。

3.根据权利要求2所述的低压差线性稳压器，其特征在于，所述缓冲器还包括第一增益单元，用于对所述第一放大信号进行增益，得到第一增益信号，将所述第一增益信号输出至所述第六P型晶体管的栅极。

4.根据权利要求3所述的低压差线性稳压器，其特征在于，所述第一增益单元包括第五P型晶体管；所述第一信号相关型电流源包括第七P型晶体管、第八N型晶体管和第九N型晶体管；

所述第五P型晶体管的栅极与所述误差放大器的输出端连接，所述第五P型晶体管的漏极与所述第六P型晶体管的栅极连接，所述第五P型晶体管的源极与电源电压连接；

所述第七P型晶体管的源极与电源电压连接，所述第七P型晶体管的漏极与所述第八N型晶体管的漏极连接；所述第八N型晶体管的源极接地，所述第八N型晶体管的栅极与所述第八N型晶体管的漏极以及所述第九N型晶体管的栅极连接；所述第九N型晶体管的源极接地；所述第六P型晶体管的漏极与所述第九N型晶体管的漏极均与所述调整晶体管的栅极连接。

5.根据权利要求1所述的低压差线性稳压器，其特征在于，所述推挽单元包括第六P型晶体管和第九N型晶体管；所述缓冲器还包括第二信号相关型电流源；所述第二信号相关型电流源用于根据所述第一放大信号向所述第九N型晶体管提供偏置电流。

6.根据权利要求5所述的低压差线性稳压器，其特征在于，所述缓冲器还包括第二增益单元，用于对所述第一放大信号进行增益，得到第二增益信号，将所述第二增益信号输出至所述第九N型晶体管的栅极。

7.根据权利要求6所述的低压差线性稳压器，其特征在于，所述第二增益单元包括第七P型晶体管；所述第二信号相关型电流源包括第五P型晶体管、第六P型晶体管和第十二N型晶体管；

所述第七P型晶体管的栅极与所述误差放大器的输出端连接，所述第七P型晶体管的源极与电源电压连接，所述第七P型晶体管的漏极与所述第九N型晶体管的栅极连接；

所述第五P型晶体管的栅极与所述误差放大器的输出端连接，所述第五P型晶体管的漏极与所述第六P型晶体管的栅极连接，所述第五P型晶体管的源极与电源电压连接；所述第十二N型晶体管的漏极与所述第五P型晶体管的漏极连接，所述第十二N型晶体管的栅极接收参考电流信号，所述第十二N型晶体管的源极接地；所述第六P型晶体管的源极与电源电压连接，所述第六P型晶体管的漏极与所述第九N型晶体管的漏极连接；所述第六P型晶体管的漏极与所述第九N型晶体管的漏极均与所述调整晶体管的栅极连接。

8.根据权利要求1所述的低压差线性稳压器，其特征在于，还包括使能信号控制模块，所述使能信号控制模块用于控制所述输出电压端的电压输出。

9.根据权利要求8所述的低压差线性稳压器，其特征在于，所述使能信号控制模块包括连接在使能信号输入端和输出电压端之间的第一反相器、第二反相器和传输门；所述传输门包括第十三P型晶体管和第十四N型晶体管；

所述第一反相器和所述第二反相器相互串联，用于分别产生两路相反的控制信号以分别控制所述第十三P型晶体管和所述第十四N型晶体管，以控制所述传输门的开启与关断。

10.一种电源，其特征在于，包括权利要求1-9任意一项所述的低压差线性稳压器。