CN116961690A - 双模射频前端模组 - Google Patents

Abstract

本发明涉及射频模组技术领域，本发明公开了一种双模射频前端模组，双模射频前端模组包括信号输入端、第一级放大器、级间匹配电路、第二级放大器、主偏置电路以及信号输出端；电流调整电路的第一端用于连接射频前端的输入端口，电流调整电路的第二端接地，电流调整电路的第三端分别连接电源电压和放大器偏置电路的第一端，电流调整电路的第四端连接放大器偏置电路的第二端；放大器偏置电路的第三端接地，放大器偏置电路的第四端连接电源电压，放大器偏置电路的第五端作为主偏置电路的输出端，放大器偏置电路的第五端输出偏置电流至第二级放大器的栅极。本发明的双模射频前端模组能够防止信号失真，降低能耗，工作效率高。

Description

双模射频前端模组

技术领域

本发明涉及射频模组技术领域，尤其是涉及一种双模射频前端模组。

背景技术

目前，在双模终端的射频收发芯片中，手机终端的射频前端是实现信号传输收发的关键器件，随着通信多模多制式化，射频前端担负着多种制式多模信号收发的作用。随着移动通信技术逐步向5G及Beyond 5G演进，当前电信运营商使用多个不同制式，各个制式的模式和频段也各不相同。

现有的一个典型的TDD***射频前端模组中，如WIFI 射频前端模组，由以下几部分组成。功率放大组件，用于放大射频芯片输出射频信号；接收电路组件，用于接收信号通路，通常包括一个低噪声放大器(LNA)；射频开关组件，用于切换发射和接收通路；逻辑控制组件，用于控制其他组件工作状态。将上述各组件装配在基板上，通过打线（Bonding）或其他方式连接在一起，并封装成完整模组。

然而，不同的输入信号对放大器工作模式有不同的要求。如GSM信号具有恒包络特性，其功率放大器可工作在AB类或B类模式，不会对信号造成破坏。而LTE(长期演进技术)、5GNR、WIFI等射频信号，属于非恒包络信号，并且有很高的峰均比，通常功率放大器必须工作在线性区，否则会破坏信号特性，导致EVM等指标恶化。但上述的功率放大器工作在线性区带来的一个直接后果是工作效率低，功耗大等问题。同时，针对非恒包络信号，发展出了预失真技术来提高PA工作效率，然在预失真模式下，功率放大器工作在非线性状态。

发明内容

本发明实施例的目的在于提供一种双模射频前端模组，在外部信号控制下，功率放大器可以在线性和非线性工作模式之间切换，以解决现有的射频前端模组的工作效率低，功耗大，信号失真的问题。

为了解决上述技术问题，本发明实施例提供了一种双模射频前端模组，所述双模射频前端模组包括信号输入端、第一级放大器、级间匹配电路、第二级放大器、主偏置电路以及信号输出端；所述信号输入端、所述第一级放大器、所述级间匹配电路、所述第二级放大器以及所述信号输出端依次电连接，所述主偏置电路的输入端连接电源电压，所述主偏置电路的输出端连接至所述级间匹配电路与所述第二级放大器之间；

所述主偏置电路包括放大器偏置电路和电流调整电路，所述电流调整电路的第一端用于连接射频前端的输入端口，所述电流调整电路的第二端接地，所述电流调整电路的第三端分别连接所述电源电压和所述放大器偏置电路的第一端，所述电流调整电路的第四端连接所述放大器偏置电路的第二端；所述放大器偏置电路的第三端接地，所述放大器偏置电路的第四端连接所述电源电压，所述放大器偏置电路的第五端作为所述主偏置电路的输出端；所述放大器偏置电路的第五端输出偏置电流至所述第二级放大器的栅极；

所述电流调整电路用于调整偏置电流；所述放大器偏置电路用于将所述偏置电流进行放大处理后输出至所述第二级放大器的栅极；当所述放大器偏置电路的第五端输出低电平时，所述第二级放大器处于乙类或甲乙类工作状态；当所述放大器偏置电路的第五端输出高电平时，所述第二级放大器处于甲类工作状态。

优选的，所述电流调整电路包括第一电阻、第二电阻、第一晶体管及第三电阻；所述第一电阻的第一端作为所述电流调整电路的第一端，所述第一电阻的第二端分别连接所述第二电阻的第一端和所述第一晶体管的栅极，所述第二电阻的第二端作为所述电流调整电路的第二端；所述第一晶体管的漏极连接所述第三电阻的第一端，所述第三电阻的第二端作为所述电流调整电路的第三端，所述第一晶体管的源极作为所述电流调整电路的第四端。

优选的，所述放大器偏置电路包括第一三极管、第二三极管、第三三极管及第四电阻；所述第四电阻的第一端作为所述放大器偏置电路的第一端，所述第四电阻的第二端分别连接所述第一晶体管的源极和所述第一三极管的集电极，所述第一三极管的发射极连接所述第二三极管的集电极；所述第二三极管的集电极连接至所述第二三极管的基极，所述第二三极管的发射极作为所述放大器偏置电路的第三端；所述第一三极管的基极分别连接所述第一三极管的集电极和所述第三三极管的基极，所述第三三极管的集电极作为所述放大器偏置电路的第四端，所述第三三极管的发射极作为所述放大器偏置电路的第五端。

优选的，所述双模射频前端模组还包括第一电感，所述第一电感的第一端连接所述第二级放大器的漏极，所述第一电感的第二端连接至供电电压；所述第二级放大器的栅极连接所述级间匹配电路，所述第二级放大器的源极接地。

优选的，所述双模射频前端模组还包括输出匹配阻抗电路；所述输出匹配阻抗电路的输入端连接所述第二级放大器的漏极，所述输出匹配阻抗电路的输出端连接至所述信号输出端。

优选的，所述输出匹配阻抗电路包括第二电感、第三电感、第一电容、第二电容、第三电容、第二晶体管、第五电阻、第六电阻及第七电阻；

所述第二电感的第一端作为所述输出匹配阻抗电路的输入端，所述第二电感的第二端分别连接所述第一电容的第一端、所述第二电容的第一端和所述第三电感的第一端，所述第三电感的第二端作为所述输出匹配阻抗电路的输出端分别连接至所述第三电容的第一端和所述信号输出端；

所述第一电容的第二端分别连接所述第五电阻的第一端和所述第二晶体管的漏极，所述第二晶体管的源极接地，所述第二晶体管的栅极分别连接所述第六电阻的第一端和所述第七电阻的第一端，所述第六电阻的第二端连接所述输入端口，所述第七电阻的第二端接地，所述第五电阻的第二端连接至所述电源电压；

所述第二电容的第二端和所述第三电容的第二端分别接地。

优选的，所述双模射频前端模组还包括第四电容，所述第四电容的两端分别连接所述级间匹配电路和所述第二级放大器。

优选的，所述双模射频前端模组还包括第八电阻，所述第八电阻的第一端连接所述放大器偏置电路的第五端，所述第八电阻的第二端连接至所述级间匹配电路与所述第二级放大器之间。

优选的，所述第二级放大器为NPN晶体管。

优选的，所述第一晶体管为NMOS管。

与现有技术相比，本发明中的双模射频前端模组，通过将电流调整电路的第一端连接射频前端的输入端口，射频前端用于连接***GPIO；电流调整电路的第二端接地，电流调整电路的第三端分别连接电源电压和放大器偏置电路的第一端，电流调整电路的第四端连接放大器偏置电路的第二端，放大器偏置电路的第三端接地，放大器偏置电路的第四端连接电源电压，所述放大器偏置电路的第五端作为所述主偏置电路的输出端；所述放大器偏置电路的第五端输出偏置电流至所述第二级放大器的栅极；所述电流调整电路用于调整偏置电流；所述放大器偏置电路用于将所述偏置电流进行放大处理后输出至所述第二级放大器的栅极；当所述放大器偏置电路的第五端输出低电平（偏置电流较低）时，所述第二级放大器处于乙类或甲乙类工作状态；当所述放大器偏置电路的第五端输出高电平（偏置电路较高）时，所述第二级放大器处于甲类工作状态。这样可有效控制切换线性和非线性工作状态，防止信号失真，进一步降低发射功率控制的实现复杂性，减少辐射、降低能耗，提高产品使用寿命。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：

图1为本发明实施列提供的双模射频前端模组的电路图。

图中，100、双模射频前端模组，1、信号输入端，2、第一级放大器，3、级间匹配电路，4、主偏置电路，41、放大器偏置电路，42、电流调整电路，5、输出匹配阻抗电路，6、信号输出端。

具体实施方式

下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

请参阅附图1所示，本发明实施例提供了一种双模射频前端模组100，所述双模射频前端模组100包括信号输入端1、第一级放大器2、级间匹配电路3、第二级放大器Q5、主偏置电路4以及信号输出端6；所述信号输入端1、所述第一级放大器2、所述级间匹配电路3、所述第二级放大器Q5以及所述信号输出端6依次电连接，所述主偏置电路4的输入端连接电源电压VDD，所述主偏置电路4的输出端连接至所述级间匹配电路3与所述第二级放大器Q5之间。

其中，通过信号输入端1发射信号输入到第一级放大器2，通过第一级放大器2进行信号放大后输出至级间匹配电路3上，进行阻抗匹配后，输入到第二级放大器Q5的栅极，通过第二级放大器Q5进行信号放大后通过第二级放大器Q5的漏极输出至信号输出端6。通过主偏置电路4为第二级放大器Q5的栅极提供偏置电流。

所述主偏置电路4包括放大器偏置电路41和电流调整电路42，所述电流调整电路42的第一端连接射频前端的输入端口P1，所述射频前端用于连接***GPIO；所述电流调整电路42的第二端接地，所述电流调整电路42的第三端分别连接所述电源电压VDD和所述放大器偏置电路41的第一端，所述电流调整电路42的第四端连接所述放大器偏置电路41的第二端，所述放大器偏置电路41的第三端接地，所述放大器偏置电路41的第四端连接所述电源电压VDD，所述放大器偏置电路41的第五端作为所述主偏置电路4的输出端；所述放大器偏置电路41的第五端输出偏置电流至所述第二级放大器Q5的栅极。

所述电流调整电路42用于调整偏置电流；所述放大器偏置电路41用于将所述偏置电流进行放大处理后输出至所述第二级放大器Q5的栅极；当所述放大器偏置电路41的第五端输出低电平时，所述第二级放大器Q5处于乙类（B类）或甲乙类（AB类）工作状态；当所述放大器偏置电路41的第五端输出高电平时，所述第二级放大器Q5处于甲类（A类）工作状态。

其中，低电平表示为放大器偏置电路41的第五端输出的偏置电流较小，高电平表示为放大器偏置电路41的第五端输出偏置电流较高。

具体的，通过将电流调整电路42的第一端连接射频前端的输入端口P1，射频前端用于连接***GPIO；电流调整电路42的第二端接地，电流调整电路42的第三端分别连接电源电压VDD和放大器偏置电路41的第一端，电流调整电路42的第四端连接放大器偏置电路41的第二端，放大器偏置电路41的第三端接地，放大器偏置电路41的第四端连接电源电压VDD，所述放大器偏置电路41的第五端作为所述主偏置电路4的输出端；所述放大器偏置电路41的第五端输出偏置电流至所述第二级放大器Q5的栅极；当放大器偏置电路41的第五端输出偏置电流较小时，第二级放大器Q5处于B类或AB类工作状态；当放大器偏置电路41的第五端输出偏置电流较大时，第二级放大器Q5处于A类工作状态。这样可有效控制切换线性和非线性工作状态，防止信号失真，进一步降低发射功率控制的实现复杂性，减少辐射、降低能耗，提高产品使用寿命。

本实施例中，所述电流调整电路42包括第一电阻R1、第二电阻R2、第一晶体管Q1及第三电阻R3；所述第一电阻R1的第一端作为所述电流调整电路42的第一端，所述第一电阻R1的第二端分别连接所述第二电阻R2的第一端和所述第一晶体管Q1的栅极，所述第二电阻R2的第二端作为所述电流调整电路42的第二端；所述第一晶体管Q1的漏极连接所述第三电阻R3的第一端，所述第三电阻R3的第二端作为所述电流调整电路42的第三端，所述第一晶体管Q1的源极作为所述电流调整电路42的第四端。

本实施例中，所述放大器偏置电路41包括第一三极管Q2、第二三极管Q3、第三三极管Q4及第四电阻R4；所述第四电阻R4的第一端作为所述放大器偏置电路41的第一端，所述第四电阻R4的第二端分别连接所述第一晶体管Q1的源极和所述第一三极管Q2的集电极，所述第一三极管Q2的发射极连接所述第二三极管Q3的集电极；所述第二三极管Q3的集电极连接至所述第二三极管Q3的基极，所述第二三极管Q3的发射极作为所述放大器偏置电路41的第三端；所述第一三极管Q2的基极分别连接所述第一三极管Q2的集电极和所述第三三极管Q4的基极，所述第三三极管Q4的集电极作为所述放大器偏置电路41的第四端，所述第三三极管Q4的发射极作为所述放大器偏置电路41的第五端。

具体的，通过第三三极管Q4的集电极输出ISENSE给第二级放大器Q5的栅极提供偏置电流。

通过第一电阻R1、第二电阻R2、第一晶体管Q1、第三电阻R3和输入端口P1用于调节偏置电流（IBAS），其中，输入端口P1是FEM外部管脚，由***GPIO控制。

当输入端口P1接0V时，第一晶体管Q1的栅极为0V，第一晶体管Q1截止。此时电源电压VDD和节点a之间的电阻值Ra=R4。

电源电压VDD流向a的电流；Vbe是第一三极管Q2、第二三极管Q3、第三三极管Q4的基极和发射极之间的PN结电压。

当输入端口P1接高电平时，第一晶体管Q1的栅极为高电平，第一晶体管Q1导通。此时Ra为：。

则电源电压VDD流向a的电流；当P1不接***GPIO，即处于悬空状态时，由于第二电阻R2的下拉作用，第一晶体管Q1也截止。此时电源电压VDD和a之间的电阻值为R4。

第一晶体管Q1截止时的偏置为IBIAS0，第一晶体管Q1导通时的偏置为IBIAS1。

由于第一三极管Q2、第二三极管Q3、第三三极管Q4组成电流镜，显然IBIAS1>IBIAS0。

当放大器偏置电路41输出IBIAS0时，第二级放大器Q5工作在B类或AB类状态，这样***处于预失真工作模式。

当放大器偏置电路41输出IBIAS1时，第二级放大器Q5工作在A类状态，***处于线性工作模式。

本实施例中，所述双模射频前端模组100还包括第一电感L1，所述第一电感L1的第一端连接所述第二级放大器Q5的漏极，所述第一电感L1的第二端连接至供电电压VCC；所述第二级放大器Q5的栅极连接所述级间匹配电路3，所述第二级放大器Q5的源极接地。第一电感L1连接供电电压VCC用于为第二级放大器Q5提供漏极偏置电流。

本实施例中，所述双模射频前端模组100还包括输出匹配阻抗电路5；所述输出匹配阻抗电路5的输入端连接所述第二级放大器Q5的漏极，所述输出匹配阻抗电路5的输出端连接至所述信号输出端6。

其中，末级的输出匹配阻抗电路5作用是把末级输出端的低阻阻抗转换到50欧姆阻抗，以和外部阻抗匹配。

本实施例中，所述输出匹配阻抗电路5包括第二电感L2、第三电感L3、第一电容C1、第二电容C2、第三电容C3、第二晶体管Q6、第五电阻R5、第六电阻R6及第七电阻R7；

所述第二电感L2的第一端作为所述输出匹配阻抗电路5的输入端，所述第二电感L2的第二端分别连接所述第一电容C1的第一端、所述第二电容C2的第一端和所述第三电感L3的第一端，所述第三电感L3的第二端作为所述输出匹配阻抗电路5的输出端分别连接至所述第三电容C3的第一端和所述信号输出端6；

所述第一电容C1的第二端分别连接所述第五电阻R5的第一端和所述第二晶体管Q6的漏极，所述第二晶体管Q6的源极接地，所述第二晶体管Q6的栅极分别连接所述第六电阻R6的第一端和所述第七电阻R7的第一端，所述第六电阻R6的第二端连接所述输入端口P1，所述第七电阻R7的第二端接地，所述第五电阻R5的第二端连接至所述电源电压VDD；

所述第二电容C2的第二端和所述第三电容C3的第二端分别接地。

具体的，输入端口P1是FEM管脚，可以由***GPIO控制。其中，第六电阻R6连接的输入端口P1和第一电阻R1连接的输入端口P1为FEM同一个管脚。

当输入端口P1接0V或悬空状态时，第二晶体管Q6的栅极为0V，此时第二晶体管Q6的漏极和源极之间截止状态，c点对地开路，第一电容C1不接入到电路中。

此时节点b对地电容Cb=C2。

当***控制GPIO使得输入端口P1为高电平时，第二晶体管Q6的栅极为高电平，第二晶体管Q6的漏极和源极之间导通，将第一电容C1接入到电路中。

此时节点b对地电容Cb=C2+C1。

由于Cb的实时调整，使得输出匹配阻抗电路5可以动态适应第二级放大器Q5的不同工作状态，达到最佳匹配的目的，使FEM性能达到最优。

因此，通过控制外部管脚P1，可以灵活控制FEM工作模式；

当P1为低电平时，第一晶体管Q1和第二晶体管Q6截止，IBIAS较小，第二级放大器Q5处于AB类工作状态，同时Cb=C2。

当P1为高电平时，第一晶体管Q1和第二晶体管Q6导通，IBIAS较大，第二级放大器Q5处于AB类工作状态，同时Cb=C2+C1。

本实施例中，所述双模射频前端模组100还包括第四电容C4，所述第四电容C4的两端分别连接所述级间匹配电路3和所述第二级放大器Q5。通过第四电容C4可以将级间匹配电路3输出的信号进行隔直处理后输出至第二级放大器Q5的栅极。

本实施例中，所述双模射频前端模组100还包括第八电阻R8，所述第八电阻R8的第一端连接所述放大器偏置电路41的第五端，所述第八电阻R8的第二端连接至所述级间匹配电路3与所述第二级放大器Q5之间。第八电阻R8用于将放大器偏置电路41输出的偏置电流进行限流，输出更稳定的偏置电流至第二级放大器Q5的栅极，可靠性高。第八电阻R8为镇流电阻，可提高第二级放大器Q5的热稳定性。

本实施例中，所述第二级放大器Q5为NPN晶体管。第二级放大器Q5也可为其他类型晶体管。

本实施例中，所述第一晶体管Q1为NMOS管。第二晶体管Q6为PMOS管。当然，在可选的实施例中，所述第一晶体管Q1为PMOS管，第二晶体管Q6为NMOS管。或者，所述第一晶体管Q1为NMOS管，第二晶体管Q6为PMOS管。或者，所述第一晶体管Q1为PMOS管，第二晶体管Q6为NMOS管。或者也可以为双极型晶体管。具体根据实际情况进行选择，此处不再描述。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种双模射频前端模组，所述双模射频前端模组包括信号输入端、第一级放大器、级间匹配电路、第二级放大器、主偏置电路以及信号输出端；所述信号输入端、所述第一级放大器、所述级间匹配电路、所述第二级放大器以及所述信号输出端依次电连接，所述主偏置电路的输入端连接电源电压，所述主偏置电路的输出端连接至所述级间匹配电路与所述第二级放大器之间；其特征在于，

所述主偏置电路包括放大器偏置电路和电流调整电路，所述电流调整电路的第一端用于连接射频前端的输入端口，所述电流调整电路的第二端接地，所述电流调整电路的第三端分别连接所述电源电压和所述放大器偏置电路的第一端，所述电流调整电路的第四端连接所述放大器偏置电路的第二端；所述放大器偏置电路的第三端接地，所述放大器偏置电路的第四端连接所述电源电压，所述放大器偏置电路的第五端作为所述主偏置电路的输出端；所述放大器偏置电路的第五端输出偏置电流至所述第二级放大器的栅极；

所述电流调整电路用于调整偏置电流；所述放大器偏置电路用于将所述偏置电流进行放大处理后输出至所述第二级放大器的栅极；当所述放大器偏置电路的第五端输出低电平时，所述第二级放大器处于乙类或甲乙类工作状态；当所述放大器偏置电路的第五端输出高电平时，所述第二级放大器处于甲类工作状态。

2.如权利要求1所述的双模射频前端模组，其特征在于，所述电流调整电路包括第一电阻、第二电阻、第一晶体管及第三电阻；所述第一电阻的第一端作为所述电流调整电路的第一端，所述第一电阻的第二端分别连接所述第二电阻的第一端和所述第一晶体管的栅极，所述第二电阻的第二端作为所述电流调整电路的第二端；所述第一晶体管的漏极连接所述第三电阻的第一端，所述第三电阻的第二端作为所述电流调整电路的第三端，所述第一晶体管的源极作为所述电流调整电路的第四端。

3.如权利要求2所述的双模射频前端模组，其特征在于，所述放大器偏置电路包括第一三极管、第二三极管、第三三极管及第四电阻；所述第四电阻的第一端作为所述放大器偏置电路的第一端，所述第四电阻的第二端分别连接所述第一晶体管的源极和所述第一三极管的集电极，所述第一三极管的发射极连接所述第二三极管的集电极；所述第二三极管的集电极连接至所述第二三极管的基极，所述第二三极管的发射极作为所述放大器偏置电路的第三端；所述第一三极管的基极分别连接所述第一三极管的集电极和所述第三三极管的基极，所述第三三极管的集电极作为所述放大器偏置电路的第四端，所述第三三极管的发射极作为所述放大器偏置电路的第五端。

4.如权利要求1所述的双模射频前端模组，其特征在于，所述双模射频前端模组还包括第一电感，所述第一电感的第一端连接所述第二级放大器的漏极，所述第一电感的第二端连接至供电电压；所述第二级放大器的栅极连接所述级间匹配电路，所述第二级放大器的源极接地。

5.如权利要求1所述的双模射频前端模组，其特征在于，所述双模射频前端模组还包括输出匹配阻抗电路；所述输出匹配阻抗电路的输入端连接所述第二级放大器的漏极，所述输出匹配阻抗电路的输出端连接至所述信号输出端。

6.如权利要求5所述的双模射频前端模组，其特征在于，所述输出匹配阻抗电路包括第二电感、第三电感、第一电容、第二电容、第三电容、第二晶体管、第五电阻、第六电阻及第七电阻；

所述第二电感的第一端作为所述输出匹配阻抗电路的输入端，所述第二电感的第二端分别连接所述第一电容的第一端、所述第二电容的第一端和所述第三电感的第一端，所述第三电感的第二端作为所述输出匹配阻抗电路的输出端分别连接至所述第三电容的第一端和所述信号输出端；

所述第一电容的第二端分别连接所述第五电阻的第一端和所述第二晶体管的漏极，所述第二晶体管的源极接地，所述第二晶体管的栅极分别连接所述第六电阻的第一端和所述第七电阻的第一端，所述第六电阻的第二端连接所述输入端口，所述第七电阻的第二端接地，所述第五电阻的第二端连接至所述电源电压；

所述第二电容的第二端和所述第三电容的第二端分别接地。

7.如权利要求1所述的双模射频前端模组，其特征在于，所述双模射频前端模组还包括第四电容，所述第四电容的两端分别连接所述级间匹配电路和所述第二级放大器。

8.如权利要求1所述的双模射频前端模组，其特征在于，所述双模射频前端模组还包括第八电阻，所述第八电阻的第一端连接所述放大器偏置电路的第五端，所述第八电阻的第二端连接至所述级间匹配电路与所述第二级放大器之间。

9.如权利要求1所述的双模射频前端模组，其特征在于，所述第二级放大器为NPN晶体管。

10.如权利要求2所述的双模射频前端模组，其特征在于，所述第一晶体管为NMOS管。