CN116931415B - 一种双余度机电作动***控制器的自主式余度管理方法 - Google Patents
一种双余度机电作动***控制器的自主式余度管理方法 Download PDFInfo
- Publication number
- CN116931415B CN116931415B CN202311196389.7A CN202311196389A CN116931415B CN 116931415 B CN116931415 B CN 116931415B CN 202311196389 A CN202311196389 A CN 202311196389A CN 116931415 B CN116931415 B CN 116931415B
- Authority
- CN
- China
- Prior art keywords
- control channel
- redundancy control
- redundancy
- chip
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007726 management method Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 8
- 230000000903 blocking effect Effects 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 238000003786 synthesis reaction Methods 0.000 claims description 16
- 230000009977 dual effect Effects 0.000 claims description 14
- 238000004891 communication Methods 0.000 claims description 10
- 238000012546 transfer Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B9/00—Safety arrangements
- G05B9/02—Safety arrangements electric
- G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
本发明涉及自动控制技术领域，具体涉及一种双余度机电作动***控制器的自主式余度管理方法，包括：当主余度控制通道的逻辑综合芯片检测到主余度控制通道的算法执行芯片陷入故障时，主余度控制通道的逻辑综合芯片主导的余度控制通道切换；当备余度控制通道的算法执行芯片检测到主余度控制通道的算法执行芯片陷入故障时，备余度控制通道的算法执行芯片主导的余度控制通道切换；当备余度控制通道的逻辑综合芯片检测到主余度控制通道的逻辑综合芯片陷入故障时，备余度控制通道的逻辑综合芯片主导的余度控制通道切换。本方法在保证低成本的前提下，实现对余度控制通道切换，保证控制器的正常运行。
Description
技术领域
本发明涉及自动控制技术领域，具体涉及一种双余度机电作动***控制器的自主式余度管理方法。
背景技术
余度化的控制器广泛应用于对可靠性要求较高的应用场合，如机载机电作动***。三余度广泛用于余度化控制器的自我监控机制，其优点是三个子***可以形成一套三表决的自监控机制，以确定某个子***是否故障。但三套子***之间信号交联复杂，带来设计难度和生产成本增大。因此需要设计一种可靠的、能有效进行自监控的双余度机电作动***控制器自监控机制，在显著提高控制器可靠性的同时，有效降低设计和生产成本。
在双余度机电作动***中，需要驱动电机完成作动任务，由于电机驱动控制频率高，需要运算能力强的控制芯片执行其控制算法，使用浮点类处理器，如单片机、数字信号处理器作为***的算法执行芯片，完成***状态采集以及控制算法运算等任务，同时，在双余度机电作动***中，由于各个余度控制通道之间的信息交流、故障诊断以及余度管理的多任务需要，对双余度作动***控制器的外设接口、逻辑运算能力以及时序的准确性也提出了较高的要求。因此需要一款硬件资源丰富、配置灵活的芯片，来承担外扩接口、外扩存储、时序管理以及逻辑运算等任务。因此，基于双余度***处理较大数据量的需要，使用可编程逻辑芯片，如FPGA（Field Programmable Gate Array，可编程门阵列）、CPLD（ComplexProgrammable Logic Device，复杂可编程逻辑器件）等，作为***的逻辑综合芯片，来扩展硬件资源。
将作动***控制器余度化后，带来了如何对余度进行管理的问题，尤其是在控制器余度管理问题上，一个重点是要对控制芯片的故障进行监测，更重要的是在监测到故障后，实现两个余度控制通道之间可靠地余度控制通道切换。
现有技术中的***有主、从两个算法执行芯片（DSP，Digital SignalProcessor），通过心跳信号完成互检，同时通过SPI闭环检测主、从控制通道的通信，通过硬件搭建选择开关进行主、从余度控制通道切换，然而，该控制过程中在进行余度控制通道切换时需要增加硬件电路，故，其成本比较高和结构复杂度。
因此，需要提供一种双余度机电作动***控制器的自主式余度管理方法以解决上述问题。
发明内容
本发明提供一种双余度机电作动***控制器的自主式余度管理方法，通过两个通道内的芯片对余度的自主切换，以解决现有的余度控制通道切换时需要增加硬件电路，导致成本高，结构复杂的问题。
本发明的一种双余度机电作动***控制器的自主式余度管理方法采用如下技术方案：包括：
当主余度控制通道的逻辑综合芯片检测到主余度控制通道的算法执行芯片陷入故障时，由主余度控制通道的逻辑综合芯片主导的余度控制通道切换；
当备余度控制通道的算法执行芯片检测到主余度控制通道的算法执行芯片陷入故障时，由备余度控制通道的算法执行芯片主导的余度控制通道切换；
当备余度控制通道的逻辑综合芯片检测到主余度控制通道的逻辑综合芯片陷入故障时，由备余度控制通道的逻辑综合芯片主导的余度控制通道切换。
优选的，当主余度控制通道的逻辑综合芯片检测到主余度控制通道的算法执行芯片陷入故障时，余度控制通道切换的步骤为：
通过主余度控制通道的逻辑综合芯片封锁主余度控制通道的输出；
并通过主余度控制通道的逻辑综合芯片将余度控制权移交给备余度控制通道的算法执行芯片；
通过备余度控制通道的算法执行芯片向备余度控制通道的逻辑综合芯片发送开启备余度控制通道的输出指令；
在备余度控制通道的逻辑综合芯片接收到备余度控制通道的输出指令后，并控制备余度控制通道开始输出。
优选的，当备余度控制通道的算法执行芯片检测到主余度控制通道的算法执行芯片陷入故障时，余度控制通道切换的步骤为：
通过主余度控制通道的逻辑综合芯片封锁主余度控制通道的输出；
并通过主余度控制通道的逻辑综合芯片将余度控制权移交给备余度控制通道的算法执行芯片；
通过备余度控制通道的算法执行芯片向备余度控制通道的逻辑综合芯片发送开启备余度控制通道的输出指令；
在备余度控制通道的逻辑综合芯片接收到备余度控制通道的输出指令后，并控制备余度控制通道开始输出。
优选的，通过主余度控制通道的逻辑综合芯片封锁主余度控制通道的输出的步骤包括：
备余度控制通道的算法执行芯片通过I/O端口，向主余度控制通道的逻辑综合芯片发出封锁主余度控制通道输出指令；
在封锁主余度控制通道的输出指令被主余度控制通道的逻辑综合芯片接收后，封锁主余度控制通道的输出。
优选的，当备余度控制通道的逻辑综合芯片检测到主余度控制通道的逻辑综合芯片陷入故障时，余度控制通道切换的步骤为：
通过主余度控制通道的逻辑综合芯片封锁主余度控制通道的输出；
并通过主余度控制通道的逻辑综合芯片将余度控制权移交给备余度控制通道的算法执行芯片；
通过备余度控制通道的算法执行芯片向备余度控制通道的逻辑综合芯片发送开启备余度控制通道的输出指令；
在备余度控制通道的逻辑综合芯片接收到备余度控制通道的输出指令后，并控制备余度控制通道开始输出。
优选的，通过主余度控制通道的逻辑综合芯片将余度控制权移交给备余度控制通道的算法执行芯片的步骤包括：
主余度控制通道的逻辑综合芯片通过I/O端口，向备余度控制通道的算法执行芯片发出余度控制权移交指令；
备余度控制通道的算法执行芯片接收余度控制权移交指令，并进行余度控制。
优选的，备余度控制通道的算法执行芯片是通过并行通信总线，向备余度控制通道的逻辑综合芯片发送开启备余度控制通道的输出指令。
优选的，通过主余度控制通道的逻辑综合芯片封锁主余度控制通道的输出的步骤包括：
备余度控制通道的逻辑综合芯片通过I/O端口，向主余度控制通道的算法执行芯片发送封锁主余度控制通道的输出的指令；
主余度控制通道的算法执行芯片通过I/O端口，向主余度控制通道的逻辑综合芯片发送逻辑触发指令；
在逻辑触发指令被主余度控制通道的逻辑综合芯片接收后，封锁主余度控制通道的输出。
优选的，通过主余度控制通道的逻辑综合芯片的内部逻辑电路封锁主余度控制通道的输出。
优选的，还包括：
当主余度控制通道的逻辑综合芯片检测到备余度控制通道的逻辑综合芯片陷入故障时，本次上电工作期间不进行余度控制通道切换；
备余度控制通道的逻辑综合芯片检测到备余度控制通道的算法执行芯片故障时，本次上电工作期间不再进行余度控制通道切换。
本发明的有益效果是：
通过主余度控制通道的逻辑综合芯片检测到主余度控制通道的算法执行芯片，来进行主余度控制通道内部的算法执行芯片是否故障，通过备余度控制通道的算法执行芯片检测主余度控制通道的算法执行芯片之间的通信，来判断主余度控制通道的算法执行芯片是否故障，并在判断为故障时进行余度控制通道切换，通过备余度控制通道的逻辑综合芯片检测余度控制通道的逻辑综合芯片是否故障，并在判断为故障时进行余度控制通道切换，即本发明的余度控制通道切换都是通过两个控制通道内的芯片进行完成的，不需要外接电路或者芯片，故此，本发明的在保证低成本的前提下，实现对余度控制通道切换，保证控制器的正常运行。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的一种双余度机电作动***控制器的自主式余度管理方法的流程图。
图2为本发明的一种双余度机电作动***控制器的自主式余度管理方法的两个控制通道之间通信的示意图。
图3为本发明的一种双余度机电作动***控制器的自主式余度管理方法中的主余度控制通道的逻辑综合芯片主导余度控制通道切换时的示意图。
图4为本发明的一种双余度机电作动***控制器的自主式余度管理方法中的备余度控制通道的算法执行芯片主导余度控制通道切换时的示意图。
图5为本发明的一种双余度机电作动***控制器的自主式余度管理方法中的备余度控制通道的逻辑综合芯片主导余度控制通道切换时的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的一种双余度机电作动***控制器的自主式余度管理方法的实施例，如图1所示，包括：
S1、当主余度控制通道的逻辑综合芯片检测到主余度控制通道的算法执行芯片陷入故障时，由主余度控制通道的逻辑综合芯片主导的余度控制通道切换。
具体的，如图1、图2和图3所示，步骤S1中的余度控制通道切换的具体步骤为：通过主余度控制通道的逻辑综合芯片C封锁主余度控制通道的输出（即逻辑综合芯片C封锁主余度控制通道的输出在逻辑综合芯片C内部进行）；如图3所示，并通过主余度控制通道的逻辑综合芯片C将余度控制权移交给备余度控制通道的算法执行芯片B；通过备余度控制通道的算法执行芯片B向备余度控制通道的逻辑综合芯片D发送开启备余度控制通道的输出指令。
其中，如图2和图3所示，本实施的S1步骤中通过主余度控制通道的逻辑综合芯片C将余度控制权移交给备余度控制通道的算法执行芯片B的具体步骤为：主余度控制通道的逻辑综合芯片C通过I/O端口，向备余度控制通道的算法执行芯片B发出余度控制权移交指令；备余度控制通道的算法执行芯片B接收余度控制权移交指令，此时即完成了余度控制权的移交。
其中，如图2和图3所示，步骤S1中的备余度控制通道的算法执行芯片B是通过并行通信总线，向备余度控制通道的逻辑综合芯片D发送开启备余度控制通道的输出指令，备余度控制通道的逻辑综合芯片D接收到备余度控制通道的输出指令，并控制备余度控制通道开始输出，至此，完成余度控制通道切换。
S2、当备余度控制通道的算法执行芯片检测到主余度控制通道的算法执行芯片陷入故障时，由备余度控制通道的算法执行芯片主导的余度控制通道切换；
具体的，如图1、图2和图4所示，步骤S2中的余度控制通道切换的具体步骤为：通过主余度控制通道的逻辑综合芯片C封锁主余度控制通道的输出；并通过主余度控制通道的逻辑综合芯片C将余度控制权移交给备余度控制通道的算法执行芯片B；通过备余度控制通道的算法执行芯片B向备余度控制通道的逻辑综合芯片D发送开启备余度控制通道的输出指令，备余度控制通道的逻辑综合芯片D接收到备余度控制通道的输出指令，并控制备余度控制通道开始输出，至此，完成余度控制通道切换。
其中，如图2和图4所示，在步骤S2中，通过主余度控制通道的逻辑综合芯片C封锁主余度控制通道的输出时，由于当前的当备余度控制通道的算法执行芯片检测到主余度控制通道的算法执行芯片陷入故障（即备余度控制通道的算法执行芯片B检测到与主余度控制通道的算法执行芯片A之间的通信失效），故需要通过备余度控制通道的算法执行芯片B通过I/O端口，向主余度控制通道的逻辑综合芯片C发出封锁主余度控制通道输出指令；在封锁主余度控制通道的输出指令被主余度控制通道的逻辑综合芯片C接收后，通过主余度控制通道的逻辑综合芯片C的内部逻辑电路封锁主余度控制通道的输出。
其中，如图2和图4所示，在步骤S2中，通过主余度控制通道的逻辑综合芯片C将余度控制权移交给备余度控制通道的算法执行芯片B的具体步骤为：主余度控制通道的逻辑综合芯片C通过I/O端口，向备余度控制通道的算法执行芯片B发出余度控制权移交指令；备余度控制通道的算法执行芯片B接收余度控制权移交指令，并进行余度控制，此时即完成了余度控制权的移交。
其中，在步骤S2中，如图4所示，具体的，备余度控制通道的算法执行芯片B是通过并行通信总线，向备余度控制通道的逻辑综合芯片D发送开启备余度控制通道的输出指令。
S3、当备余度控制通道的逻辑综合芯片检测到主余度控制通道的逻辑综合芯片陷入故障时，由备余度控制通道的逻辑综合芯片主导的余度控制通道切换；
具体的，如图1、图2和图5所示，S3步骤中的余度控制通道切换的步骤为：通过主余度控制通道的逻辑综合芯片C封锁主余度控制通道的输出；并通过主余度控制通道的逻辑综合芯片C将余度控制权移交给备余度控制通道的算法执行芯片B；通过备余度控制通道的算法执行芯片向备余度控制通道的逻辑综合芯片D发送开启备余度控制通道的输出指令；备余度控制通道的逻辑综合芯片D接收到备余度控制通道的输出指令，并控制备余度控制通道开始输出。
其中，S3步骤中，通过主余度控制通道的逻辑综合芯片C将余度控制权移交给备余度控制通道的算法执行芯片B的步骤包括：如图2和图5所示，主余度控制通道的逻辑综合芯片C是通过I/O端口，向备余度控制通道的算法执行芯片B发出余度控制权移交指令；当备余度控制通道的算法执行芯片B接收到余度控制权移交指令，并进行余度控制，即完成了余度控制权的移交。
其中，如图2和图5所示，S3步骤中通过主余度控制通道的逻辑综合芯片C封锁主余度控制通道的输出的步骤包括：备余度控制通道的逻辑综合芯片D通过I/O端口，向主余度控制通道的算法执行芯片A发送封锁主余度控制通道的输出的指令；主余度控制通道的算法执行芯片A通过I/O端口，向主余度控制通道的逻辑综合芯片C发送逻辑触发指令；在逻辑触发指令被主余度控制通道的逻辑综合芯片C接收后，逻辑综合芯片C封锁主余度控制通道的输出，其中，进行主控制通道的输出封锁是通过主余度控制通道的逻辑综合芯片C的内部逻辑电路进行封锁的。
其中，如图5所示，S3步骤中备余度控制通道的算法执行芯片B是通过并行通信总线，向备余度控制通道的逻辑综合芯片D发送开启备余度控制通道的输出指令的。
需要说明的是，本发明中还包括：当主余度控制通道的逻辑综合芯片C检测到备余度控制通道的逻辑综合芯片D陷入故障时，以及当备余度控制通道的逻辑综合芯片D检测到备余度控制通道的算法执行芯片B故障时，说明备余度控制通道的逻辑综合芯片D或者备余度控制通道的算法执行芯片B并不能使用，故本次上电工作期间均不再进行余度控制通道切换。
综上所述，本发明实施例提供的一种双余度机电作动***控制器的自主式余度管理方法，通过主余度控制通道的逻辑综合芯片检测到主余度控制通道的算法执行芯片，来进行主余度控制通道内部的算法执行芯片是否故障，通过备余度控制通道的算法执行芯片检测主余度控制通道的算法执行芯片之间的通信，来判断主余度控制通道的算法执行芯片是否故障，并在判断为故障时进行余度控制通道切换，通过备余度控制通道的逻辑综合芯片检测余度控制通道的逻辑综合芯片是否故障，并在判断为故障时进行余度控制通道切换，即本发明的余度控制通道切换都是通过两个控制通道内的芯片进行完成的，不需要外接电路或者芯片，故此，本发明的在保证低成本的前提下，实现对余度控制通道切换，保证控制器的正常运行。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种双余度机电作动***控制器的自主式余度管理方法，其特征在于，包括：
当主余度控制通道的逻辑综合芯片检测到主余度控制通道的算法执行芯片陷入故障时，由主余度控制通道的逻辑综合芯片主导的余度控制通道切换；当主余度控制通道的逻辑综合芯片检测到主余度控制通道的算法执行芯片陷入故障时，余度控制通道切换的步骤为：通过主余度控制通道的逻辑综合芯片封锁主余度控制通道的输出；并通过主余度控制通道的逻辑综合芯片将余度控制权移交给备余度控制通道的算法执行芯片；通过备余度控制通道的算法执行芯片向备余度控制通道的逻辑综合芯片发送开启备余度控制通道的输出指令；在备余度控制通道的逻辑综合芯片接收到备余度控制通道的输出指令后，并控制备余度控制通道开始输出；
当备余度控制通道的算法执行芯片检测到主余度控制通道的算法执行芯片陷入故障时，由备余度控制通道的算法执行芯片主导的余度控制通道切换；当备余度控制通道的算法执行芯片检测到主余度控制通道的算法执行芯片陷入故障时，余度控制通道切换的步骤为：通过主余度控制通道的逻辑综合芯片封锁主余度控制通道的输出；并通过主余度控制通道的逻辑综合芯片将余度控制权移交给备余度控制通道的算法执行芯片；通过备余度控制通道的算法执行芯片向备余度控制通道的逻辑综合芯片发送开启备余度控制通道的输出指令；在备余度控制通道的逻辑综合芯片接收到备余度控制通道的输出指令后，并控制备余度控制通道开始输出；
当备余度控制通道的逻辑综合芯片检测到主余度控制通道的逻辑综合芯片陷入故障时，由备余度控制通道的逻辑综合芯片主导的余度控制通道切换；当备余度控制通道的逻辑综合芯片检测到主余度控制通道的逻辑综合芯片陷入故障时，余度控制通道切换的步骤为：通过主余度控制通道的逻辑综合芯片封锁主余度控制通道的输出；并通过主余度控制通道的逻辑综合芯片将余度控制权移交给备余度控制通道的算法执行芯片；通过备余度控制通道的算法执行芯片向备余度控制通道的逻辑综合芯片发送开启备余度控制通道的输出指令；在备余度控制通道的逻辑综合芯片接收到备余度控制通道的输出指令后，并控制备余度控制通道开始输出。
2.根据权利要求1所述的一种双余度机电作动***控制器的自主式余度管理方法，其特征在于，通过主余度控制通道的逻辑综合芯片封锁主余度控制通道的输出的步骤包括：
备余度控制通道的算法执行芯片通过I/O端口，向主余度控制通道的逻辑综合芯片发出封锁主余度控制通道输出指令；
在所述封锁主余度控制通道的输出指令被主余度控制通道的逻辑综合芯片接收后，封锁主余度控制通道的输出。
3.根据权利要求1所述的一种双余度机电作动***控制器的自主式余度管理方法，其特征在于，通过主余度控制通道的逻辑综合芯片将余度控制权移交给备余度控制通道的算法执行芯片的步骤包括：
主余度控制通道的逻辑综合芯片通过I/O端口，向备余度控制通道的算法执行芯片发出余度控制权移交指令；
备余度控制通道的算法执行芯片接收余度控制权移交指令，并进行余度控制。
4.根据权利要求1所述的一种双余度机电作动***控制器的自主式余度管理方法，其特征在于，备余度控制通道的算法执行芯片是通过并行通信总线，向备余度控制通道的逻辑综合芯片发送开启备余度控制通道的输出指令。
5.根据权利要求1所述的一种双余度机电作动***控制器的自主式余度管理方法，其特征在于，通过主余度控制通道的逻辑综合芯片封锁主余度控制通道的输出的步骤包括：
备余度控制通道的逻辑综合芯片通过I/O端口，向主余度控制通道的算法执行芯片发送封锁主余度控制通道的输出的指令；
主余度控制通道的算法执行芯片通过I/O端口，向主余度控制通道的逻辑综合芯片发送逻辑触发指令；
在逻辑触发指令被主余度控制通道的逻辑综合芯片接收后，封锁主余度控制通道的输出。
6.根据权利要求1或2或5所述的一种双余度机电作动***控制器的自主式余度管理方法，其特征在于，通过主余度控制通道的逻辑综合芯片的内部逻辑电路封锁主余度控制通道的输出。
7.根据权利要求1所述的一种双余度机电作动***控制器的自主式余度管理方法，其特征在于，还包括：
当主余度控制通道的逻辑综合芯片检测到备余度控制通道的逻辑综合芯片陷入故障时，本次上电工作期间不进行余度控制通道切换；
备余度控制通道的逻辑综合芯片检测到备余度控制通道的算法执行芯片故障时，本次上电工作期间不再进行余度控制通道切换。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311196389.7A CN116931415B (zh) | 2023-09-18 | 2023-09-18 | 一种双余度机电作动***控制器的自主式余度管理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311196389.7A CN116931415B (zh) | 2023-09-18 | 2023-09-18 | 一种双余度机电作动***控制器的自主式余度管理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116931415A CN116931415A (zh) | 2023-10-24 |
| CN116931415B true CN116931415B (zh) | 2023-12-19 |
Family
ID=88377523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311196389.7A Active CN116931415B (zh) | 2023-09-18 | 2023-09-18 | 一种双余度机电作动***控制器的自主式余度管理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116931415B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101833536A (zh) * | 2010-04-16 | 2010-09-15 | 北京航空航天大学 | 一种冗余仲裁机制的可重构星载计算机 |
| CN106444514A (zh) * | 2016-10-21 | 2017-02-22 | 中国运载火箭技术研究院 | 一种基于逻辑帧交互的高可靠双余度动力控制器 |
| CN106933094A (zh) * | 2017-03-01 | 2017-07-07 | 北京天恒长鹰科技股份有限公司 | 一种双余度机载飞控计算机 |
| CN111352338A (zh) * | 2018-12-20 | 2020-06-30 | 海鹰航空通用装备有限责任公司 | 一种双余度飞控计算机及余度管理方法 |
| WO2021212325A1 (zh) * | 2020-04-21 | 2021-10-28 | 深圳市大疆创新科技有限公司 | 双飞控切换方法、飞控***和飞行器 |
| CN114594671A (zh) * | 2022-03-07 | 2022-06-07 | 上海航天电子通讯设备研究所 | 一种宇航双冗余空间通信设备的故障自诊断和自主切换***及方法 |
| CN114690618A (zh) * | 2022-04-20 | 2022-07-01 | 沃飞长空科技(成都)有限公司 | 飞控计算机备份切换方法、装置、设备及存储介质 |
| CN115827320A (zh) * | 2022-11-11 | 2023-03-21 | 中国航空工业集团公司西安飞行自动控制研究所 | 一种基于fpga的双余度飞控计算机控制装置及方法 |
| CN115826393A (zh) * | 2023-02-15 | 2023-03-21 | 西安羚控电子科技有限公司 | 一种飞控***的双余度管理方法及装置 |
| CN116166476A (zh) * | 2022-12-28 | 2023-05-26 | 苏州长风航空电子有限公司 | 一种机载多功能显示器双余度架构仲裁处理方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2012347871B2 (en) * | 2011-12-06 | 2017-11-23 | Domain Surgical Inc. | System and method of controlling power delivery to a surgical instrument |
| DE102012002494A1 (de) * | 2012-02-10 | 2013-08-14 | Phoenix Contact Gmbh & Co. Kg | Alternative Synchronisationsverbindungen zwischen redundanten Steuerungseinrichtungen |
-
2023
- 2023-09-18 CN CN202311196389.7A patent/CN116931415B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101833536A (zh) * | 2010-04-16 | 2010-09-15 | 北京航空航天大学 | 一种冗余仲裁机制的可重构星载计算机 |
| CN106444514A (zh) * | 2016-10-21 | 2017-02-22 | 中国运载火箭技术研究院 | 一种基于逻辑帧交互的高可靠双余度动力控制器 |
| CN106933094A (zh) * | 2017-03-01 | 2017-07-07 | 北京天恒长鹰科技股份有限公司 | 一种双余度机载飞控计算机 |
| CN111352338A (zh) * | 2018-12-20 | 2020-06-30 | 海鹰航空通用装备有限责任公司 | 一种双余度飞控计算机及余度管理方法 |
| WO2021212325A1 (zh) * | 2020-04-21 | 2021-10-28 | 深圳市大疆创新科技有限公司 | 双飞控切换方法、飞控***和飞行器 |
| CN114594671A (zh) * | 2022-03-07 | 2022-06-07 | 上海航天电子通讯设备研究所 | 一种宇航双冗余空间通信设备的故障自诊断和自主切换***及方法 |
| CN114690618A (zh) * | 2022-04-20 | 2022-07-01 | 沃飞长空科技(成都)有限公司 | 飞控计算机备份切换方法、装置、设备及存储介质 |
| CN115827320A (zh) * | 2022-11-11 | 2023-03-21 | 中国航空工业集团公司西安飞行自动控制研究所 | 一种基于fpga的双余度飞控计算机控制装置及方法 |
| CN116166476A (zh) * | 2022-12-28 | 2023-05-26 | 苏州长风航空电子有限公司 | 一种机载多功能显示器双余度架构仲裁处理方法 |
| CN115826393A (zh) * | 2023-02-15 | 2023-03-21 | 西安羚控电子科技有限公司 | 一种飞控***的双余度管理方法及装置 |
Non-Patent Citations (1)
| Title |
|---|
| 双余度机载计算机余度管理及其实现方法研究;徐杰;张蕾;张弛;牛伟;;信息通信(第03期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116931415A (zh) | 2023-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101634959B (zh) | 一种基于嵌入式cpu的双机冗余容错*** | |
| CN101910972B (zh) | 主装置用接口装置、附属装置用接口装置、主装置、附属装置、通信***、以及接口电压切换方法 | |
| CN103647781A (zh) | 一种基于设备冗余和网络冗余的混合冗余可编程控制*** | |
| CN101251816B (zh) | 一种用于可编程器件的冗余***及其冗余实现方法 | |
| CN103955188A (zh) | 支持冗余切换功能的控制***及方法 | |
| CN101882097A (zh) | 一种主控板、嵌入式***及嵌入式***的备份方法 | |
| CN106648997A (zh) | 一种基于非实时操作***的主从双机切换方法 | |
| CN105259863A (zh) | 一种plc温备份冗余方法及*** | |
| CN116931415B (zh) | 一种双余度机电作动***控制器的自主式余度管理方法 | |
| JPH1115502A (ja) | ディジタル制御装置 | |
| CN103793300B (zh) | 一种双机热备***中快速主备切换装置和主备切换方法 | |
| CN109306875A (zh) | 一种汽轮机deh双控制器同步热备冗余切换装置及方法 | |
| US9207741B2 (en) | Storage apparatus, controller module, and storage apparatus control method | |
| CN110095975A (zh) | 一种冗余控制*** | |
| CN111045863B (zh) | 一种传感器数据分配网络故障容错架构及方法 | |
| CN101430550A (zh) | 发动机冗余电控***切换控制方法 | |
| CN112506633B (zh) | 一种多机冗余***及处理方法 | |
| CN1420413A (zh) | 控制计算机主机与显示器同时开关的方法及其控制装置 | |
| CN113050407A (zh) | 一种分布式处理***主备控制器确定及切换方法 | |
| CN104657304B (zh) | 电子控制单元 | |
| US7016995B1 (en) | Systems and methods for preventing disruption of one or more system buses | |
| JPH0462081B2 (zh) | ||
| CN216014243U (zh) | 双核心外设数字接口切换*** | |
| JPH10124103A (ja) | 代替制御機能付きブリッジ装置及び制御代替方法 | |
| CN112380083B (zh) | 一种bmc主备切换稳定性测试方法和*** |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |