CN116918047A - ***级封装器件、电子设备、***级封装器件的制作方法 - Google Patents
***级封装器件、电子设备、***级封装器件的制作方法 Download PDFInfo
- Publication number
- CN116918047A CN116918047A CN202280008647.1A CN202280008647A CN116918047A CN 116918047 A CN116918047 A CN 116918047A CN 202280008647 A CN202280008647 A CN 202280008647A CN 116918047 A CN116918047 A CN 116918047A
- Authority
- CN
- China
- Prior art keywords
- pcb
- electronic devices
- carrier plate
- electronic
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 238000004806 packaging method and process Methods 0.000 claims abstract description 6
- 239000005022 packaging material Substances 0.000 claims abstract description 5
- 229910000679 solder Inorganic materials 0.000 claims description 47
- 239000000463 material Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 11
- 238000003860 storage Methods 0.000 claims description 9
- 238000011990 functional testing Methods 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 5
- 238000013461 design Methods 0.000 description 28
- 230000010354 integration Effects 0.000 description 17
- 230000003993 interaction Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920006267 polyester film Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000000135 prohibitive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Combinations Of Printed Boards (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
本申请提供***级封装器件、电子设备、***级封装器件的制作方法，提升PCB兼容器件灵活性，减少PCB面积，可以降低PCB成本。***级封装器件包括第一载板；多个电子器件，分别设置在所述第一载板上，所述第一载板用于实现所述多个电子器件中的至少两个电子器件之间的电连接；所述多个电子器件中的至少一个电子器件包括封装的集成电路；封装材料，用于将所述多个电子器件封装在所述第一载板上。
Description
本申请涉及电子技术领域，尤其涉及***级封装器件、电子设备、***级封装器件的制作方法。
目前，电子设备中印制电路板(printed circuit board，PCB)集成器件越来越多，导致PCB需要具有较多的金属层和绝缘层，并且PCB面积也变大。PCB层数过多，造成成本过高，PCB的面积变大，会占用电子设备的大量空间，不利于电子设备小型化。并且PCB上的器件均需要满足PCB电源、走线、焊球距离、输入输出(input/output，I/O)管脚布局、I/O纵深等约束(简称PCB约束)。这些约束使得PCB兼容性灵活性较差，一些不满足约束的器件无法应用在PCB上。
发明内容
本申请提供一种***级封装器件、电子设备、***级封装器件的制作方法，提升PCB兼容器件灵活性，减少PCB面积，可以降低PCB成本。
第一方面，本申请实施例提供一种***级封装器件，可以包括第一载板、设置在第一载板的多个电子器件和封装材料。第一载板可以实现多个电子器件中至少两个电子器件之间的电连接。第一载板可以支持所述至少两个电子器件的信号交互，或者电能传输等。本申请提供的***级封装器件中的多个电子器件中可以存在至少一个电子器件包括封装的集成电路。封装材料可以将多个电子器件封装在第一载板上。
本申请实施例中，***封装器件可以将原PCB上的电子器件或者不满足PCB约束的电子器件，封装在第一载板上，可使得电子器件通过第一载板连接到PCB上。***级封装器件中的多个电子器件可以不设置在PCB上，而是封装在第一载板上，从而实现减少集成在PCB上的器件数量，使得PCB具有较少金属层和绝缘层，降低PCB成本。并且可以减少器件占用PCB的面积，PCB可以具有更小面积，实现PCB小型化，便于减少占用电子设备的空间，利于电子设备小型化。***封装器件中的多个电子器件可以通过第一载板实现功能，或者通过第一载板与其它电子器件电连接。使得***封装器件中的电子器件之间不需要通过PCB进行电连接。第一载板上的电子器件可以包括封装的集成电路。封装的集成电路封装在第一载板上，可以不影响PCB上的电子器件。封装的集成电路可以为已经封装过的集成电路。例如封装的集成电路，可以为封装后的芯片，而非裸片。一些场景中，例如调整PCB集成的器件场景中，封装的集成电路可以不需要符合PCB约束。本申请实施例提供的***级封装器件可以便于PCB通过第一载板与不符合PCB约束的电子器件电连接，可使PCB可以集成不符合PCB约束的电子器件，提升PCB兼容电子器件的灵活性。相比于重新设计PCB来说，本申请实施例提供的***级封装器件使PCB可以兼容不符合PCB约束的电子器件，不需要废弃PCB，这样的设计具有较低成本。而且将在***级封装器件的第一载板上增设已封装的集成电路，不需要占用PCB的面积，降低已封装的集成电路占用PCB的面积，提升PCB的集成度。
一种可能的设计中，所述多个电子器件还包括至少一个分立器件。分立器件可以为封 装过的器件，或称已封装的器件。一些示例中，所述至少一个分立器件可以为下一种或多种器件：电容、电阻、滤波器、供电组件、存储组件。或者说，第一载板上还可以设置有电容、电阻、滤波器、供电组件、存储组件等。***级封装器件可以将电容、电阻、滤波器、供电组件、存储组件等与封装的集成电路合封在第一载板上。第一载板上的电子器件的电连接，不需要通过PCB，或者说第一载板上的电子器件的电连接对PCB是不可见。在一些场景中，将PCB上的一些分立器件、芯片等电子器件可以设置在第一载板上，利用第一载板再次封装，可减少占用PCB面积，提高PCB的集成度。
一种可能的设计中，第一载板可以具有第一表面。第一表面上可以设置有至少一个第一触点。所述第一触点可以用于连接所述多个电子器件中的一个电子器件。在本申请实施例提供的***级封装器件中，第一载板上具有一个或多个第一触点，能够连接电子器件。调整后的功能模块不满足PCB约束时或者调整后的电子器件不满足PCB约束时，可以通过连接第一载板上的第一触点，实现与PCB电连接。
一种可能的设计中，第一载板上的第一触点可以包括焊球和焊盘中的一个或多个，实现***级封装器件中的第一载板可以通过焊球或者焊盘与所述多个电子器件中的电子器件电连接。第一载板上的电子器件之间交互可以不通过PCB，实现第一载板上的多个电子器件对PCB不可见。这样的设计可以简化PCB与电子器件的连线，也可以减少PCB上电子器件。
一种可能的设计中，第一载板上的第一触点包括多个焊球时，多个焊球中可以存在两个焊球的距离小于1毫米，和/或，所述距离大于0.3毫米。所述两个焊球的距离可以不需符合PCB的约束。第一载板上的电子器件之间的距离约束可以较低，第一载板上的器件密度，如I/O排布密度可以更为灵活。
在一些示例中，所述两个焊球的距离可以为0.65毫米。可见，第一载板上所述两个焊球分别连接的第一电子器件之间的距离约束较低。
一种可能的设计中，第一载板可以包括一种或多种基板材料，便于第一载板上形成电子器件或者内嵌电子器件。
一种可能的设计中，第一载板的第一表面设置有至少一个电子器件。第一载板上可以形成有所述多个电子器件中的至少一个电子器件，有利于提高第一载板的集成度，从而提升PCB的集成度，减少占用PCB面积。
一种可能的设计中，所述第一载板的第二表面设置有至少一个第二触点，所述第二触点用于连接所述PCB，所述第二表面与所述第一表面相对。在本申请实施例中，第一载板的第二表面触点可以连接PCB。第一载板的第一表面可以连接所述多个电子器件中的电子器件，第二表面可以连接PCB，提升PCB集成度。
一种可能的设计中，第一载板的第二表面设置的所述第二触点可以包括焊球和焊盘中的一个或多个。第二表面设置的第二触点可以符合PCB约束，以便于第一载板与PCB连接。第一载板的第一表面和第二表面可以分别连接所述多个电子器件，提升第一载板的集成度，从而减少占用PCB面积，并且第一载板上的电子器件可以对PCB是不可见的，能够简化PCB界面。
一种可能的设计中，第一载板的所述第二表面可以设置有所述多个电子器件中的至少一个电子器件。第一载板的第二表面上形成电子器件，可见第一载板可以集成更多的电子器件，具有较高集成度的第一载板可以利于提升PCB的集成度。
一种可能的设计中，第一载板可以嵌设有所述多个电子器件中的至少一个电子器件。本申请实施例提供的***级封装器件的第一载板还可以嵌设第一电子器件，进一步提高第一载板集成度。第一载板设置的第一电子器件密度更高，可使第一载板支持较高密度的I/O排布。
一种可能的设计中，第一载板设置的第一功能模块中的第一电子器件为已封装器件，或者为通过功能测试(functional test，FT)的器件。已封装器件和通过FT器件具有较高的良品率。第一载板设置的第一功能模块中的电子器件为已封装器件或者FT器件，有利于提升PCB整体的良品率。
第二方面，本申请实施例还提供一种电子设备，可以包括PCB以及如第一方面及其设计任一项所述的***级封装器件。***级封装器件的第一载板可以设置在PCB上。电子设备的第一功能模块中的电子器件可以设置在第一载板上，第二功能模块可以设置在PCB上。这样的设计可以减少设置在PCB的电子器件数量，从而不需要PCB具有较多金属层和绝缘层，减少成本。并且电子器件设置在第一载板上，可以减少占用PCB的面积，缩小PCB的面积，有利于减少占用电子设备的空间，电子设备小型化。在一些场景中，通过***级封装器件可以使PCB兼容不符合PCB约束的功能模块或者电子器件。***级封装器件的I/O布局密度可以较高，集成更多的电子器件，减少PCB连接的电子器件的数量以及连线，实现减少电子器件占用PCB面积。通过***级封装器件可以提升PCB兼容灵活性，有利于优化电子设备性能。
第三方面，本申请实施例还提供一种***级封装器件的制作方法，所述方法包括：将多个电子器件设置于第一载板上，所述第一载板用于实现所述多个电子器件中的至少两个电子器件之间的电连接；其中，所述多个电子器件中的至少一个电子器件包括封装的集成电路。利用封装材料将所述多个电子器件封装在所述第一载板上。
本申请实施例中，将封装的集成电路设置在第一载板上，并利用封装材料将该集成电路封装在第一载板上。这样的设计，利于减少第一载板连接的PCB的占用面积，减少PCB的成本。实现成本较低，可以避免因封装的集成电路不满足PCB约束，而重新设计PCB造成的资源浪费。
一种可能的设计中，所述方法还包括：将至少一个分立器件设置于所述第一载板上。一些场景中，可以利用封装材料可以将所述分立器件与所述封装的集成电路一同封装在所述第一载板上。
一种可能的设计中，所述至少一个分立器件可以包括如下一种或多种器件电容、电阻、滤波器、供电组件、存储组件。本申请实施例中，设置在第一载板上的电子器件还可以包括电容、电阻、滤波器、供电组件、存储组件等分立器件。增加第一载板的集成的电子器件数量和类型，利于缩小PCB的面积，降低PCB成本。
一种可能的设计中，所述方法还包括：将所述第一载板设置在印制电路板PCB上，使所述第一载板上的至少一个电子器件与所述PCB上的电子器件之间的电连接。本申请实施例中，将第一载板设置在PCB上，可以实现第一载板上的电子器件与PCB的电子器件之间的电连接。
一种可能的设计中，所述方法还包括：在所述第一载板上形成至少一个电子器件；或者，在所述第一载板内嵌至少一个电子器件。本申请实施例中，为提高第一载板的集成度，在第一载板上可以形成电子器件，或者第一载板内嵌电子器件。
上述第二方面和第三方面可以达到的技术效果请参照上述第一方面中相应设计可以达到的技术效果描述，这里不再重复赘述。
图1为一种PCB的结构示意图；
图2为一种***级封装器件的结构示意图；
图3为一种***级封装器件的具体结构示意图；
图4为另一种***级封装器件的具体结构示意图；
图5为未连接***级封装器件的PCB与连接***级封装器件的PCB情况示意图。
为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述。方法实施例中的具体操作方法也可以应用于装置实施例或***实施例中。需要说明的是，在本申请的描述中“至少一个”是指一个或多个，其中，多个是指两个或两个以上。鉴于此，本发明实施例中也可以将“多个”理解为“至少两个”。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，字符“/”，如无特殊说明，一般表示前后关联对象是一种“或”的关系。另外，需要理解的是，在本申请的描述中，“第一”、“第二”等词汇，仅用于区分描述的目的，而不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。
需要指出的是，本申请实施例中“连接”可以理解为电连接，两个电学元件连接可以是两个电学元件之间的直接或间接连接。例如，A与B连接，既可以是A与B直接连接，也可以是A与B之间通过一个或多个其它电学元件间接连接，例如A与B连接，也可以是A与C直接连接，C与B直接连接，A与B之间通过C实现了连接。在一些场景下，“连接”也可以理解为耦合，如两个电感之间的电磁耦合。总之，A与B之间连接，可以使A与B之间能够传输电能。
电子设备中的PCB出厂后，PCB上可以设有多个功能模块，各功能模块中的器件均集成在PCB上。如图1中的(a)所示，假设PCB上的多个功能模块包括的电子器件记为器件A、器件B、器件C、器件D、器件E、器件F、器件G、器件H、器件I、器件I、器件J。器件A至器件J均集成在PCB上，各器件均与PCB连接。器件之间可以通过PCB交互。如图1中的(b)所示，现有PCB为集成全部的电子器件，需要设有较多金属层和绝缘层，PCB成本较高，并且PCB的面积较大，使PCB成本较高。
在PCB出厂后，在PCB上增设的电子器件需要满足PCB约束，如电源、走线、锡球距离、I/O(管脚)布局、I/O纵深等条件约束。因此，PCB上只能应用满足PCB约束的电子器件。
通常利用调整电子设备的PCB上的芯片或者器件的方式，实现优化电子设备，如提升信号处理性能，或者降低电子设备成本。例如，改用性能更好或者体积更小的芯片或者器件。但是PCB约束使得改用其它的芯片或者器件具有较大难度，造成PCB兼容灵活性较差，难以使其它能够优化电子设备的芯片或者器件应用在PCB上，也使得电子设备难以得到优化。然而重新设计PCB，使新的PCB上直接集成能够改善电子设备性能的芯片或者 器件，这样的方式直接废弃掉原有PCB，较为浪费，成本较高。
举例来说，PCB上的器件A可以为封装的集成电路，如芯片类器件。相比于器件A，器件1具有更高的性能，如果器件1代替器件A执行功能，可以提升电子设备的信号处理性能。但在实际应用场景中，器件1的I/O管脚可能不符合PCB的I/O布局约束。器件1不能集成在PCB上。若为使用器件1而重新设计PCB，这种方式成本过大。并且原有PCB直接废弃，较为浪费。
有鉴于此，本申请实施例提供一种***级封装器件，可以提升PCB兼容器件灵活性，减少PCB面积，可以降低PCB成本，便于优化设备性能。
请参见图2，***级封装器件可以包括第一载板200，多个第一电子器件210、封装材料。第一载板200可以设有多个第一电子器件210。第一载板200可以实现所述多个第一电子器件210中的至少两个第一电子器件之间的电连接。封装材料可以将多个第一电子器件210封装在第一载板200上。第一载板200可以与PCB300连接。PCB300可以设有至少一个第二电子器件310。便于区分，将设置在PCB中的电子器件记为第二电子器件。
第一载板200上设置的第一电子器件210，可以不需要在PCB300上集成第一电子器件210，可以减少PCB300集成的电子器件数量。PCB300可以具有较少的金属层或者绝缘层，可以支持第二电子器件310之间的连接，使得PCB300具有较低的成本。并且，PCB300通过第一载板200连接第一电子器件210中的，使得PCB300集成的电子器件数量减少，利于降低PCB300的面积，利于PCB300小型化。
一些示例中，第一载板200设有第一电子器件210的第一电子器件可以为上述器件1，即封装的集成电路等。器件1可能不满足PCB300约束，无法集成在PCB上。器件1可以封装在第一载板200上，通过第一载板200与第一载板200上的其它第一电子器件210电连接。器件1可以通过第一载板200与PCB300交互。从而实现器件1通过第一载板200集成在PCB300上，能够代替其它器件，以便提升电子设备的性能。
在一些示例中，第一载板200可以设有多个第一电子器件210。多个第一电子器件210可以包括第一电子器件210A和第一电子器件210B。第一载板200可以实现第一电子器件210A中的第一电子器件与第一电子器件210B中的第一电子器件之间的电连接，以便实现第一电子器件210A与第一电子器件210B之间交互。
在本申请实施例中，多个第一电子器件210可以通过第一载板200交互，不需要通过PCB300进行交互。或者第一电子器件210中的第一电子器件之间可以通过第一载板200交互，不需要通过PCB300交互。因而第一电子器件210可以不需要满足PCB300约束，本申请实施例提供的***级封装器件可以提升PCB300兼容电子器件的灵活性，不需要重新设计PCB，降低PCB300兼容电子器件的成本。
如图3所示，第一载板200的第一表面200A可以设置有一个或多个触点220。触点220可以连接第一电子器件210。如图2所示，触点220可以包括焊球(ball pitch)，焊球可以用于连接第一电子器件。或者，触点220可以包括焊盘，焊盘用于连接第一电子器件。或者触点220可以包括焊盘和焊球，焊球可以设置在焊盘上，焊球可以用于连接第一电子器件。
第一载板200的第二表面200B可以设置有一个或多个触点220，第二表面200B的触点220可以用于连接PCB300，实现第一载板200与PCB300电连接。由于第一载板200设有的第一电子器件210，可以通过第一载板200与PCB300电连接，便于第一电子器件 210的第一电子器件可以与PCB300的第二电子器件310交互。
第二表面200B的触点220可以包括焊球，焊球可以用于连接PCB300。或者，触点220可以包括焊盘，焊盘用于连接PCB300。或者触点220可以包括焊盘和焊球，焊球可以设置在焊盘上，焊球可以用于连接PCB300。
一种可能的设计中，第一表面200A设有多个焊球时，第一表面200A的多个焊球中可以存在两个焊球之间的第一距离d1可以小于或等于1毫米。在一些示例中，第一距离d1可以大于或等于0.3毫米。例如，第一距离d1可以满足0.3≤d1≤1。在一些场景中，第一距离d1可以为0.65毫米。
在一些示例中，第一表面200A的多个焊球中任意两个焊球之间的距离可以大于或等于第一距离d1。也即，第一表面200A的多个焊球中，任意两个焊球之间的距离的最小值可以为所述第一距离d1。一般PCB300设有的焊球中任意两个焊球之间的距离均大于所述第一距离d1。
类似地，第二表面200B设有多个焊球时，第二表面200B的多个焊球中可以存在两个焊球之间的第二距离d2可以小于或等于1毫米。在一些示例中，第二距离d2可以大于或等于0.3毫米。例如，第二距离d2可以满足0.3≤d2≤1。在一些场景中，第二距离d2可以为0.65毫米。
在一些示例中，第二表面200B的多个焊球中任意两个焊球之间的距离可以大于或等于第二距离d2。也即，第二表面200B的多个焊球中，任意两个焊球之间的距离的最小值可以为所述第二距离d2。一般PCB300设有的焊球中任意两个焊球之间的距离均大于或者等于所述第二距离d2。一般来说，第二表面200B上与PCB300连接的焊球中，任意两个焊球之间的距离，大于前述第二距离d2。
相比于PCB300的焊球距离约束，第一载板200上焊球距离可以更小，可实现第一载板200上连接的第一电子器件之间距离更近，提升第一载板200上电子器件布局密度。这样的设计便于第一载板200的I/O排布密度高于PCB300的I/O排布密度。可以进一步提升第一载板200的集成度，使得第一载板200占用较少空间，以实现减少占用PCB300的面积。
为提升PCB300的集成度，本申请提供的***级封装器件中，第一载板200的第一表面200A设置有至少一个第一电子器件210。第一电子器件210可以为分立器件，即已封装的器件，如电阻、电容、滤波器、供电组件、存储组件等。分立器件可以通过第一表面200A和/或第二表面200B上的焊盘或焊球等耦合在第一载板200上。
一种可能的实施方式中，如图4所示，第一载板200的第一表面200A可以设有至少一个第一电子器件210。第一表面200A设有的第一电子器件可记为第一电子器件210A。例如，通过图案工艺(或者称印制工艺)，在第一载板200的第一表面200A形成第一电子器件210A。在一些场景中，第一电子器件210A可以包括但不限于电阻、电容、电感等电子器件。
类似地，进一步提升PCB300集成度，第一载板200的第二表面200B也可以设置有至少一个第一电子器件210。请再参见图4，第一载板200的第二表面200B可以形成至少一个第一电子器件。第二表面200B设有的第一电子器件可记为第一电子器件210B。第一电子器件210B可以为电阻、电容、电感等电子器件。
一种可能的实施方式中，第一载板200可以嵌设有至少一个第一电子器件。请再参见 图4，第一载板200嵌设的第一电子器件可记为第一电子器件210C。第一电子器件210C可以嵌设在第一载板200中，或者说第一电子器件210C可以设置在第一载板200内部，或者说，第一电子器件210C可以设置在第一表面200A和第二表面200B之间。这样的设计，可以提高第一载板200的集成度，从而提升PCB300的集成度。
基于上述任意一个实施例提供的***级封装器件，***级封装器件可以具有较低成本。***级封装器件中的第一载板200可以包括一种或多种基板材料。第一载板200可以包括PCB材料，也可以包括封装基板材料。PCB材料和封装基板材料可以包括刚性印制电路板材料，例如纸基板材料、复合基板材料、玻纤布基板材料、涂树脂铜箔、金属基板、陶瓷基板等；还可以包括挠性板材料，例如聚酯薄膜挠性覆铜板材料、聚酰亚胺薄膜挠性覆铜板材料等；还可以包括陶瓷基板材料，如氧化铝、氮化铝、碳化硅等材料。第一载板200集成较少电子器件，可以不需要具有较厚层数，使得***级封装器件的成本较低。
基于上述任意一个实施例提供的***级封装器件，在***级封装器件的第一载板200设有的多个第一电子器件210的情形中，所述多个第一电子器件210可以包括已封装的集成电路。封装的集成电路，也可称为封装的芯片，而非裸片，也非晶圆。***级封装器件还可以包括封装材料，封装材料可以将多个第一电子器件210封装在第一载板200上。可见，本示例中***级封装器件可以用于将封装的集成电路和分立器件一同封装。
一些场景中，第一载板200上的各第一电子器件210可以为通过FT的器件。或者第一电子器件210可以为已封装并且通过FT的器件。已封装器件和通过FT器件的良品率较高，***级封装器件将已封装器件和通过FT器件与PCB300电连接，可以提高PCB300良品率。
基于上述任意一个实施例提供的***级封装器件，在第一载板200上多个第一电子器件210之间交互，例如信号传输，电能传输等，可以通过第一载板200实现，第一载板200上多个第一电子器件210交互可以不需要通过PCB300实现，或者说，与PCB300不相关。这样的设计可以简化PCB300。
举例来说，如图5中的(a)所示，如果PCB300未连接***级封装器件，设置在PCB300上的器件D和器件A，需要通过PCB300进行交互。例如，器件D通过PCB300向器件A发送电信号或者提供电能等。如果PCB300连接本申请实施例提供的***级封装器件，器件D和器件A可以设置在***级封装器件的第一载板200上，器件D通过第一载板200向器件A发送电信号或者提供电能等。对于PCB300来说，器件D向器件A发送电信号或者提供电能的过程是不可见的。或者说，不需要依靠PCB300实现器件D向器件A发送电信号或者提供电能的过程。
一些可能的优化场景中，请参见图5中的(a)，PCB300集成的器件A可以为裸片(没有经过封装的集成电路，通常为晶圆)。裸片容易受到外部环境的温度、杂质等影响，容易破坏，所以必须封入一个密闭空间内，引出相应的引脚后可以作为一个基本的器件使用。封装的器件A记为器件2。器件2引出的引脚为I/O管脚需要符合PCB300的I/O布局和纵深的约束，才能直接集成到PCB300上。
由于PCB300出厂后的I/O布局和纵深等方面的约束是设定的。集成在PCB300的器件均需要符合PCB300的I/O布局和纵深等方面的约束。为优化设备性能，提升器件A的封装工艺，可提升器件A的性能。便于区分将提升封装工艺后封装后的器件A记为器件3。相比于器件2，器件3的尺寸可能更小，I/O管脚密度大，不能满足PCB300的I/O布局、 纵深等方面的约束，无法直接集成到PCB300。
器件3可以设置在本申请实施例提供的任意一种***级封装器件的第一载板200上。请参见图5中的(b)，器件3可以设置***级封装器件的第一载板200的第一表面200A。第一载板200的第二表面200B可以与PCB300连接。
相比于第一载板200的第二表面200B上的两个焊球之间的距离，第一载板200的第一表面200A上的两个焊球之间距离可以更小，可以连接器件3的I/O管脚。器件3可以通过第一载板200与PCB300连接，便于与PCB300上的器件交互。可见，本申请实施例提供的***级封装器件可以便于PCB300连接不满足PCB300约束的器件。
请继续参见图5中的(b)，本申请实施例提供的***级封装器件的第一载板200可以设有符合PCB300约束的器件，例如器件D、器件G、器件H、器件J等。器件D、器件G、器件H、器件J设置在第一载板200上，可以减少占用PCB300的面积，简化PCB300上的连线。其中器件D、器件G、器件H可以设置在第一载板200的第一表面200A，器件J可以设置在第一载板200的第二表面200B，提升第一载板200的集成度，可以减少第一载板200占用PCB300的面积，降低封装成本，如可以减少封装尺寸。在一些场景中，可以通过载板绕线方式减少封装层数。
在一些可能的设计中，第一载板200可以嵌设有器件I。器件I也可以是符合PCB300的器件。将PCB300集成的电子器件，设置在第一载板200上，因第一载板200可以具有更高I/O排布密度，第一载板200上电子器件的位置可以更为灵活，便于减少PCB300上器件数量。
一种可能的场景中，PCB300所属的电子设备可以包括芯片。通常芯片需要多个工作电压。多个工作电压可以分别由多个供电组件提供，多个供电组件的种类可以不同。如果PCB300未连接***级封装器件时，各供电组件均设置在PCB300上。若电子设备包括本申请实施例提供的***级封装器件，PCB300可以连接本申请实施例提供的***级封装器件，多个供电组件中部分或全部供电组件可以设置在第一载板200上。可见本申请实施例提供的***级封装器件，可以便于减少PCB300的电源种类。
另一种可能的场景中，PCB300所属的电子设备可以包括多个存储组件，多个存储组件可以包括存储器，如双倍速率同步动态随机存储器(double datarate，DDR)。若PCB300未连接***级封装器件，则多个存储组件设置在PCB300上。若电子设备包括本申请实施例提供的***级封装器件，PCB300可以连接本申请实施例提供的***级封装器件，多个存储组件中的部分或全部存储组件可以设置在***级封装器件的第一载板200上，部分或全部存储组件可以通过第一载板200与PCB300电连接，这样的设计可以减少PCB300上存储组件的连线。
通过上述介绍，本申请实施例提供的***级封装器件可以提升PCB300兼容器件的灵活性。例如***级封装器件可以实现不满足PCB300约束的器件与该PCB300连接。另外，将PCB300上设置的功能模块中的电子器件，调整到***级封装器件上。可以简化PCB300，例如简化PCB300上连线。可使PCB300集成的电子器件数量减少，使得PCB300的层数减少，减小PCB300的厚度，降低PCB300的成本，利于PCB300小型化。
本申请实施例还提供一种电子设备，记为第一电子设备。第一电子设备可以包括PCB300和上述任意一个实施例提供的***级封装器件。***级封装器件可以设置在PCB300上，例如***级封装器件的第一载板200的第二表面200B的触点220可以与 PCB300连接。***级封装器件的第一载板200上可以集成多个第一电子器件210，可减少PCB300上集成的器件数量。在一些场景中，通过***级封装器件可以使PCB300兼容不符合PCB约束的功能模块或者电子器件。***级封装器件的I/O布局密度可以较高，集成更多的电子器件，减少PCB连接的电子器件的数量以及连线，实现减少电子器件占用PCB300面积。通过***级封装器件可以提升PCB300兼容灵活性，有利于优化第一电子设备性能。
由于PCB300集成的电子器件数量减少，PCB300可以用层数更少的PCB替代，层数更少的PCB的成本更低。鉴于此，本申请实施例还提供另一种电子设备，记为第二电子设备，第二电子设备可以包括PCB400和上述任意一个实施例提供的***级封装器件。***级封装器件可以设置在PCB400上。第二电子设备中，多个第一电子器件210可以设置在第一载板200上，第二电子器件310可以设置在PCB400上。这样的设计避免全部的电子器件设置在PCB400上。
相比于上述第一电子设备中的PCB300，PCB400可以具有更少的层数，和更小的面积。请参见图5中的(b)和图5中的(c)，PCB300的厚度L1大于PCB400的厚度L2。沿着厚度方向，PCB400的面积S2可以小于或等于PCB300的面积。由此可见，PCB400的成本可以更低，占用面积可以更小。由此可见，第二电子设备的成本更低，由于PCB400面积更小，利于第二电子设备小型化。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的保护范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。
Claims (21)
- 一种***级封装器件，其特征在于，包括：第一载板；多个电子器件，分别设置在所述第一载板上，所述第一载板用于实现所述多个电子器件中的至少两个电子器件之间的电连接；所述多个电子器件中的至少一个电子器件包括封装的集成电路；封装材料，用于将所述多个电子器件封装在所述第一载板上。
- 如权利要求1所述的器件，其特征在于，所述多个电子器件还包括至少一个分立器件。
- 如权利要求2所述的器件，其特征在于，所述至少一个分立器件包括如下一种或多种：电容、电阻、滤波器、供电组件、存储组件。
- 如权利要求1-3任一所述的器件，其特征在于，所述第一载板的第一表面设置有至少一个第一触点，所述第一触点用于连接所述电子器件。
- 如权利要求4所述的器件，其特征在于，每个第一触点包括焊球和焊盘中的一个或多个。
- 如权利要求1-5任一所述的器件，其特征在于，所述第一表面设置有所述多个电子器件中的至少一个电子器件。
- 如权利要求1-6任一所述的器件，其特征在于，所述第一载板设置在印刷电路板PCB上；所述第一载板还用于实现所述多个电子器件中至少一个电子器件与所述PCB上的电子器件之间的电连接。
- 如权利要求7所述的器件，其特征在于，所述第一载板的第二表面设置有至少一个第二触点，所述第二触点用于连接所述PCB，所述第二表面与所述第一表面相对。
- 如权利要求8所述的器件，其特征在于，所述第二触点包括焊球和焊盘中的一个或多个。
- 如权利要求8或9所述的器件，其特征在于，所述第二表面设置有所述多个电子器件中的至少一个电子器件。
- 如权利要求1-10任一所述的器件，其特征在于，所述第一载板嵌设有至少一个电子器件。
- 如权利要求4-11任一所述的器件，其特征在于，所述至少一个第一触点包括多个焊球；所述多个焊球中两个焊球之间的距离小于或等于1毫米；和/或，所述距离大于或等于0.3毫米。
- 如权利要求12所述的器件，其特征在于，所述距离为0.65毫米。
- 如权利要求1-13任一所述的器件，其特征在于，所述多个电子器件中，所述每个电子器件为通过功能测试的器件。
- 如权利要求1-14任一所述的器件，其特征在于，所述第一载板包括一种或多个种基板材料。
- 一种电子设备，其特征在于，包括印刷电路板PCB以及设置在所述PCB上的至少一个如权利要求1-15任一项所述***级封装器件。
- 一种***级封装器件的制作方法，其特征在于，所述方法包括：将多个电子器件设置于第一载板上，所述第一载板用于实现所述多个电子器件中的至少两个电子器件之间的电连接；其中所述多个电子器件中的至少一个电子器件包括封装的集成电路；利用封装材料将所述多个电子器件封装在所述第一载板上。
- 如权利要求17所述的方法，其特征在于，所述方法还包括：将至少一个分立器件设置于所述第一载板上。
- 如权利要求18所述的方法，其特征在于，所述至少一个分立器件包括如下一种或多种：电容、电阻、滤波器、供电组件、存储组件。
- 如权利要求17-19任一所述的方法，其特征在于，所述方法还包括：将所述第一载板设置在印制电路板PCB上，使所述第一载板上的至少一个电子器件与所述PCB上的电子器件之间的电连接。
- 如权利要求17-20任一所述的方法，其特征在于，所述方法还包括：在所述第一载板上形成至少一个电子器件；或者，在所述第一载板内嵌至少一个电子器件。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2022/076328 WO2023155040A1 (zh) | 2022-02-15 | 2022-02-15 | ***级封装器件、电子设备、***级封装器件的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116918047A true CN116918047A (zh) | 2023-10-20 |
Family
ID=87577236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280008647.1A Pending CN116918047A (zh) | 2022-02-15 | 2022-02-15 | ***级封装器件、电子设备、***级封装器件的制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116918047A (zh) |
| WO (1) | WO2023155040A1 (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7772046B2 (en) * | 2008-06-04 | 2010-08-10 | Stats Chippac, Ltd. | Semiconductor device having electrical devices mounted to IPD structure and method for shielding electromagnetic interference |
| US10388637B2 (en) * | 2016-12-07 | 2019-08-20 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming a 3D interposer system-in-package module |
| CN107680917B (zh) * | 2017-08-11 | 2020-03-20 | 华为技术有限公司 | 一种板级架构及其制备方法、移动终端 |
| KR20190124892A (ko) * | 2018-04-27 | 2019-11-06 | 삼성전자주식회사 | 팬-아웃 반도체 패키지 |
| CN112786541A (zh) * | 2019-11-11 | 2021-05-11 | 江苏长电科技股份有限公司 | 空腔器件组的封装结构及封装方法 |
| EP3876683A1 (en) * | 2020-03-05 | 2021-09-08 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Heat removal mechanism for stack-based electronic device with process control component and processing components |
-
2022
- 2022-02-15 WO PCT/CN2022/076328 patent/WO2023155040A1/zh active Application Filing
- 2022-02-15 CN CN202280008647.1A patent/CN116918047A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023155040A1 (zh) | 2023-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5444298A (en) | Voltage converting integrated circuit package | |
| US7224062B2 (en) | Chip package with embedded panel-shaped component | |
| US6418029B1 (en) | Interconnect system having vertically mounted passive components on an underside of a substrate | |
| US5825628A (en) | Electronic package with enhanced pad design | |
| US6346743B1 (en) | Embedded capacitor assembly in a package | |
| KR100550480B1 (ko) | 다중 계층 어레이 커패시터 및 그 제작 방법 | |
| US7872876B2 (en) | Multi-layered printed circuit board | |
| US5866943A (en) | System and method for forming a grid array device package employing electomagnetic shielding | |
| EP0638931B1 (en) | Multi-chip module | |
| US7209366B2 (en) | Delivery regions for power, ground and I/O signal paths in an IC package | |
| US6936930B2 (en) | Thermal enhance MCM package | |
| US20060050592A1 (en) | Compact module system and method | |
| US6181008B1 (en) | Integrated circuit power supply | |
| US20030062602A1 (en) | Arrangements to supply power to semiconductor package | |
| JP2000223651A (ja) | 対向マルチチップ用パッケージ | |
| US7986532B2 (en) | Split thin film capacitor for multiple voltages | |
| JP4597512B2 (ja) | 複数の集積回路デバイスを含む単一パッケージ及び半導体デバイスをパッケージする方法 | |
| JPH06275739A (ja) | セラミック製アダプター及びセラミックパッケージ | |
| US20060138630A1 (en) | Stacked ball grid array packages | |
| WO2013098929A1 (ja) | 半導体チップ及びそれを搭載した半導体モジュール | |
| US6759753B2 (en) | Multi-chip package | |
| JP2012009717A (ja) | 半導体チップ及びそれを搭載した半導体モジュール | |
| CN116918047A (zh) | ***级封装器件、电子设备、***级封装器件的制作方法 | |
| JPH04290258A (ja) | マルチチップモジュール | |
| KR100276858B1 (ko) | 향상된패드설계를갖는전자패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |