CN116895539A - 使用emi吸收金属条的半导体器件和方法 - Google Patents

使用emi吸收金属条的半导体器件和方法 Download PDF

Info

Publication number
CN116895539A
CN116895539A CN202310293464.5A CN202310293464A CN116895539A CN 116895539 A CN116895539 A CN 116895539A CN 202310293464 A CN202310293464 A CN 202310293464A CN 116895539 A CN116895539 A CN 116895539A
Authority
CN
China
Prior art keywords
metal strip
emi absorbing
substrate
emi
semiconductor die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310293464.5A
Other languages
English (en)
Inventor
韩圭容
金元中
朴雄辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stats Chippac Pte Ltd
Original Assignee
Stats Chippac Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Pte Ltd filed Critical Stats Chippac Pte Ltd
Publication of CN116895539A publication Critical patent/CN116895539A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本公开涉及使用EMI吸收金属条的半导体器件和方法。半导体器件具有基板。第一半导体管芯和第二半导体管芯设置在该基板上。金属条具有设置在金属条上的EMI吸收材料。金属条设置在第一半导体管芯和第二半导体管芯之间的基板上。密封剂沉积在第一半导体管芯、第二半导体管芯和金属条上。屏蔽层形成在密封剂上。

Description

使用EMI吸收金属条的半导体器件和方法
技术领域
本发明一般地涉及半导体器件，并且更特别地涉及使用电磁干扰(EMI)吸收金属条的半导体器件和方法。
背景技术
半导体器件通常存在于现代电子产品中。半导体器件执行各种各样的功能，诸如信号处理、高速计算、发射和接收电磁信号、控制电子器件、将太阳光转换成电以及为电视显示器创建可视图像。半导体器件存在于通信、功率转换、网络、计算机、娱乐和消费产品的领域中。半导体器件也存在于军事应用、航空、汽车、工业控制器和办公设备中。
半导体器件通常易受可能干扰它们操作的电磁干扰(EMI)、射频干扰(RFI)、谐波失真或者其它器件间干扰诸如电容、电感或导电耦合(也称为串扰)的影响。高速模拟电路例如射频(RF)滤波器或数字电路也产生干扰。
通过在相邻组件之间放置导电屏障来提供EMI屏蔽以保护免受封装内干扰。导电屏障通常耦合到地，使得相邻组件之间的EMI辐射被分流到地。然而，导电屏障可能反射EMI辐射的显著部分而不是吸收它。反射的信号可能在发射RF的组件内引起干扰。因此，存在对改进的用于封装内EMI屏蔽的器件和方法的需要。
附图说明
图1a-1c示出具有由切道分开的多个半导体管芯的半导体晶片；
图2a-2g示出使用具有EMI吸收涂层的金属片(metal chip)或条来阻挡和吸收封装内EMI以形成***级封装(SiP)模块；
图3a-3d示出替选EMI吸收涂层实施例；
图4示出形成在金属条上用于额外接地的沟槽；
图5示出改变金属条的高度；
图6a和6b示出全高度金属条；以及
图7a和7b示出将SiP模块集成到电子器件中。
具体实施例
在以下描述中，参考附图以一个或多个实施例来描述本发明，其中，相同的附图标记表示相同或相似的元件。虽然根据用于实现本发明的目的的最佳模式描述本发明，但是本领域技术人员将会理解，本发明旨在覆盖可以包括在由所附权利要求以及它们的由以下公开和附图支持的等同物限定的本发明的精神和范围内的替代、修改和等同物。本文中所使用的术语“半导体管芯”指代单数形式和复数形式的词语两者，且因此可以指代单个半导体器件和多个半导体器件两者。
半导体器件通常是使用两种复杂的制造工艺来制造的：前端制造和后端制造。前端制造涉及在半导体晶片的表面上形成多个管芯。晶片上的每个管芯包含被电连接以形成功能电路的有源和无源电组件。诸如晶体管和二极管的有源电组件具有控制电流流动的能力。诸如电容器、电感器和电阻器的无源电组件创建执行电路功能所需的、电压和电流之间的关系。
后端制造指代将完成的晶片切割或单片化为个体半导体管芯并且封装该半导体管芯以用于结构支撑、电互连和环境隔离。为了单片化半导体管芯，晶片沿着称为切道或划线的晶片的非功能区来刻划和断开。使用激光切割工具或锯刀将晶片单片化。在单片化之后，将个体半导体管芯安装到封装基板，所述封装基板包括用于与其它***组件互连的引脚或接触焊盘。然后将形成在半导体管芯上的接触焊盘连接到封装内的接触焊盘。可以用导电层、凸块、柱形凸块、导电膏、接合线或其它合适的互连结构来进行电连接。密封剂或其它模制化合物沉积在封装上以提供物理支撑和电隔离。然后将完成的封装***到电***中，并且使半导体器件的功能可用于其它***组件。
图1a示出具有基底基板材料102的半导体晶片100，所述基底基板材料102诸如硅、锗、磷化铝、砷化铝、砷化镓、氮化镓、磷化铟、碳化硅或其它块体半导体材料。多个半导体管芯或组件104形成在晶片100上，由非有源、管芯间晶片区域或切道106分开，如上所述。切道106提供切割区域以将半导体晶片100单片化成单个半导体管芯104。在一个实施例中，半导体晶片100具有100-450毫米(mm)的宽度或直径。
图1b示出半导体晶片100的一部分的截面图。每个半导体管芯104具有背面或非有源表面108和有源表面110，所述有源表面110包含：模拟或数字电路，被实现为根据管芯的电设计和功能而形成在管芯内或管芯上并电互连的有源器件、无源器件、导电层和介电层。例如，电路可以包括一个或多个晶体管、二极管和形成在有源表面110内以实现模拟电路或数字电路的其它电路元件，诸如数字信号处理器(DSP)、ASIC、MEMS、存储器或其它信号处理电路。半导体管芯104也可以包含用于RF信号处理的集成无源器件(IPD)，诸如电感器、电容器和电阻器。半导体晶片100的背表面108可以经历：可选的背面研磨操作，利用机械研磨或蚀刻工艺来去除基底材料102的一部分并且减小半导体晶片100和半导体管芯104的厚度。
使用物理气相沉积(PVD)、化学气相沉积(CVD)、电解电镀、化学电镀或其它合适的金属沉积工艺在有源表面110上形成导电层112。导电层112包括一层或多层铝(Al)、铜(Cu)、锡(Sn)、镍(Ni)、金(Au)、银(Ag)或其它合适的导电材料。导电层112作为电连接到有源表面110上的电路的接触焊盘操作。
导电层112可以形成为距半导体管芯104的边缘第一距离并排设置的接触焊盘，如图1b中所示。替选地，导电层112可以形成为接触焊盘，所述接触焊盘在多个行中偏移，使得第一行接触焊盘距管芯的边缘第一距离设置并且与第一行交替的第二行接触焊盘距管芯的边缘第二距离设置。导电层112表示形成在半导体管芯104上的最后导电层，所述最后导电层具有用于随后电互连到较大***的接触焊盘。然而，可以存在形成在有源表面110上的实际半导体器件和用于信号路由的接触焊盘112之间的一个或多个中间导电和绝缘层。
使用蒸发、电解电镀、化学电镀、球滴或丝网印刷工艺在导电层112上沉积导电凸块材料。凸块材料可以是具有可选的助焊剂溶液的Al、Sn、Ni、Au、Ag、铅(Pb)、铋(Bi)、Cu、焊料及其组合。例如，凸块材料可以是共晶Sn/Pb、高铅焊料或无铅焊料。使用合适的附着或接合工艺将凸块材料接合到导电层112。可以通过将凸块材料加热到其熔点以上来使该材料回流以形成导电球或凸块114。在一个实施例中，导电凸块114形成在具有润湿层、阻挡层和粘合层的凸块下金属化层(UBM)上。导电凸块114也可以压紧接合或热压接合到导电层112。导电凸块114表示：一种类型的互连结构，其可以形成在导电层112上以电连接到基板。互连结构也可以使用接合线、导电膏、柱形凸块、微凸块、导电柱或其它电互连。
在图1c中，使用锯刀或激光切割工具118通过切道106将半导体晶片100单片化成个体半导体管芯104。可以检查和电测试个体半导体管芯104，以识别单片化后的已知良好管芯(KGD)。
图2a-2g示出了形成***级封装(SiP)器件150，其具有多个半导体管芯104和在半导体管芯之间用于封装内电磁干扰(EMI)屏蔽的EMI吸收金属片或条。
图2a示出基板152的局部截面图。虽然仅示出单个基板152，但是使用本文中针对单个单元描述但是一起执行的相同步骤，在共同载板上共同处理数百或数千基板。基板152也可以作为用于多个单元的单个大基板开始，所述多个单元在制造工艺期间或之后彼此单片化。
基板152包括与一个或多个导电层156交错的一个或多个绝缘层154。在一个实施例中，绝缘层154是核心绝缘板，其中，在顶表面和底表面上图案化导电层156，例如，覆铜层压基板。导电层156也包括通过绝缘层154电耦合的导电通孔。基板152可以包括任何数量的在彼此上交错的导电层和绝缘层。焊料掩模或钝化层可以形成在基板152的任一侧上。在其它实施例中，任何合适类型的基板或引线框架用于基板152。
图2a中的SiP器件150具有安装在其上的半导体管芯104a和104b，以及任何分立的有源或无源组件、半导体管芯或期望用于预期功能的其它组件。存在地接触焊盘158以将基板152的两个区段分开。EMI屏蔽稍后将被安装到地接触焊盘158，以保护在地接触焊盘的任一侧上的器件以免受彼此产生的EMI的影响。任何类型和数量的组件可以安装在基板152上在接地焊盘158的任一侧上，EMI吸收金属条将安装到该接地焊盘158。焊料凸块114在导电层156和半导体管芯104之间回流，以将管芯机械和电连接到基板152。组件可以安装到基板152的顶表面(如图2a中所示)、底表面或两者上，并且也以任何合适的顺序和配置嵌入在基板内。
图2b示出形成EMI吸收金属条180的开始。该工艺开始于金属条182，该金属条182通常从较大的金属片材切割或模制成立方体、梯形或其它期望形状。在其它实施例中，通过将金属沉积到掩模开口中来形成金属条182。金属条182最通常由铜形成，但是在其它实施例中使用其它材料，诸如铁、铬、铝、金、钛、钨、锡、其它导电材料及其组合或合金。
在图2c中，EMI吸收层184涂覆在金属条182上。在一些实施例中，EMI吸收层184由3M公司制造的AB5000SHF系列的材料形成。EMI吸收层184通常为具有磁性金属薄片填料的聚合物树脂基底。在另一实施例中，EMI吸收层184是镍层。镍特别适合于具有在大约400MHz到1GHz的范围中的较低RF频率的实施例。在其它实施例中使用任何合适的EMI吸收材料。
EMI吸收层184可以沉积为液体或粉末，然后固化或硬化。替选地，EMI吸收层184被提供为设置在金属条182的表面上的预成形的材料片材。EMI吸收层184可以通过溅射、镀覆、喷涂或者当适合于所使用的材料时的其它金属或材料沉积技术来施加。
由于在施加EMI吸收层期间金属条位于载板上，金属条182的底表面保持没有EMI吸收层184。使金属条182的底表面暴露提供用于使用焊料将EMI吸收金属条180附着到基板152的便利表面。在其它实施例中，以EMI吸收材料184涂覆金属条182的所有表面。
在图2d中，在EMI吸收材料184上形成保护层186。在一个实施例中，保护层186由不锈钢例如SUS304形成。在其它实施例中，保护层186是绝缘层，例如聚酰亚胺或聚苯并恶唑(PBO)。保护层186有助于防护部分EMI吸收层184以免在处理期间无意地损坏或去除。在一些实施例中，保护层186内部地反射RF信号，使得由金属条182反射的某种EMI由保护层保持在EMI吸收材料184内。内部地反射EMI增加了在EMI吸收材料184内的吸收损失。
图2e示出EMI吸收金属条180正被设置在半导体管芯104a和104b之间的基板152上。在其它实施例中，基板152上的EMI吸收金属条180和其它组件可以以任何期望的顺序安装。导电层156的接触焊盘158的尺寸适合地设成使用在EMI吸收金属条和接触焊盘之间回流的焊料来安装EMI吸收金属条180。在安装之前，焊料可以作为焊膏施加到接触焊盘158或EMI吸收金属条180。EMI吸收金属条180直接位于半导体管芯104a和104b或需要保护以免受由彼此产生的EMI的影响的其它组件之间。
在图2f中，密封剂或模制化合物190沉积在基板152上，从而覆盖EMI吸收金属条180和半导体管芯104的顶表面和侧表面。密封剂190也在半导体管芯104下在半导体管芯和基板152之间延伸。在其它实施例中，替代地使用单独的模制底部填充(MUF)。
密封剂190是使用膏印刷、压紧模制、转移模制、液体密封剂模制、真空层压、旋涂或其它合适的施加工艺而沉积的电绝缘材料。密封剂190可以是聚合物复合材料，诸如环氧树脂、环氧丙烯酸酯或具有或不具有填料的聚合物。密封剂190是不导电的，并且在环境上保护半导体器件以免受外部元件和污染物的影响。
通常在基板152保持为具有同时形成的多个SiP模块150的较大面板的情况下，沉积密封剂190。然后，将基板152和密封剂190的较大面板单片化成单元，以允许在图2g中的每个SiP模块150的顶表面以及还有侧表面上形成屏蔽层196。
在图2g中，在SiP模块150上溅射导电材料以形成导电屏蔽层196。屏蔽层196使用任何合适的金属沉积技术(例如PVD、CVD、其它溅射方法、喷涂或镀覆)来形成。溅射材料可以是铜、钢、铝、金、其组合或任何其它合适的导电材料。在一些实施例中，屏蔽层196可以通过在不同材料的多个层(例如，不锈钢-铜-不锈钢或钛-铜)上溅射来制成。屏蔽层196减小封装150的组件和其它附近电子器件之间的EMI。屏蔽层196可选地通过导电层156接地，以改进EMI减小。
图2g示出具有用于封装内EMI减小的EMI吸收金属条180的成品SiP模块150。SiP模块150在基板152的底部上具有焊盘栅格阵列，用于与较大***互连。在其它实施例中，施加其它互连结构，诸如焊料凸块或导电柱。
金属条182通过经过接触焊盘158耦合到地而减小半导体管芯104a和104b之间的EMI。EMI吸收材料184通过捕获和吸收RF信号进一步减小EMI。EMI吸收材料184减小来自每个半导体管芯104的RF信号的量，所述RF信号否则将会从金属条182反射回到产生RF信号的半导体管芯。
图3a-3d示出作为EMI吸收金属条200的另一实施例。与上述类似，在图3a中EMI吸收金属条200开始于金属条182。在图3b中，在金属条182上形成晶种、粘合或润湿层202。在一个实施例中，润湿层202是不锈钢例如SUS304。在图3c中，EMI吸收材料184如上所述地施加到金属条182上，但润湿层202在金属条和EMI吸收材料之间。润湿层202有助于EMI吸收材料184粘到金属条182。在图3d中，保护层186如上所述地施加在EMI吸收材料184上。润湿层202和保护层186两者是可选的，并且其它实施例可以没有任一层或两层。
图4示出作为SiP模块220的另一实施例。使用激光烧蚀、机械钻孔、化学蚀刻或另一合适的方式穿过密封剂190形成开口或沟槽222以暴露EMI吸收金属条200或180的顶表面。在其它实施例中，也从金属条182的顶部去除一个或多个层。在一些实施例中，沟槽222的形成暴露金属条182。
在形成屏蔽层196之前形成沟槽222。当形成屏蔽层196时，屏蔽层196的部分224形成在EMI吸收金属条200上的沟槽222中。部分224将屏蔽层196直接连接到EMI吸收金属条200，这有助于使EMI吸收金属条接地并且也沿着沟槽222的侧壁创建额外的垂直屏蔽。
金属条182的物理尺寸全部可以根据期望进行调整。例如，图5中的SiP模块230利用较高的金属条来形成EMI吸收金属条232。较高的金属条可以改进性能，而没有为形成沟槽222所需的额外处理步骤。EMI吸收金属条232以其它方式类似于上述EMI吸收金属条180和200来形成。在基板152上的额外高度通过减小EMI吸收金属条和屏蔽层196之间的间隙来改进EMI的阻挡和吸收性能。
图6a和6b示出作为SiP模块250的实施例，其中，通过背面研磨密封剂190的整个顶表面而不是通过形成如图4中所示的沟槽或开口来暴露金属条182。在图6a中，使用研磨器240来背面研磨密封剂190。可以使用化学机械平面化或任何其它合适的方式来减小密封剂190的厚度，从而暴露金属条182或设置在金属条182上的层之一。使用较高的EMI吸收金属条232减小了必须进行的背面研磨的量，从而减小制造时间和成本，但是可以使用任何上述EMI吸收金属条。在图6b中，屏蔽层196如上述地形成在密封剂190上，但是也直接形成在金属条182上。
图7a和7b示出将上述半导体封装(例如SiP模块150)集成到较大电子器件340中。图7a示出作为电子器件340的一部分安装到印刷电路板(PCB)或其它基板342上的SiP模块150的局部截面。在任何期望的制造阶段，凸块260类似于以上对凸块114的描述而形成，并且被回流到PCB 342的导电层344上，以将SiP模块150物理附着并电连接到PCB。在其它实施例中，使用热压或其它合适的附着和连接方法。在一些实施例中，在SiP模块150和PCB 342之间使用粘合或底部填充层。半导体管芯104通过基板152电耦合到导电层344。
图7b示出包括PCB 342的电子器件340，其中，在PCB的表面上安装多个半导体封装，包括SiP模块150。电子器件340可以具有一种类型的半导体封装，或者多种类型的半导体封装，这取决于应用。电子器件340可以是使用半导体封装来执行一个或多个电功能的独立***。替选地，电子器件340可以是较大***的子组件。例如，电子器件340可以是平板计算机、蜂窝电话、数码相机、通信***或其它电子器件的部分。电子器件340也可以是图形卡、网络接口卡或***到计算机中的另一信号处理卡。半导体封装可以包括微处理器、存储器、ASIC、逻辑电路、模拟电路、RF电路、分立的有源或无源器件，或其它半导体管芯或电组件。
在图7b中，PCB 342提供用于安装在PCB上的半导体封装的结构支撑和电互连的通用基板。使用蒸发、电解电镀、化学电镀、丝网印刷或其它合适的金属沉积工艺在PCB 342的表面上或层内形成导电信号迹线344。信号迹线344在半导体封装、安装的组件和其它外部***或组件之间提供电通信。迹线344也根据需要向半导体封装提供电源和地连接。
在一些实施例中，半导体器件具有两个封装级。第一级封装是一种用于将半导体管芯机械和电附着到中间基板的技术。第二级封装涉及将中间基板机械和电附着到PCB342。在其它实施例中，半导体器件可以仅具有第一级封装，其中，管芯机械和电直接安装到PCB 342。
为了说明的目的，在PCB 342上示出几种类型的第一级封装，包括接合线封装346和倒装芯片348。另外，几种类型的第二级封装，包括球栅阵列(BGA)350、凸块芯片载板(BCC)352、焊盘栅格阵列(LGA)356、多芯片模块(MCM)358、四方扁平无引线封装(QFN)360、四方扁平封装362和嵌入式晶片级球栅阵列(eWLB)364，被示出为与SiP模块150一起安装在PCB 342上。导电迹线344将设置在PCB 342上的各种封装和组件电耦合到SiP模块150，从而将SiP模块150内的组件的使用给予PCB上的其它组件。
根据***要求，配置有第一和第二级封装样式的任何组合的半导体封装以及其它电子组件的任何组合可以连接到PCB 342。在一些实施例中，电子器件340包括单个附着的半导体封装，而其它实施例要求多个互连的封装。通过在单个基板上组合一个或多个半导体封装，制造商可以将预制组件并入到电子器件和***中。由于半导体封装包括复杂的功能，所以可以使用不太昂贵的组件和流水线制造工艺来制造电子器件。所得到的器件不太可能失效，并且制造不太昂贵，从而导致消费者的更低成本。
尽管已经详细地示出本发明的一个或多个实施例，但是本领域技术人员将会理解：在不偏离所附权利要求中阐述的本发明的范围的情况下，可以进行对那些实施例的修改和适配。

Claims (15)

1.一种制造半导体器件的方法，包括：
提供基板；
在所述基板上设置第一半导体管芯和第二半导体管芯；
提供金属条；
在所述金属条上设置EMI吸收材料；
在所述第一半导体管芯和所述第二半导体管芯之间的所述基板上设置所述金属条；
在所述第一半导体管芯、所述第二半导体管芯和所述金属条上沉积密封剂；以及
在所述密封剂上形成屏蔽层。
2.根据权利要求1所述的方法，还包括在形成所述屏蔽层之前在所述密封剂中形成沟槽。
3.根据权利要求1所述的方法，还包括在所述EMI吸收材料上形成保护层。
4.根据权利要求1所述的方法，还包括在所述金属条与EMI吸收材料之间形成润湿层。
5.根据权利要求1所述的方法，其中，所述EMI吸收材料包括镍。
6.根据权利要求1所述的方法，其中，所述EMI吸收材料包括聚合物基底和设置在所述聚合物基底中的磁性金属薄片。
7.一种制造半导体器件的方法，包括：
提供基板；
在所述基板上设置第一电组件和第二电组件；
提供金属条；
在所述金属条上设置EMI吸收材料以形成EMI吸收金属条；以及
在所述第一电组件与所述第二电组件之间的所述基板上设置所述金属条。
8.根据权利要求7所述的方法，还包括在所述第一电组件、所述第二电组件和所述EMI吸收金属条上形成屏蔽层。
9.根据权利要求8所述的方法，其中，所述屏蔽层物理地接触所述EMI吸收金属条。
10.根据权利要求7所述的方法，还包括在所述EMI吸收材料上形成保护层。
11.一种半导体器件，包括：
基板；
第一电组件和第二电组件，设置在所述基板上；
金属条，设置在所述第一电组件与所述第二电组件之间的所述基板上；
EMI吸收材料，设置在所述金属条上以形成EMI吸收金属条；以及
屏蔽层，形成在所述第一电组件、所述第二电组件和所述EMI吸收金属条上。
12.根据权利要求11所述的半导体器件，其中，所述屏蔽层物理地接触所述EMI吸收金属条。
13.根据权利要求11所述的半导体器件，还包括形成在所述EMI吸收材料上的保护层。
14.根据权利要求13所述的半导体器件，还包括形成在所述金属条与所述EMI吸收材料之间的润湿层。
15.根据权利要求14所述的半导体器件，其中，所述保护层和润湿层两者均包括不锈钢。
CN202310293464.5A 2022-04-06 2023-03-23 使用emi吸收金属条的半导体器件和方法 Pending CN116895539A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/658,240 US20230326872A1 (en) 2022-04-06 2022-04-06 Semiconductor Device and Method Using an EMI-Absorbing Metal Bar
US17/658240 2022-04-06

Publications (1)

Publication Number Publication Date
CN116895539A true CN116895539A (zh) 2023-10-17

Family

ID=88239862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310293464.5A Pending CN116895539A (zh) 2022-04-06 2023-03-23 使用emi吸收金属条的半导体器件和方法

Country Status (4)

Country Link
US (1) US20230326872A1 (zh)
KR (1) KR20230143952A (zh)
CN (1) CN116895539A (zh)
TW (1) TW202406089A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7625633B2 (en) * 2003-03-25 2009-12-01 Shin-Etsu Polymer., Ltd. Electromagnetic noise suppressor, article with electromagnetic noise suppressing function, and their manufacturing methods
KR20160111262A (ko) * 2015-03-16 2016-09-26 삼성전자주식회사 반도체 패키지 및 반도체 패키지 기판
WO2020262457A1 (ja) * 2019-06-27 2020-12-30 株式会社村田製作所 モジュールおよびその製造方法
KR20220020018A (ko) * 2020-08-11 2022-02-18 삼성전기주식회사 부품 패키지 및 이에 이용되는 인쇄회로기판

Also Published As

Publication number Publication date
KR20230143952A (ko) 2023-10-13
US20230326872A1 (en) 2023-10-12
TW202406089A (zh) 2024-02-01

Similar Documents

Publication Publication Date Title
TWI750459B (zh) 半導體裝置和形成對於屏蔽層具有增強接觸之導電通孔的方法
CN110828424A (zh) 针对具有暴露的管芯背面的倒装芯片封装的emi屏蔽
CN115312402B (zh) 基于激光的重分布和多堆叠的封装
US20230207485A1 (en) Selective EMI Shielding Using Preformed Mask with Fang Design
CN115995395A (zh) 具有用于散热器和emi屏蔽的分隔盖子的封装
CN116072556A (zh) 封装中天线器件及其制作方法
US20230326872A1 (en) Semiconductor Device and Method Using an EMI-Absorbing Metal Bar
US20240006335A1 (en) Semiconductor Device and Method of Forming Embedded Magnetic Shielding
US20240063137A1 (en) Semiconductor Device and Method for Partial EMI Shielding
US20240096770A1 (en) Integrated Antenna-In-Package Structure
US11887863B2 (en) Double-sided partial molded SIP module
US20230215812A1 (en) Semiconductor Device and Method of Forming Selective EMI Shielding with Slotted Substrate
US20230420382A1 (en) Semiconductor Device and Method of Double Shielding
US20230215813A1 (en) Semiconductor Device and Method for Selective EMI Shielding Using a Mask
CN117198898A (zh) 用于高级热耗散的半导体器件和方法
CN116207080A (zh) 半导体器件和用于使用激光开槽减少金属毛刺的方法
KR20230115251A (ko) 테이프 부착을 사용하는 반도체 디바이스 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication