CN116867317A - 显示基板及其制备方法、显示装置 - Google Patents

Abstract

一种显示基板，包括：衬底基板、多个第一像素电路、多个第一发光元件以及至少一个透明导电层。衬底基板包括第一显示区和位于第一显示区至少一侧的第二显示区。多个第一像素电路位于第二显示区，多个第一发光元件位于第一显示区。透明导电层包括多条透明导电线。至少一条透明导电线被配置为电连接至少一个第一像素电路和至少一个第一发光元件，所述至少一个第一像素电路被配置为驱动所述至少一个第一发光元件发光。透明导电层靠近衬底基板的一侧设置有绝缘层，所述绝缘层靠近透明导电层一侧的表面具有多个非平面结构，透明导电线在衬底基板的正投影与非平面结构在衬底基板的正投影至少部分交叠。

Description

显示基板及其制备方法、显示装置

技术领域

本文涉及但不限于显示技术领域，尤指一种显示基板及其制备方法、显示装置。

背景技术

有机发光二极管(OLED，Organic Light Emitting Diode)和量子点发光二极管(QLED，Quantum-dot Light Emitting Diode)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。

发明内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本公开实施例提供一种显示基板及其制备方法、显示装置。

一方面，本公开实施例提供一种显示基板，包括：衬底基板、多个第一像素电路、多个第一发光元件以及至少一个透明导电层。衬底基板包括第一显示区和位于第一显示区至少一侧的第二显示区。多个第一像素电路位于第二显示区，多个第一发光元件位于第一显示区。透明导电层包括多条透明导电线。多条透明导电线中的至少一条透明导电线被配置为电连接至少一个第一像素电路和至少一个第一发光元件，所述至少一个第一像素电路被配置为驱动所述至少一个第一发光元件发光。透明导电层靠近衬底基板的一侧设置有绝缘层，所述绝缘层靠近透明导电层一侧的表面具有多个非平面结构，透明导电线在衬底基板的正投影与非平面结构在衬底基板的正投影至少部分交叠。

在一些示例性实施方式中，所述多个非平面结构包括以下至少一项：凹槽、凸起。

在一些示例性实施方式中，所述凹槽至少具有相互面对的两个侧面，所述透明导电线位于所述凹槽的至少一个侧面上。

在一些示例性实施方式中，所述凹槽的任一侧面与所述衬底基板所在平面之间的夹角范围为25度至70度。

在一些示例性实施方式中，所述凹槽还包括连接在所述两个侧面之间的底面，所述透明导电线在所述衬底基板的正投影与所述底面在所述衬底基板的正投影至少部分交叠。

在一些示例性实施方式中，在所述凸起的平行于所述衬底基板所在平面的两个截面中，靠近所述衬底基板的截面的面积大于远离所述衬底基板的截面的面积。

在一些示例性实施方式中，所述凸起远离所述衬底基板的一侧表面为弧面。

在一些示例性实施方式中，所述非平面结构具有相对于所述衬底基板所在平面倾斜的倾斜面。位于同一个透明导电层的多条透明导电线的处于所述非平面结构的倾斜面的至少部分导电线段的倾斜方向相同。

在一些示例性实施方式中，所述非平面结构具有相对于所述衬底基板所在平面倾斜的倾斜面。位于同一透明导电层的至少两个相邻透明导电线的处于所述非平面结构的倾斜面的至少部分导电线段的倾斜方向不同。

在一些示例性实施方式中，所述至少一个透明导电层包括：第一透明导电层、第二透明导电层和第三透明导电层，所述第一透明导电层靠近所述衬底基板一侧设置有第一绝缘层；所述第二透明导电层位于所述第一透明导电层远离所述衬底基板的一侧，所述第三透明导电层位于所述第二透明导电层远离所述衬底基板的一侧，所述第一透明导电层和第二透明导电层之间设置有第二绝缘层，所述第二透明导电层和第三透明导电层之间设置有第三绝缘层。所述显示基板满足以下至少一项：所述第一绝缘层靠近所述第一透明导电层一侧的表面具有多个非平面结构；所述第二绝缘层靠近所述第二透明导电层一侧的表面具有多个非平面结构；所述第三绝缘层靠近所述第三透明导电层一侧的表面具有多个非平面结构。

在一些示例性实施方式中，所述第一绝缘层的非平面结构、所述第二绝缘层的非平面结构、以及所述第三绝缘层的非平面结构的形状至少部分相同。

在一些示例性实施方式中，所述绝缘层的多个非平面结构位于所述第一显示区，或者，位于所述第二显示区，或者，位于所述第一显示区和第二显示区。在一些示例性实施方式中，所述显示基板还包括：位于所述第二显示区的多个第二像素电路和多个第二发光元件，所述多个第二像素电路中的至少一个第二像素电路与所述多个第二发光元件中的至少一个第二发光元件电连接，所述至少一个第二像素电路被配置为驱动所述至少一个第二发光元件发光。所述至少一个第二像素电路在所述衬底基板的正投影与所述至少一个第二发光元件在衬底基板的正投影至少部分重叠。

另一方面，本公开实施例提供一种显示装置，包括如上所述的显示基板。

另一方面，本公开实施例提供一种显示基板的制备方法，包括：在衬底基板的第二显示区形成多个第一像素电路；形成绝缘层和至少一个透明导电层，所述透明导电层包括多条透明导电线，所述绝缘层靠近所述透明导电层一侧的表面具有多个非平面结构，所述透明导电线在所述衬底基板的正投影与所述非平面结构在所述衬底基板的正投影至少部分交叠；在第一显示区形成多个第一发光元件。所述第二显示区位于所述第一显示区的至少一侧，所述透明导电线配置为电连接所述多个第一像素电路中的至少一个第一像素电路和所述多个第一发光元件中的至少一个第一发光元件，所述至少一个第一像素电路被配置为驱动所述至少一个第一发光元件发光。

在阅读并理解了附图和详细描述后，可以明白其他方面。

附图说明

附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中一个或多个部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。

图1为一种显示基板的显示不良示意图；

图2为产生图1所示的显示不良的显示基板的局部剖面示意图；

图3为本公开至少一实施例的显示基板的示意图；

图4为本公开至少一实施例的显示基板的局部俯视示意图；

图5A为图4中的第一透明导电层的局部俯视图；

图5B为图4中的第二透明导电层的局部俯视图；

图5C为图4中的第三透明导电层的局部俯视图；

图6为图4中沿P-P’方向的局部剖面示意图；

图7为图4所示的显示基板的制备示意图；

图8为图2对应的显示基板的衍射仿真示意图；

图9为图4对应的显示基板的衍射仿真示意图；

图10为本公开至少一实施例的显示基板的另一局部剖面示意图；

图11为本公开至少一实施例的显示基板的另一局部剖面示意图；

图12为本公开至少一实施例的显示基板的另一局部剖面示意图；

图13为本公开至少一实施例的显示基板的另一局部俯视示意图；

图14为图13中沿P-P’方向的局部剖面示意图；

图15为图14对应的显示基板的制备示意图；

图16为图13中沿P-P’方向的另一局部剖面示意图；

图17为图16对应的显示基板的制备示意图；

图18为本公开至少一实施例的显示基板的另一局部剖面示意图；

图19为本公开至少一实施例的显示基板的另一局部剖面示意图；

图20为图19对应的显示基板的制备示意图；

图21为本公开至少一实施例的显示基板的另一局部剖面示意图；

图22为本公开至少一实施例的显示基板的另一俯视示意图；

图23为图22中沿P-P’方向的局部剖面示意图；

图24为本公开至少一实施例的显示基板的另一俯视示意图；

图25为图24中沿P-P’方向的局部剖面示意图；

图26为本公开至少一实施例的显示基板的另一俯视示意图；

图27为图26中沿R-R’方向的局部剖面示意图；

图28为本公开至少一实施例的显示基板的另一俯视示意图；

图29为图28中沿R-R’方向的局部剖面示意图；

图30为本公开至少一实施例的像素电路的等效电路图；

图31为图30提供的像素电路的工作时序图；

图32为本公开至少一实施例的一个像素电路的俯视示意图；

图33为图32中沿Q-Q’方向的局部剖面示意图；

图34A为图32中形成半导体层后的像素电路的俯视图；

图34B为图32中形成第一栅金属层后的像素电路的俯视图；

图34C为图32中形成第二栅金属层后的像素电路的俯视图；

图34D为图32中形成层间绝缘层后的像素电路的俯视图；

图35为本公开至少一实施例的显示装置的示意图。

具体实施方式

下面将结合附图对本公开的实施例进行详细说明。实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为其他形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。

在附图中，有时为了明确起见，夸大表示了一个或多个构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中一个或多个部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。

本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。本公开中的“多个”表示两个及以上的数量。

在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述的构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。

在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术语在本公开中的含义。

在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的传输，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有多种功能的元件等。

在本说明书中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏电极端子、漏区域或漏电极)与源极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏极、沟道区域以及源极。在本说明书中，沟道区域是指电流主要流过的区域。

在本说明书中，第一极可以为漏极、第二极可以为源极，或者第一极可以为源极、第二极可以为漏极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源极”及“漏极”的功能有时互相调换。因此，在本说明书中，“源极”和“漏极”可以互相调换。另外，栅极还可以称为控制极。

在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。

本公开中的“光透过率”指的是光线透过介质的能力，是透过透明或半透明体的光通量与其入射光通量的百分率。

本公开中的“约”、“大致”，是指不严格限定界限，允许工艺和测量误差范围内的情况。在本公开中，“大致相同”是指数值相差10％以内的情况。

图1为一种显示基板的显示不良示意图。图2为产生图1所示的显示不良的显示基板的局部剖面示意图。在一些实现方式中，显示基板可以包括：屏下摄像头区域1a和位于屏下摄像头区域1a周边的正常显示区域1b。屏下摄像头区域1a仅保留发光元件，而将驱动屏下摄像头区域1a的发光元件的像素电路设置在正常显示区域1b，并通过透明导电线连接屏下摄像头区域1a的发光元件和正常显示区域1b的像素电路。图2所示为显示基板的局部剖面示意图。如图2所示，在垂直于显示基板的方向上，显示基板可以包括：衬底基板1、以及设置在衬底基板1上的电路结构层2、第一平坦层3、第一透明导电层7、第二平坦层4、第二透明导电层8、第三平坦层5、第三透明导电层9和第四平坦层6。第一透明导电层7、第二透明导电层8和第三透明导电层9均包括多条透明导电线。第一平坦层3、第二平坦层4、第三平坦层5远离衬底基板1一侧的表面均为平坦表面。如图1所示，在熄屏状态下，屏下摄像头区域1a两侧在强光下会出现明显的彩色阴影(图1中采用不同灰度示意)，其形状与透明导电线所在区域对应。经过发明人的分析发现，这是由于透明导电层的多个透明导电线形成的光栅结构对环境光产生衍射效应所形成的，而且光栅结构的间距越小，衍射越严重。

本公开实施例提供一种显示基板，包括：衬底基板、多个第一像素电路、多个第一发光元件以及至少一个透明导电层。衬底基板包括第一显示区和位于第一显示区至少一侧的第二显示区。多个第一像素电路位于第二显示区。多个第一发光元件位于第一显示区。透明导电层包括多条透明导电线，透明导电线配置为电连接至少一个第一像素电路和至少一个第一发光元件。至少一个第一像素电路配置为驱动至少一个第一发光元件发光。透明导电层靠近衬底基板的一侧设置有绝缘层，所述绝缘层靠近透明导电层一侧的表面具有多个非平面结构，透明导电线在衬底基板的正投影与非平面结构在衬底基板的正投影至少部分交叠。

在一些示例中，所述绝缘层的非平面结构可以位于第一显示区，或者可以位于第二显示区，或者可以位于第一显示区和第二显示区。本实施例对此并不限定。

在一些示例中，一个透明导电层的多条透明导电线与该透明导电层接触的绝缘层的多个非平面结构可以一一对应。一条透明导电线可以与绝缘层的一个非平面结构在衬底基板的正投影存在交叠。或者，一个透明导电层的一条透明导电线可以与该透明导电层接触的绝缘层的多个非平面结构对应。一条透明导电线可以与绝缘层的多个非平面结构在衬底基板的正投影存在交叠。比如，一条透明导电线可以分成至少两段，不同段可以对应不同的非平面结构。然而，本实施例对此并不限定。

本实施例提供的显示基板，通过设置透明导电层靠近衬底基板一侧的绝缘层具有非平面结构，来改变透明导电层的透明导电线的形貌，使得在满足透明导电线的电阻特性的情况下，可以减小透明导电线的正投影面积，增加相同透明导电层的透明导电线之间的间距，从而降低透明导电线形成的光栅结构对环境光的衍射效应，改善第一显示区周边的彩色阴影不良。

在一些示例性实施方式中，多个非平面结构可以包括以下至少一项：凹槽、凸起。例如，一个绝缘层具有的多个非平面结构可以均为凹槽，或者，可以均为凸起，或者，其中一部分可以为凹槽，另一部分可以为凸起。然而，本实施例对此并不限定。

在一些示例性实施方式中，凹槽可以至少具有相互面对的两个侧面，透明导电线可以位于凹槽的至少一个侧面上。例如，凹槽的延伸方向可以与透明导电线的延伸方向一致，凹槽在与该延伸方向交叉(比如，垂直)的方向上具有相互面对的两个侧面，透明导电线可以位于凹槽内，且透明导电线在衬底基板的正投影可以仅与凹槽的一个侧面在衬底基板的正投影存在交叠，或者，可以与两个侧面在衬底基板的正投影均存在交叠。然而，本实施例对此并不限定。

在一些示例性实施方式中，凹槽的任一侧面与衬底基板所在平面之间的夹角范围可以为25度至70度，例如可以约为45度。本示例的凹槽的侧面与衬底基板所在平面之间的夹角即为凹槽的侧面的坡度角。

在一些示例性实施方式中，在凸起的平行于衬底基板所在平面的两个截面中，靠近衬底基板的截面的面积可以大于远离衬底基板的截面的面积。例如，凸起远离衬底基板的一侧表面可以为弧面。然而，本实施例对此并不限定。

在一些示例性实施方式中，非平面结构具有相对于衬底基板所在平面的倾斜面。位于同一个透明导电层的多条透明导电线的处于非平面结构的倾斜面的至少部分导电线段的倾斜方向相同。例如，非平面结构可以为凹槽，凹槽可以具有延伸方向与透明导电线的延伸方向一致的倾斜面，透明导电线的至少部分导电线段可以位于凹槽的倾斜面；或者，非平面结构可以为凸起，凸起可以具有延伸方向与透明导电线的延伸方向一致的倾斜面，透明导电线的至少部分导电线段可以位于凸起的倾斜面。在本示例中，透明导电线的至少部分导电线段的倾斜方向可以根据透明导电线的至少部分导电线段所在平面与衬底基板所在平面之间的角度关系来确定。例如，一条透明导电线的至少部分导电线段所在平面沿顺时针方向至衬底基板所在平面的夹角小于90度，则认为该透明导电线的至少部分导电线段沿顺时针方向倾斜；当一条透明导电线的至少部分导电线段所在平面沿逆时针方向至衬底基板所在平面的夹角小于90度，则认为该透明导电线的至少部分导电线段沿逆时针方向倾斜。在一些示例中，同一个透明导电层的多条透明导电线的处于非平面结构的倾斜面的至少部分导电线段可以均沿顺时针方向倾斜，或者，均沿逆时针方向倾斜。然而，本实施例对此并不限定。在另一些示例中，位于同一透明导电层的至少两个相邻透明导电线的处于非平面结构的倾斜面的至少部分导电线段的倾斜方向可以不同。

在一些示例性实施方式中，至少一个透明导电层可以包括：第一透明导电层、第二透明导电层和第三透明导电层。第一透明导电层靠近衬底基板一侧设置有第一绝缘层；第二透明导电层位于第一透明导电层远离衬底基板的一侧，第三透明导电层位于第二透明导电层远离衬底基板的一侧，第一透明导电层和第二透明导电层之间设置有第二绝缘层，第二透明导电层和第三透明导电层之间设置有第三绝缘层。显示基板可以满足以下至少一项：第一绝缘层靠近第一透明导电层一侧的表面具有多个非平面结构；第二绝缘层靠近第二透明导电层一侧的表面具有多个非平面结构；第三绝缘层靠近第三透明导电层一侧的表面具有多个非平面结构。在一些示例中，第一绝缘层靠近第一透明导电层一侧的表面可以具有多个非平面结构，第二绝缘层靠近第二透明导电层一侧的表面可以具有多个非平面结构，第三绝缘层靠近第三透明导电层一侧的表面可以具有多个非平面结构。或者，在一些示例中，第一绝缘层、第二绝缘层和第三绝缘层中至少两个绝缘层可以具有非平面结构。或者，在一些示例中，第一绝缘层、第二绝缘层和第三绝缘层中任一个绝缘层可以具有非平面结构。本实施例对此并不限定。

在一些示例性实施方式中，第一绝缘层、第二绝缘层和第三绝缘层的非平面结构的形状可以至少部分相同。例如，多个绝缘层的非平面结构可以均为形状相同的凹槽，或者均为形状相同的凸起。或者，至少两个绝缘层的非平面结构的形状可以相同。或者，多个绝缘层的非平面结构的形状可以均不同。比如，第一绝缘层的非平面结构的形状可以为凹槽，第二绝缘层的非平面结构的形状可以为凸起，且凸起远离衬底基板一侧的表面为弧面，第三绝缘层的非平面结构的形状可以为凸起，且凸起的剖面为梯形。然而，本实施例对此并不限定。

下面通过多个示例对本实施例的显示基板进行举例说明。

图3为本公开至少一实施例的显示基板的示意图。在一些示例性实施方式中，如图3所示，显示基板可以包括：显示区域AA和周边区域BB。周边区域BB为非显示区域。显示区域AA可以包括：第一显示区A1和第二显示区A2。例如，感光传感器(例如，摄像头)等硬件可以设置在显示基板的一侧，且感光传感器在显示基板的正投影可以与第一显示区A1交叠。第一显示区A1可以为透光显示区，还可以称为屏下摄像头(UDC，Under Display Camera)区域；第二显示区A2可以为正常显示区。例如，第二显示区A2不透光仅用于显示。本实施例的显示基板可以给真全面屏的实现奠定坚实的基础。

在一些示例性实施方式中，如图3所示，显示区域AA可以为矩形，例如圆角矩形。第一显示区A1可以为矩形，例如圆角矩形。然而，本实施例对此并不限定。例如，第一显示区A1可以为圆形、其他四边形或五边形等形状。

在一些示例性实施方式中，如图3所示，显示基板可以包括：衬底基板以及位于衬底基板上的多个子像素。多个子像素包括：多个第一子像素和多个第二子像素。至少一个第一子像素包括第一像素电路11和第一发光元件13，至少一个第二子像素包括第二像素电路12和第二发光元件14。第二像素电路12和第二发光元件14均位于第二显示区A2，第一像素电路11位于第二显示区A2，第一发光元件13位于第一显示区A1。多个第一像素电路11可以间隔分布在多个第二像素电路12之间。例如，第二像素电路12可以称为原位像素电路，第一像素电路11可以称为非原位像素电路。在第一显示区A1内，相邻第一发光元件13之间为透光子区，第一发光元件13所在区域为显示子区。在本示例中，为了提高第一显示区A1的光透过率，在第一显示区A1仅设置发光元件，而将驱动第一显示区A1的发光元件的像素电路设置在第二显示区A2。即通过发光元件和像素电路分离设置的方式来提高第一显示区A1的光透过率。第一显示区A1不设置像素电路。

在一些示例性实施方式中，子像素的发光元件的形状可以是矩形、菱形、五边形或六边形。一个像素单元包括三个子像素时，三个子像素的发光元件可以采用水平并列、竖直并列或品字方式排列；一个像素单元包括四个子像素时，四个子像素的发光元件可以采用水平并列、竖直并列或正方形方式排列。然而，本实施例对此并不限定。

在一些示例性实施方式中，如图3所示，多个第一像素电路11中的至少一个第一像素电路11可以与多个第一发光元件13中的至少一个第一发光元件13电连接，至少一个第一像素电路11被配置为驱动至少一个第一发光元件13发光。第一像素电路11和第一发光元件13在衬底基板上的正投影可以没有交叠。在一些示例中，第一发光元件13和与其电连接的第一像素电路11可以位于同一行。即，第一发光元件13的驱动信号来自于同一行的第一像素电路11。例如，同一行子像素的像素电路与同一条栅线电连接。然而，本实施例对此并不限定。例如，第一发光元件和与其电连接的第一像素电路可以不位于同一行。

在一些示例中，如图3所示，多个第二像素电路12中的至少一个第二像素电路12可以与多个第二发光元件14中的至少一个第二发光元件14电连接。至少一个第二像素电路12被配置为驱动至少一个第二发光元件14发光。至少一个第二像素电路12在衬底基板的正投影与至少一个第二发光元件14在衬底基板的正投影可以至少部分重叠。

在一些示例性实施方式中，如图3所示，显示基板可以采用像素电路压缩方案，通过减小像素电路在第一方向X上的尺寸，从而可以在第一方向X上放置第一像素电路11和第二像素电路12，可以将第一像素电路11分散布置在第二像素电路12中。例如，第一方向X为行方向，在同一行像素电路中，第一像素电路11可以间隔布置在第二像素电路12中。然而，本实施例对此并不限定。例如，第一像素电路11可以位于周边区域，从而形成像素电路外置方案。或者，可以通过减小像素电路在第二方向Y上的尺寸，从而可以在第二方向Y上放置第一像素电路11和第二像素电路12。或者，可以通过减小像素电路在第一方向X和第二方向Y上的尺寸，从而可以在第一方向X和第二方向Y上放置第一像素电路11和第二像素电路12。第一方向X与第二方向Y交叉，例如，第一方向X可以垂直于第二方向Y。

在一些示例性实施方式中，如图3所示，第二显示区A2可以位于第一显示区A1的至少一侧。例如，第二显示区A2可以围绕第一显示区A1。即，第一显示区A1可以被第二显示区A2包围。在另一些示例中，第一显示区A1可以设置在其他位置，例如，可以位于显示基板的顶部中间位置，或者，可以位于显示基板的左上角位置或右上角位置处。然而，本实施例对此并不限定。

在一些示例性实施方式中，如图3所示，多个第一像素电路11中的至少一个第一像素电路11可以与多个第一发光元件13中的至少一个第一发光元件13通过透明导电线L电连接。透明导电线L的一端与第一像素电路11电连接，另一端与第一发光元件13电连接。透明导电线L可以从第一显示区A1延伸至第二显示区A2。例如，透明导电线L可以沿第一方向X从第一显示区A1延伸至第二显示区A2；或者，透明导电线L可以先在第一显示区A1沿第二方向Y延伸，再沿第一方向X延伸至第二显示区A2。然而，本实施例对此并不限定。

在一些示例性实施方式中，透明导电线L可以采用透明导电材料，例如，可以采用导电氧化物材料，比如，氧化铟锡(ITO)。然而，本实施例对此并不限定。在一些示例中，多个透明导电线L可以排布在一个透明导电层中，或者，多个透明导电线L可以排布在两个或三个透明导电层中。每一条透明导电线L可以连接一个第一像素电路11和一个第一发光元件13。

图4为本公开至少一实施例的显示基板的局部俯视示意图。图4可以为图3中第一显示区A1或第二显示区A2内的透明导电层的局部俯视示意图。在本示例中，以三个透明导电层为例进行说明。图5A为图4中的第一透明导电层的局部俯视图。图5B为图4中的第二透明导电层的局部俯视图。图5C为图4中的第三透明导电层的局部俯视图。图6为图4中沿P-P’方向的局部剖面示意图。

在一些示例性实施方式中，如图4至图6所示，在垂直于显示基板的方向上，显示基板可以包括：衬底基板100、设置在衬底基板100上的电路结构层20、第一绝缘层31、第一透明导电层41、第二绝缘层32、第二透明导电层42、第三绝缘层33、第三透明导电层43和第四绝缘层34。在一些示例中，在第四绝缘层34远离衬底基板100的一侧可以设置发光结构层，发光结构层可以包括：阳极层、像素定义层、有机发光层和阴极层。在一些示例中，第一绝缘层31至第四绝缘层34还可以称为平坦层，第一绝缘层31至第四绝缘层34可以为有机材料层。然而，本实施例对此并不限定。

在一些示例性实施方式中，如图4至图6所示，第一透明导电层41可以包括多个第一透明导电线411。多个第一透明导电线411设置在第一绝缘层41形成的倾斜面上。第二透明导电层42可以包括多个第二透明导电线421。多个第二透明导电线421设置在第二绝缘层42形成的倾斜面上。第三透明导电层43可以包括多个第三透明导电线431。多个第三透明导电线431设置在第三绝缘层43形成的倾斜面上。在本示例中，绝缘层形成的倾斜面的延伸方向可以与透明导电线的延伸方向大致相同。

图7为图4所示的显示基板的制备示意图。下面参照图4至图7通过显示基板的制备过程的示例说明显示基板的结构。本公开实施例所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在衬底基板上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。

在一些示例性实施方式中，显示基板的制备过程可以包括如下操作。

(1)、提供衬底基板。

在一些示例性实施方式中，衬底基板100可以为刚性基板，例如玻璃基板。然而，本实施例对此并不限定。例如，衬底基板100可以为柔性基板。

(2)、制备电路结构层。

在一些示例性实施方式中，第二显示区的电路结构层可以包括多个第一像素电路和多个第二像素电路。例如，在垂直于显示基板的方向上，第二显示区的电路结构层20可以包括：依次设置在衬底基板100的半导体层、第一栅绝缘层、第一栅金属层、第二栅绝缘层、第二栅金属层、层间绝缘层以及第一源漏金属层。其中，半导体层可以包括多个像素电路的多个晶体管的有源层。第一栅金属层可以至少包括多个像素电路的多个晶体管的控制极、存储电容的第一电极。第二栅金属层可以至少包括：存储电容的第二电极。第一源漏金属层可以包括：多个连接电极、第一电源线以及数据线。

在一些示例性实施方式中，电路结构层20的制备包括以下步骤。

在一些示例中，在第一显示区的衬底基板100上沉积半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成半导体层。例如，半导体薄膜的材料可以为多晶硅。随后，在形成前述结构的衬底基板100上，依次沉积第一绝缘薄膜和第一金属薄膜，通过图案化工艺对第一金属薄膜进行图案化，形成覆盖半导体层的第一栅绝缘层，以及设置在第二显示区的第一栅绝缘层上的第一栅金属层。随后，在形成前述结构的衬底基板100上，依次沉积第二绝缘薄膜和第二金属薄膜，通过图案化工艺对第二金属薄膜进行图案化，形成覆盖第一栅金属层的第二栅绝缘层，以及设置在第二显示区的第二栅绝缘层上的第二栅金属层。随后，在形成前述结构的衬底基板上，沉积第三绝缘薄膜，通过图案化工艺形成层间绝缘层。其中，层间绝缘层开设有多个过孔。随后，沉积第三金属薄膜，通过图案化工艺对第三金属薄膜进行图案化，形成设置在第二显示区的层间绝缘层上的第一源漏金属层。

通过上述步骤可以在第二显示区制备多个第一像素电路和多个第二像素电路，第一显示区可以包括依次叠设在衬底基板100上的第一栅绝缘层、第二栅绝缘层和层间绝缘层。

(3)、形成第一绝缘层和第一透明导电层。

在一些示例性实施方式中，在形成前述结构的衬底基板100上，涂覆第一平坦薄膜，利用半透式掩膜版(HTM，Half Tone Mask)通过图案化工艺形成第一绝缘层31。随后，沉积第一透明导电薄膜，通过图案化工艺对第一透明导电薄膜进行图案化，形成设置在第一绝缘层31上的第一透明导电层41，如图5A和图7。

在一些示例中，如图5A和图7所示，第一绝缘层31靠近第一透明导电层41的表面可以具有多个第一凹槽310。第一凹槽310的延伸方向可以与第一透明导电线411的延伸方向大致相同。第一凹槽310可以包括第一侧面311、第二侧面312和第一底面313。第一侧面311与第二侧面312相互面对，第一底面313连接在第一侧面311和第二侧面312之间。第一底面313所在平面可以平行于衬底基板100所在平面。在本示例中，第一凹槽310在延伸方向上的剖面可以为倒梯形。第一侧面311与衬底基板100所在平面之间可以具有第一夹角a1，第二侧面312与衬底基板100所在平面之间可以具有第二夹角a2。第一夹角a1与第二夹角a2可以大致相同，或者可以不同。第一夹角a1可以约为25度至70度，例如可以约为45度。第二夹角a2可以约为25度至70度，例如可以约为45度。然而，本实施例对此并不限定。

在一些示例中，如图5A和图7所示，第一透明导电层41可以包括：多个第一透明导电线411。相邻第一透明导电线411之间的间距可以大于或等于3微米。一个第一透明导电线411可以位于一个第一凹槽310内。一个第一透明导电线411在衬底基板100的正投影可以与一个第一凹槽310在衬底基板100的正投影存在交叠。例如，第一透明导电线411可以位于第一凹槽310的第一侧面311上。第一透明导电线411在衬底基板100的正投影可以位于第一凹槽310在衬底基板100的正投影内。第一透明导电线411在衬底基板100的正投影可以与所在的第一凹槽310的第一侧面311和第一底面313在衬底基板100的正投影存在交叠。在本示例中，第一透明导电层41的多个第一透明导电线411均位于对应的第一凹槽310的第一侧面311上。然而，本实施例对此并不限定。例如，第一透明导电线411的一部分可以位于第一凹槽310的第一侧面，另一部分可以位于第一凹槽310以外的第一绝缘层31的表面。

(4)、形成第二绝缘层和第二透明导电层。

在一些示例性实施方式中，在形成前述结构的衬底基板100上，涂覆第二平坦薄膜，利用半透式掩膜版通过图案化工艺形成第二绝缘层32。随后，沉积第二透明导电薄膜，通过图案化工艺对第二透明导电薄膜进行图案化，形成设置在第二绝缘层32上的第二透明导电层42，如图5B和图7所示。第二绝缘层32靠近第二透明导电层42的表面可以具有多个第二凹槽320。第二凹槽320的延伸方向可以与第二透明导电线421的延伸方向大致相同。第二凹槽320可以包括：相互面对的第三侧面321和第四侧面322、以及连接在第三侧面321和第四侧面322之间的第二底面323。第二底面323所在平面可以平行于衬底基板100所在平面。第三侧面321与衬底基板100所在平面之间可以具有第三夹角a3，第四侧面322与衬底基板100所在平面之间可以具有第四夹角a4。第三夹角a3与第四夹角a4可以大致相同，或者可以不同。第三夹角a3可以约为25度至70度，例如可以约为45度。第四夹角a4可以约为25度至70度，例如可以约为45度。然而，本实施例对此并不限定。

在一些示例中，如图5B和图7所示，第二透明导电层42可以包括：多个第二透明导电线421。一个第二透明导电线421可以位于一个第二凹槽320内。一个第二透明导电线421在衬底基板100的正投影可以与一个第二凹槽320在衬底基板100的正投影存在交叠。相邻第二透明导电线421之间的间距可以大于或等于3微米。例如，第二透明导电线421可以位于第二凹槽320的第三侧面321上。第二透明导电线421在衬底基板100的正投影可以位于第二凹槽320在衬底基板100的正投影内。第二透明导电线421在衬底基板100的正投影与所在的第二凹槽320的第三侧面321和第二底面323在衬底基板100的正投影存在交叠。在本示例中，第二透明导电层42的多个第二透明导电线421可以均位于对应的第二凹槽320的第一侧面321上。

(5)、形成第三绝缘层和第三透明导电层。

在一些示例性实施方式中，在形成前述结构的衬底基板100上，涂覆第三平坦薄膜，利用半透式掩模版通过图案化工艺形成第三绝缘层33。随后，沉积第三透明导电薄膜，通过图案化工艺对第三透明导电薄膜进行图案化，形成设置在第三绝缘层33上的第三透明导电层43，如图5C和图7所示。第三绝缘层33靠近第三透明导电层43的表面可以具有多个第三凹槽330。第三凹槽330的延伸方向可以与第三透明导电线431的延伸方向大致相同。第三凹槽330可以包括：相互面对的第五侧面331和第六侧面332、以及连接在第五侧面331和第六侧面332之间的第三底面333。第三底面333所在平面可以平行于衬底基板100所在平面。第五侧面331与衬底基板100所在平面之间可以具有第五夹角a5，第六侧面332与衬底基板100所在平面之间可以具有第六夹角a6。第五夹角a5与第六夹角a6可以大致相同，或者可以不同。第五夹角a5可以约为25度至70度，例如可以约为45度。第六夹角a6可以约为25度至70度，例如可以约为45度。然而，本实施例对此并不限定。

在一些示例中，第一夹角a1至第六夹角a6可以均相同，或者其中至少两个可以相同，或者可以各不相同。本实施例对此并不限定。

在一些示例中，如图5C和图7所示，第三透明导电层43可以包括：多个第三透明导电线431。一个第三透明导电线431可以位于一个第三凹槽330内。相邻第三透明导电线431之间的间距可以大于或等于3微米。例如，第三透明导电线431可以位于第三凹槽330的第五侧面331上。第三透明导电线431在衬底基板100的正投影可以位于第三凹槽330在衬底基板100的正投影内。第三透明导电线43在衬底基板100的正投影与所在的第三凹槽330的第五侧面331和第三底面333在衬底基板100的正投影可以存在交叠。在本示例中，第三透明导电层43的多个第三透明导电线431均位于对应的第三凹槽330的第五侧面331上。

(6)、形成第四绝缘层和阳极层。

在一些示例性实施方式中，在形成前述结构的衬底基板100上，涂覆第四平坦薄膜，通过图案化工艺形成第四绝缘层34。随后，沉积阳极导电薄膜，通过图案化工艺对阳极导电薄膜进行图案化，形成设置在第四绝缘层34上的阳极层。阳极层包括多个发光元件的阳极。随后，在形成前述图案的衬底基板100上涂覆像素定义薄膜，通过掩膜、曝光和显影工艺形成像素定义层(PDL，Pixel Define Layer)。像素定义层形成有暴露出阳极层的多个像素开口。在前述形成的像素开口内形成有机发光层，有机发光层与阳极连接。随后，沉积阴极薄膜，通过图案化工艺对阴极薄膜进行图案化，形成阴极图案，阴极分别与有机发光层和第二电源线电连接。随后，在阴极上形成封装层，封装层可以包括无机材料/有机材料/无机材料的叠层结构。

在一些示例性实施方式中，第一栅金属层、第二栅金属层和第一源漏金属层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。第一透明导电层至第三透明导电层可以采用透明导电材料，例如ITO。第一栅绝缘层、第二栅绝缘层和层间绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。第一绝缘层31至第四绝缘层34可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等有机材料。像素定义层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等有机材料。阳极层可以采用金属等反射材料，阴极可以采用透明导电材料。然而，本实施例对此并不限定。

在本示例中，第一透明导电线411位于第一凹槽310的第一侧面311，第二透明导电线421位于第二凹槽320的第三侧面321，第三透明导电线431位于第三凹槽330的第五侧面331。利用第一绝缘层31的第一凹槽310形成的倾斜侧面，可以实现第一透明导电线411相对于衬底基板所在平面倾斜设置；利用第二绝缘层32的第二凹槽320形成的倾斜侧面，可以实现第二透明导电线421相对于衬底基板所在平面倾斜设置；利用第三绝缘层33的第三凹槽330形成的倾斜侧面，可以实现第三透明导电线431相对于衬底基板所在平面倾斜设置。本示例的第一透明导电线411、第二透明导电线421和第三透明导电线431的倾斜方向可以一致，例如，均沿逆时针方向倾斜。然而，本实施例对此并不限定。例如，透明导电线沿宽度方向上的一部分可以位于凹槽的侧面，另一部分可以位于绝缘层的平坦表面，如此一来，利用绝缘层的凹槽形成的倾斜面，可以实现透明导电线的位于该倾斜面的部分导电线段相对于衬底基板所在平面倾斜设置。透明导电线的宽度方向可以垂直于透明导电线的延伸方向。

在本示例中，第三透明导电线431在衬底基板100的正投影可以与第一透明导电线411在衬底基板100的正投影存在交叠。然而，本实施例对此并不限定。在另一些示例中，第一透明导电层41的第一透明导电线411和第二透明导电层42的第二透明导电线421在衬底基板的正投影可以存在交叠。或者，第二透明导电层42的第二透明导电线421和第三透明导电层43的第三透明导电线431在衬底基板的正投影可以存在交叠。或者，第一透明导电层41的第一透明导电线411、第二透明导电层42的第二透明导电线421和第三透明导电层43的第三透明导电线431在衬底基板的正投影可以均存在交叠。

本示例在满足第一透明导电线、第二透明导电线和第三透明导电线的电阻特性的情况下，可以减小第一透明导电线、第二透明导电线和第三透明导电线的正投影面积，使得第一透明导电层的多个第一透明导电线之间的间距增大，第二透明导电层的多个第二透明导电线之间的间距增大，以及第三透明导电层的多个第三透明导电线之间的间距增大，从而降低第一透明导电线、第二透明导电线和第三透明导电线形成的光栅结构对环境光的衍射效应。

图8为图2对应的显示基板的衍射仿真示意图。图9为图4对应的显示基板的衍射仿真示意图。图8(a)和图9(a)为衍射仿真结果的平面示意图，图8(b)和图9(b)为衍射仿真结果的立体示意图。在一些示例中，在衍射仿真实验中，可以利用点光源从多个透明导电层靠近衬底基板的一侧出光，利用光学探测器在多个透明导电层的远离衬底基板的一侧接收光线。在图8和图8中，X Order表示光学探测器的横坐标，Y Order表示光学探测器的纵坐标。由图8和图9可见，本实施例提供的显示基板的衍射效应明显被减弱。因此，本实施例提供的显示基板可以有效减轻对环境光的衍射效应，从而改善显示基板的彩色阴影不良情况。

本实施例的显示基板的结构及其制备过程仅仅是一种示例性说明。在一些示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺。例如，电路结构层还可以包括：位于第一源漏金属层远离衬底基板一侧的第二源漏金属层。又如，显示基板可以包括一个或两个透明导电层，或者可以包括三个以上的透明导电层。然而，本实施例对此并不限定。

本示例性实施例的制备工艺可以利用目前成熟的制备设备即可实现，可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。

图10为本公开至少一实施例的显示基板的另一局部剖面示意图。在一些示例性实施方式中，如图10所示，第一绝缘层31靠近第一透明导电层41的表面可以具有多个第一凹槽，第二绝缘层32靠近第二透明导电层42的表面可以具有多个第二凹槽，第三绝缘层33靠近第三透明导电层43的表面可以具有多个第三凹槽。关于第一凹槽、第二凹槽和第三凹槽的说明可以参照前述实施例的说明，故于此不再赘述。在本示例中，第一透明导电线411可以位于第一凹槽的第一侧面，第二透明导电线421可以位于第二凹槽的第四侧面，第三透明导电线431可以位于第三凹槽的第五侧面。如此一来，第二透明导电线421的倾斜方向不同于第一透明导电线411和第三透明导电线431的倾斜方向。同一个透明导电层的多条透明导电线的倾斜方向可以相同。然而，本实施例对此并不限定。关于本实施例的其他说明可以参照前述实施例的描述，故于此不再赘述。

图11为本公开至少一实施例的显示基板的另一局部剖面示意图。在一些示例性实施方式中，如图11所示，第一绝缘层31靠近第一透明导电层41的表面可以具有多个第一凹槽，第二绝缘层32靠近第二透明导电层42的表面可以具有多个第二凹槽，第三绝缘层33靠近第三透明导电层43的表面可以具有多个第三凹槽。关于第一凹槽、第二凹槽和第三凹槽的说明可以参照前述实施例的说明，故于此不再赘述。在本示例中，第一透明导电层41的相邻第一透明导电线411的倾斜方向不同，例如，一条第一透明导电线411可以位于所在第一凹槽的第一侧面，相邻的另一条第一透明导电线411可以位于对应的第一凹槽的第二侧面。第二透明导电层42的多条第二透明导电线421的倾斜方向可以相同。例如，第二透明导电线421可以位于第二凹槽的第三侧面。第三透明导电层43的相邻第三透明导电线431的倾斜方向不同。例如，一条第三透明导电线431可以位于所在的第三凹槽的第五侧面，相邻的另一条第三透明导电线431可以位于对应的第三凹槽的第六侧面。然而，本实施例对此并不限定。关于本实施例的其他说明可以参照前述实施例的描述，故于此不再赘述。

图12为本公开至少一实施例的显示基板的另一局部剖面示意图。在一些示例性实施方式中，如图12所示，第一绝缘层31靠近第一透明导电层41的表面可以具有多个第一凹槽，第二绝缘层32靠近第二透明导电层42的表面可以具有多个第二凹槽，第三绝缘层33靠近第三透明导电层43的表面可以具有多个第三凹槽。关于第一凹槽、第二凹槽和第三凹槽的说明可以参照前述实施例的说明，故于此不再赘述。在本示例中，第一透明导电层41的两个相邻且具有相同倾斜方向的第一透明导电线411可以为一个导电线组，两个导电线组之间设置一个倾斜方向不同的第一透明导电线411。第二透明导电层42的相邻第二透明导电线421的倾斜方向可以不同。第三透明导电线43的相邻第三透明导电线431的倾斜方向可以不同。然而，本实施例对此并不限定。例如，三个或三个以上相邻且具有相同倾斜方向的透明导电线可以定义为一个导电线组，两个导电线组之间可以设置一个倾斜方向不同的导电线组(例如，包括至少一个透明导电线)。关于本实施例的其他说明可以参照前述实施例的描述，故于此不再赘述。

图13为本公开至少一实施例的显示基板的另一局部俯视示意图。图14为图13中沿P-P’方向的局部剖面示意图。图15为图14所示的显示基板的制备示意图。在一些示例性实施方式中，如图13至图15所示，第一绝缘层31靠近第一透明导电层41的表面可以具有多个第一凸起314。第一凸起314的延伸方向可以与第一透明导电线411的延伸方向大致相同。在第一透明导电线411的延伸方向上，第一凸起314可以是连续的。第一凸起314远离衬底基板100一侧的表面可以为弧面。例如，第一凸起314在垂直于延伸方向的剖面可以为半圆形。第一透明导电层41的第一透明导电线411在衬底基板的正投影与第一凸起314在衬底基板的正投影可以至少部分交叠。例如，第一透明导电线411可以覆盖第一凸起314远离衬底基板一侧的表面。第二绝缘层32靠近第二透明导电层42的表面可以具有多个第二凸起324。第二凸起324的延伸方向可以与第二透明导电线421的延伸方向大致相同。在第二透明导电线421的延伸方向上，第二凸起324可以是连续的。第二凸起324远离衬底基板100一侧的表面可以为弧面。第二透明导电层42的第二透明导电线421在衬底基板的正投影与第二凸起324在衬底基板的正投影可以至少部分交叠。例如，第二透明导电线421可以覆盖第二凸起324远离衬底基板一侧的表面。第三绝缘层33靠近第三透明导电层43的表面可以具有多个第三凸起334。第三凸起334的延伸方向可以与第三透明导电线431的延伸方向大致相同。在第三透明导电线431的延伸方向上，第三凸起334可以是连续的。第三凸起334远离衬底基板100一侧的表面可以为弧面。第三透明导电层43的第三透明导电线431在衬底基板的正投影与第三凸起334在衬底基板的正投影可以至少部分交叠。例如，第三透明导电线431可以覆盖第三凸起334远离衬底基板一侧的表面。然而，本实施例对此并不限定。关于本实施例的显示基板的其他说明可以参照前述实施例的描述，故于此不再赘述。

图16为图13中沿P-P’方向的另一局部剖面示意图。图17为图16所示的显示基板的制备示意图。在一些示例性实施方式中，如图16和图17所示，第一绝缘层31靠近第一透明导电层41的表面可以具有多个第一凸起314。第二绝缘层32靠近第二透明导电层42的表面可以具有多个第二凸起324。第三绝缘层33靠近第三透明导电层43的表面可以具有多个第三凸起334。在任一凸起的平行于衬底基板所在平面的两个截面中，靠近衬底基板100的截面的面积大于远离衬底基板的截面的面积。在本示例中，第一凸起314、第二凸起324和第三凸起334远离衬底基板一侧的表面可以为两个斜面和一个平行于衬底基板所在平面的顶面连接形成。在垂直于显示基板的方向上，且垂直于透明导电线的延伸方向上，第一凸起314、第二凸起324和第三凸起334的剖面形状可以为梯形。然而，本实施例对此并不限定。在本示例中，任一透明导电层的透明导电线在衬底基板的正投影可以覆盖对应的绝缘层的凸起在衬底基板的正投影。然而，本实施例对此并不限定。例如，透明导电层的透明导电线可以设置在对应的凸起的一个斜面和至少部分顶面上。关于本实施例的显示基板的其他说明可以参照前述实施例的描述，故于此不再赘述。

图18为本公开至少一实施例的显示基板的另一局部剖面示意图。在一些示例性实施方式中，如图18所示，第一绝缘层31靠近第一透明导电层41的表面可以具有多个第一凸起。第一凸起的形貌可以如图16所示的实施例。第二绝缘层32靠近第二透明导电层42的表面可以具有多个第二凸起。第二凸起的形貌可以如图14所示的实施例。第三绝缘层33靠近第三透明导电层43的表面可以具有多个第三凸起。第三凸起的形貌可以如图16所示的实施例。关于本实施例的显示基板的其他说明可以参照前述实施例的描述，故于此不再赘述。

图19为本公开至少一实施例的显示基板的另一局部剖面示意图。图20为图19所示的显示基板的制备示意图。在一些示例性实施方式中，如图19和图20所示，第一绝缘层31靠近第一透明导电层41的表面可以具有多个第一凹槽310，第二绝缘层32靠近第二透明导电层42的表面可以具有多个第二凹槽320，第三绝缘层33靠近第三透明导电层43的表面可以具有多个第三凹槽330。第一透明导电层41的第一透明导电线411可以位于第一凹槽310内，第一透明导电线411在衬底基板的正投影与第一凹槽310在衬底基板的正投影可以重合。第二透明导电层42的第二透明导电线421可以位于第二凹槽320内，第二透明导电线421在衬底基板的正投影与第二凹槽320在衬底基板的正投影可以重合。第三透明导电层43的第三透明导电线431可以位于第三凹槽330内，第三透明导电线431在衬底基板的正投影与第三凹槽330在衬底基板的正投影可以重合。然而，本实施例对此并不限定。例如，任一透明导电线可以位于对应的凹槽内，且透明导电线在衬底基板的正投影与对应的凹槽在衬底基板的正投影可以部分交叠。关于本实施例的显示基板的其他说明可以参照前述实施例的描述，故于此不再赘述。

图21为本公开至少一实施例的显示基板的另一局部剖面示意图。在一些示例中，如图21所示，第一绝缘层31靠近第一透明导电层41的表面可以具有多个第一凹槽，第二绝缘层32靠近第二透明导电层42的表面可以具有多个第二凹槽，第三绝缘层33靠近第三透明导电层43的表面可以具有多个第三凹槽。第一凹槽、第二凹槽和第三凹槽的剖面形状可以均为V字型。本示例的第一凹槽、第二凹槽和第三凹槽可以均具有相互面对的两个倾斜侧面。关于本实施例的显示基板的其他说明可以参照前述实施例的描述，故于此不再赘述。

图22为本公开至少一实施例的显示基板的另一俯视示意图。图23为图22中沿P-P’方向的局部剖面示意图。在一些示例中，如图22和图23所示，第一透明导电层41的第一透明导电线411、第二透明导电层42的第二透明导电线421和第三透明导电层43的第三透明导电线431在衬底基板100上的正投影可以均存在交叠。然而，本实施例对此并不限定。例如，第一透明导电层41、第二透明导电层42和第三透明导电层43中的任两层内的透明导电线在衬底基板的正投影可以交叠。关于本实施例的显示基板的其他说明可以参照前述实施例的描述，故于此不再赘述。

图24为本公开至少一实施例的显示基板的另一俯视示意图。图25为图24中沿P-P’方向的局剖面示意图。在一些示例中，如图24和图25所示，本示例的显示基板可以仅包括第一透明导电层41，第四绝缘层34可以覆盖第一透明导电层41。第一透明导电层41可以包括相对于衬底基板100所在平面倾斜设置的多个第一透明导电线411。关于本实施例的显示基板的其他说明可以参照前述实施例的描述，故于此不再赘述。

图26为本公开至少一实施例的显示基板的另一俯视示意图。图27为图26中沿R-R’方向的局部剖面示意图。在本示例中，以一个透明导电层为例进行说明。如图26和图27所示，本示例的显示基板可以包括第一绝缘层31和第一透明导电层41。第一绝缘层31位于第一透明导电层41靠近衬底基板100的一侧。第一绝缘层31靠近第一透明导电层41的表面可以具有多个第一凹槽310。第一透明导电线411在衬底基板100的正投影可以与多个第一凹槽310在衬底基板的正投影存在交叠。在本示例中，第一透明导电线411在衬底基板的正投影可以为直线型。在第一透明导电线411的延伸方向上，第一透明导电线411可以被划分为多个导电线段，部分导电线段可以位于第一凹槽310内，部分导电线段可以位于第一绝缘层31的平坦表面上。

在一些示例中，第一凹槽310可以包括：沿第一透明导电线411的宽度方向相互面对的两个侧面、沿第一透明导电线411的长度方向相互面对的两个侧面、以及连接四个侧面的底面。第一透明导电线411在衬底基板100的正投影可以与第一凹槽411在沿第一透明导电线411的长度方向相互面对的两个侧面、以及沿第一透明导电线411的宽度方向相互面对的两个侧面中的一个、以及部分底面在衬底基板的正投影存在交叠。然而，本实施例对此并不限定。关于本实施例的显示基板的其余相关说明可以参照前述实施例的描述，故于此不再赘述。

图28为本公开至少一实施例的显示基板的另一俯视示意图。图29为图28中沿R-R’方向的局部剖面示意图。在本示例中，以一个透明导电层为例进行说明。如图28和图29所示，本示例的第一透明导电层41的多条第一透明导电线411在衬底基板的正投影可以为曲线或者S形。在第一透明导电线411的延伸方向上，第一透明导电线411可以被划分为多个导电线段，部分导电线段可以位于第一凹槽310内，部分导电线段可以位于第一绝缘层31的平坦表面上。关于本实施例的显示基板的其余相关说明可以参照前述实施例的描述，故于此不再赘述。

在另一些示例中，显示基板可以包括多个透明导电层，每个透明导电层和位于其靠近衬底基板一侧的绝缘层的结构可以参照图26或图28所示。在另一些示例中，透明导电层靠近衬底基板一侧的绝缘层可以包括多个凸起，一条透明导电线在衬底基板的正投影可以与多个凸起在衬底基板的正投影存在交叠。然而，本实施例对此并不限定。

在本示例中，图13、图22、图24、图26和图28所示可以为图3中第一显示区A1或第二显示区A2的透明导电线的局部俯视图。

本实施例提供的显示基板，通过将透明导电线设置在倾斜面、凸起或者凹槽内，可以在满足电阻特性的情况下，减小透明导电线的正投影面积，增加位于同一透明导电层的相邻透明导电线之间的间距，从而降低透明导电线形成的光栅结构对环境光的衍射效应。

下面对显示基板的电路结构层进行举例说明。

图30为本公开至少一实施例的像素电路的等效电路图。图31为图30提供的像素电路的工作时序图。本示例性实施例的像素电路以7T1C结构为例进行说明。然而，本实施例对此并不限定。

在一些示例性实施方式中，如图30所示，本示例的像素电路可以包括六个开关晶体管(T1、T2、T4至T7)、一个驱动晶体管T3和一个存储电容Cst。六个开关晶体管分别为数据写入晶体管T4、阈值补偿晶体管T2、第一发光控制晶体管T5、第二发光控制晶体管T6、第一复位晶体管T1、以及第二复位晶体管T7。发光元件EL可以包括阳极、阴极和设置在阳极和阴极之间的有机发光层。

在一些示例性实施方式中，驱动晶体管和六个开关晶体管可以是P型晶体管，或者可以是N型晶体管。像素电路中采用相同类型的晶体管可以简化工艺流程，减少显示基板的工艺难度，提高产品的良率。在一些可能的实现方式中，驱动晶体管和六个开关晶体管可以包括P型晶体管和N型晶体管。

在一些示例性实施方式中，驱动晶体管和六个开关晶体管可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(LTPS，Low TemperaturePoly-Silicon)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(LTPO，Low Temperature Polycrystalline Oxide)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。

在一些示例性实施方式中，如图30所示，显示基板可以包括扫描线GL、数据线DL、第一电源线PL1、第二电源线PL2、发光控制线EML、第一初始信号线INIT1、第二初始信号线INIT2、第一复位控制线RST1和第二复位控制线RST2。在一些示例中，第一电源线PL1可以配置为向像素电路提供恒定的第一电压信号VDD，第二电源线PL2可以配置为向像素电路提供恒定的第二电压信号VSS，并且第一电压信号VDD大于第二电压信号VSS。扫描线GL可以配置为向像素电路提供扫描信号SCAN，数据线DL可以配置为向像素电路提供数据信号DATA，发光控制线EML可以配置为向像素电路提供发光控制信号EM，第一复位控制线RST1可以配置为向像素电路提供第一复位控制信号RESET1，第二复位控制线RST2可以配置为向像素电路提供第二复位控制信号RESET2。在一些示例中，在第n行像素电路中，第一复位控制线RST1可以与第n-1行像素电路的扫描线GL电连接，以被输入扫描信号SCAN(n-1)，即第一复位控制信号RESET1(n)与扫描信号SCAN(n-1)相同。第二复位控制线RST2可以与第n行像素电路的扫描线GL电连接，以被输入扫描信号SCAN(n)，即第二复位控制信号RESET2(n)与扫描信号SCAN(n)相同。在一些示例中，第n行像素电路所电连接的第二复位控制线RST2与第n+1行像素电路所电连接的第一复位控制线RST1可以为一体结构。其中，n为大于0的整数。如此，可以减少显示基板的信号线，实现显示基板的窄边框设计。然而，本实施例对此并不限定。

在一些示例性实施方式中，第一初始信号线INIT1可以配置为向像素电路提供第一初始信号，第二初始信号线INIT2可以配置为向像素电路提供第二初始信号。例如，第一初始信号可以不同于第二初始信号。第一初始信号和第二初始信号可以为恒压信号，其大小例如可以介于第一电压信号VDD和第二电压信号VSS之间，但不限于此。在另一些示例中，第一初始信号与第二初始信号可以相同，可以仅设置第一初始信号线来提供第一初始信号。

在一些示例性实施方式中，如图30所示，驱动晶体管T3与发光元件EL电连接，并在扫描信号SCAN、数据信号DATA、第一电压信号VDD、第二电压信号VSS等信号的控制下输出驱动电流以驱动发光元件EL发光。数据写入晶体管T4的栅极与扫描线GL电连接，数据写入晶体管T4的第一极与数据线DL电连接，数据写入晶体管T4的第二极与驱动晶体管T3的第一极电连接。阈值补偿晶体管T2的栅极与扫描线GL电连接，阈值补偿晶体管T2的第一极与驱动晶体管T3的栅极电连接，阈值补偿晶体管T2的第二极与驱动晶体管T3的第二极电连接。第一发光控制晶体管T5的栅极与发光控制线EML电连接，第一发光控制晶体管T5的第一极与第一电源线PL1电连接，第一发光控制晶体管T5的第二极与驱动晶体管T3的第一极电连接。第二发光控制晶体管T6的栅极与发光控制线EML电连接，第二发光控制晶体管T6的第一极与驱动晶体管T3的第二极电连接，第二发光控制晶体管T6的第二极与发光元件EL的阳极电连接。第一复位晶体管T1与驱动晶体管T3的栅极电连接，并配置为对驱动晶体管T3的栅极进行复位，第二复位晶体管T7与发光元件EL的阳极电连接，并配置为对发光元件EL的阳极进行复位。第一复位晶体管T1的栅极与第一复位控制线RST1电连接，第一复位晶体管T1的第一极与第一初始信号线INIT1电连接，第一复位晶体管T1的第二极与驱动晶体管T3的栅极电连接。第二复位晶体管T7的栅极与第二复位控制线RST2电连接，第二复位晶体管T7的第一极与第二初始信号线INIT2电连接，第二复位晶体管T7的第二极与发光元件EL的阳极电连接。存储电容Cst的第一电容极板与驱动晶体管T3的栅极电连接，存储电容Cst的第二电容极板与第一电源线PL1电连接。

在本示例中，第一节点N1为存储电容Cst、第一复位晶体管T1、驱动晶体管T3和阈值补偿晶体管T2的连接点，第二节点N2为第一发光控制晶体管T5、数据写入晶体管T4和驱动晶体管T3的连接点，第三节点N3为驱动晶体管T3、阈值补偿晶体管T2和第二发光控制晶体管T6的连接点，第四节点N4为第二发光控制晶体管T6、第二复位晶体管T7和发光元件EL的连接点。

下面参照图31对图30示意的像素电路的工作过程进行说明。以图30所示的像素电路包括的多个晶体管均为P型晶体管为例进行说明。

在一些示例性实施方式中，如图31所示，在一帧显示时间段，像素电路的工作过程可以包括：第一阶段S1、第二阶段S2和第三阶段S3。

第一阶段S1，称为复位阶段。第一复位控制线RST1提供的第一复位控制信号RESET1为低电平信号，使第一复位晶体管T1导通，第一初始信号线INIT1提供的第一初始信号被提供至第一节点N1，对第一节点N1进行初始化，清除存储电容Cst中原有数据电压。扫描线GL提供的扫描信号SCAN为高电平信号，发光控制线EML提供的发光控制信号EM为高电平信号，使数据写入晶体管T4、阈值补偿晶体管T2、第一发光控制晶体管T5、第二发光控制晶体管T6以及第二复位晶体管T7断开。此阶段发光元件EL不发光。

第二阶段S2，称为数据写入阶段或者阈值补偿阶段。扫描线GL提供的扫描信号SCAN为低电平信号，第一复位控制线RST1提供的第一复位控制信号RESET1和发光控制线EML提供的发光控制信号EM均为高电平信号，数据线DL输出数据信号DATA。此阶段由于存储电容Cst的第一电容极板为低电平，因此，驱动晶体管T3导通。扫描信号SCAN为低电平信号，使阈值补偿晶体管T2、数据写入晶体管T4和第二复位晶体管T7导通。阈值补偿晶体管T2和数据写入晶体管T4导通，使得数据线DL输出的数据电压Vdata经过第二节点N2、导通的驱动晶体管T3、第三节点N3、导通的阈值补偿晶体管T2提供至第一节点N1，并将数据线DL输出的数据电压Vdata与驱动晶体管T3的阈值电压之差充入存储电容Cst，存储电容Cst的第一电容极板(即第一节点N1)的电压为Vdata-|Vth|，其中，Vdata为数据线DL输出的数据电压，Vth为驱动晶体管T3的阈值电压。第二复位晶体管T7导通，使得第二初始信号线INIT2提供的第二初始信号提供至发光元件EL的阳极，对发光元件EL的阳极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保发光元件EL不发光。第一复位控制线RST1提供的第一复位控制信号RESET1为高电平信号，使第一复位晶体管T1断开。发光控制信号线EML提供的发光控制信号EM为高电平信号，使第一发光控制晶体管T5和第二发光控制晶体管T6断开。

第三阶段S3，称为发光阶段。发光控制信号线EML提供的发光控制信号EM为低电平信号，扫描线GL提供的扫描信号SCAN和第一复位控制线RST1提供的第一复位控制信号RESET1为高电平信号。发光控制信号线EML提供的发光控制信号EM为低电平信号，使第一发光控制晶体管T5和第二发光控制晶体管T6导通，第一电源线PL1输出的第一电压信号VDD通过导通的第一发光控制晶体管T5、驱动晶体管T3和第二发光控制晶体管T6向发光元件EL的阳极提供驱动电压，驱动发光元件EL发光。

在像素电路驱动过程中，流过驱动晶体管T3的驱动电流由其栅极和第一极之间的电压差决定。由于第一节点N1的电压为Vdata-|Vth|，因而驱动晶体管T3的驱动电流为：

I＝K×(Vgs-Vth)²＝K×[(VDD-Vdata+|Vth|)-Vth]²＝K×[VDD-Vdata]²。

其中，I为流过驱动晶体管T3的驱动电流，也就是驱动发光元件EL的驱动电流，K为常数，Vgs为驱动晶体管T3的栅极和第一极之间的电压差，Vth为驱动晶体管T3的阈值电压，Vdata为数据线DL输出的数据电压，VDD为第一电源线PL1输出的第一电压信号。

由上式中可以看到流经发光元件EL的电流与驱动晶体管T3的阈值电压无关。因此，本实施例的像素电路可以较好地补偿驱动晶体管T3的阈值电压。

图32为本公开至少一实施例的一个像素电路的俯视示意图。图33为图32中沿Q-Q’方向的局部剖面示意图。图34A为图32中形成半导体层后的像素电路的俯视图。图34B为图32中形成第一栅金属层后的像素电路的俯视图。图34C为图32中形成第二栅金属层后的像素电路的俯视图。图34D为图32中形成层间绝缘层后的像素电路的俯视图。

在一些示例性实施例中，如图32至图34D所示，第二显示区的电路结构层可以包括：依次设置在衬底基板100上的半导体层110、第一栅金属层111、第二栅金属层112以及第一源漏金属层113。半导体层110和第一栅金属层111之间设置有第一栅绝缘层101，第一栅金属层111和第二栅金属层112之间设置有第二栅绝缘层102，第二栅金属层112和第一源漏金属层113之间设置有层间绝缘层103。第一栅绝缘层101、第二栅绝缘层102和层间绝缘层103可以为无机绝缘层。

在一些示例性实施例中，如图32至图34A所示，半导体层110可以包括：像素电路的多个晶体管的有源层(例如，第一复位晶体管T1的第一有源层T10、阈值补偿晶体管T2的第二有源层T20、驱动晶体管T3的第三有源层T30、数据写入晶体管T4的第四有源层T40、第一发光控制晶体管T5的第五有源层T50、第二发光控制晶体管T6的第六有源层T60、第二复位晶体管T7的第七有源层T70)。一个像素电路的多个晶体管的有源层可以为一体结构。至少一个有源层可以包括：沟道区、第一掺杂区和第二掺杂区，沟道区可以不掺杂杂质，并具有半导体特性，第一掺杂区和第二掺杂区可以在沟道区的两侧，并且掺杂有杂质微粒，并因此具有导电性。杂质可以根据晶体管的类型而变化。半导体层的第一掺杂区或第二掺杂区可以被解释为晶体管的源电极或漏电极。

在一些示例性实施例中，如图32至图34B所示，第一栅金属层111可以包括：像素电路的多个晶体管的控制极(例如，第一复位晶体管T1的控制极T11、阈值补偿晶体管T2的控制极T21、驱动晶体管T3的控制极T31、数据写入晶体管T4的控制极T41、第一发光控制晶体管T5的控制极T51、第二发光控制晶体管T6的控制极T61、第二复位晶体管T7的控制极T71)、发光控制线EML、扫描线GL、第一复位控制线(包括本行像素电路电连接的第一复位控制线RST1和下一行像素电路电连接的第一复位控制线RST1’)以及存储电容Cst的第一电极Cst-1。其中，本行像素电路的第一复位晶体管T1的控制极T11、上一行像素电路的第二复位晶体管的控制极和第一复位控制线RST1可以为一体结构。阈值补偿晶体管T2的控制极T21、数据写入晶体管T4的控制极T41和扫描线GL可以为一体结构。驱动晶体管T3的控制极T31和存储电容Cst的第一电极Cst-1可以为一体结构。第一发光控制晶体管T5的控制极T51、第二发光控制晶体管T6的控制极T61和发光控制线EML可以为一体结构。本行像素电路的第二复位晶体管T7的控制极T71、下一行像素电路的第一复位晶体管的控制极以及第一复位控制线RST1’可以为一体结构。然而，本实施例对此并不限定。

在一些示例性实施例中，如图32至图34C所示，第二栅金属层112可以包括：第一初始信号线(例如第一初始信号线INIT1a和INIT1b)、第二初始信号线(例如第二初始信号线INIT2a和INIT2b)、存储电容Cst的第二电极Cst-2以及屏蔽电极BK。存储电容Cst的第二电极Cst-2具有一个镂空区域。驱动晶体管T3的控制极T31在衬底基板上的正投影可以覆盖该镂空区域在衬底基板上的正投影。镂空区域在衬底基板上的正投影可以为多边形。然而，本实施例对此并不限定。

在一些示例性实施例中，如图32至图34D所示，层间绝缘层103开设有多个过孔，例如包括第一过孔V1至第十五过孔V15。其中，第一过孔V1至第八过孔V6内的层间绝缘层103、第二栅绝缘层102和第一栅绝缘层101被去掉，暴露出半导体层110的表面。第九过孔V9内的层间绝缘层103和第二栅绝缘层102被去掉，暴露出第一栅金属层111的表面。第十过孔V10至第十五过孔V15内的层间绝缘层103被去掉，暴露出第二栅金属层112的表面。

在一些示例性实施方式中，如图32至图34D所示，第一源漏金属层113可以包括：数据线DL、第一电源线PL1以及多个连接电极(例如，第一连接电极CP1至第六连接电极CP6)。数据线DL可以通过第三过孔V3与数据写入晶体管T4的有源层T40的第一掺杂区电连接。第一电源线PL1可以通过第十二过孔V12与屏蔽电极BK电连接，还可以通过第十三过孔V13与存储电容Cst的第二电极Cst-2电连接。屏蔽电极BK配置为屏蔽数据电压跳变对关键节点的影响，避免数据电压跳变影响像素电路的关键节点的电位，提高显示效果。第一连接电极CP1可以通过第一过孔V1与第一复位晶体管T1的有源层T10的第一掺杂区电连接，还可以通过第十过孔V10与第一初始信号线INIT1a电连接。第二连接电极CP2可以通过第二过孔V2与阈值补偿晶体管T2的有源层T20的第一掺杂区电连接，还可以通过第九过孔V9与驱动晶体管T3的控制极T31电连接。第三连接电极CP3可以通过第五过孔V5与第二发光控制晶体管T6的有源层T60的第二掺杂区电连接。第四连接电极CP4可以通过第六过孔V6与第二复位晶体管T7的有源层T70的第一掺杂区电连接，还可以通过第十五过孔V15与第二初始信号线INIT2b电连接。第五连接电极CP5可以通过第七过孔V7与上一行像素电路的第二复位晶体管的有源层的第一掺杂区电连接，还可以通过第十一过孔V11与第二初始信号线INIT2a电连接。第六连接电极CP6可以通过第八过孔V8与下一行像素电路的第一复位晶体管的有源层的第一掺杂区电连接，还可以通过第十四过孔V14与第一初始信号线INIT1b电连接。

上述仅为像素电路的俯视图的一种示例。然而，本实施例对此并不限定。

本公开实施例还提供一种显示基板的制备方法，包括：在衬底基板的第二显示区形成多个第一像素电路；形成绝缘层和至少一个透明导电层，所述透明导电层包括多条透明导电线，所述绝缘层靠近透明导电层一侧的表面具有多个非平面结构，透明导电线在衬底基板的正投影与非平面结构在衬底基板的正投影至少部分交叠；在第一显示区形成多个第一发光元件。第二显示区位于所述第一显示区的至少一侧，透明导电线配置为电连接多个第一像素电路中的至少一个第一像素电路和多个第一发光元件中的至少一个第一发光元件，至少一个第一像素电路被配置为驱动至少一个第一发光元件发光。

关于本实施例的显示基板的制备方法可以参照前述实施例的说明，故于此不再赘述。

本公开至少一实施例还提供一种显示装置，包括如上所述的显示基板。

图35为本公开至少一实施例的显示装置的示意图。如图35所示，本实施例提供一种显示装置，包括：显示基板91以及位于远离显示基板91的显示结构层的出光侧的感光传感器92。感光传感器92在显示基板91上的正投影与第一显示区A1存在交叠。

在一些示例性实施方式中，显示基板91可以为柔性OLED显示基板、QLED显示基板、Micro-LED显示基板、或者Mini-LED显示基板。显示装置可以为：OLED显示器、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本公开实施例并不以此为限。

本公开中的附图只涉及本公开涉及到的结构，其他结构可参考通常设计。在不冲突的情况下，本公开的实施例即实施例中的特征可以相互组合以得到新的实施例。

本领域的普通技术人员应当理解，可以对本公开的技术方案进行修改或者等同替换，而不脱离本公开技术方案的精神和范围，均应涵盖在本公开的权利要求的范围当中。

Claims (15)

1.一种显示基板，其特征在于，包括：

衬底基板，包括：第一显示区和位于所述第一显示区至少一侧的第二显示区；

多个第一像素电路，位于所述第二显示区；

多个第一发光元件，位于所述第一显示区；

至少一个透明导电层，包括多条透明导电线，所述多条透明导电线中的至少一条透明导电线被配置为电连接所述多个第一像素电路中的至少一个第一像素电路和所述多个第一发光元件中的至少一个第一发光元件，所述至少一个第一像素电路被配置为驱动所述至少一个第一发光元件发光；

所述透明导电层靠近所述衬底基板的一侧设置有绝缘层，所述绝缘层靠近所述透明导电层一侧的表面具有多个非平面结构，所述透明导电线在所述衬底基板的正投影与所述非平面结构在所述衬底基板的正投影至少部分交叠。

2.根据权利要求1所述的显示基板，其特征在于，所述多个非平面结构包括以下至少一项：凹槽、凸起。

3.根据权利要求2所述的显示基板，其特征在于，所述凹槽至少具有相互面对的两个侧面，所述透明导电线位于所述凹槽的至少一个侧面上。

4.根据权利要求3所述的显示基板，其特征在于，所述凹槽的任一侧面与所述衬底基板所在平面之间的夹角范围为25度至70度。

5.根据权利要求3所述的显示基板，其特征在于，所述凹槽还包括连接在所述两个侧面之间的底面，所述透明导电线在所述衬底基板的正投影与所述底面在所述衬底基板的正投影至少部分交叠。

6.根据权利要求2所述的显示基板，其特征在于，在所述凸起的平行于所述衬底基板所在平面的两个截面中，靠近所述衬底基板的截面的面积大于远离所述衬底基板的截面的面积。

7.根据权利要求6所述的显示基板，其特征在于，所述凸起远离所述衬底基板的一侧表面为弧面。

8.根据权利要求1所述的显示基板，其特征在于，所述非平面结构具有相对于所述衬底基板所在平面倾斜的倾斜面；位于同一个透明导电层的多条透明导电线的处于所述非平面结构的倾斜面的至少部分导电线段的倾斜方向相同。

9.根据权利要求1所述的显示基板，其特征在于，所述非平面结构具有相对于所述衬底基板所在平面倾斜的倾斜面；位于同一透明导电层的至少两个相邻透明导电线的处于所述非平面结构的倾斜面的至少部分导电线段的倾斜方向不同。

10.根据权利要求1至9中任一项所述的显示基板，其特征在于，所述至少一个透明导电层包括：第一透明导电层、第二透明导电层和第三透明导电层，所述第一透明导电层靠近所述衬底基板一侧设置有第一绝缘层；所述第二透明导电层位于所述第一透明导电层远离所述衬底基板的一侧，所述第三透明导电层位于所述第二透明导电层远离所述衬底基板的一侧，所述第一透明导电层和第二透明导电层之间设置有第二绝缘层，所述第二透明导电层和第三透明导电层之间设置有第三绝缘层；

所述显示基板满足以下至少一项：所述第一绝缘层靠近所述第一透明导电层一侧的表面具有多个非平面结构；所述第二绝缘层靠近所述第二透明导电层一侧的表面具有多个非平面结构；所述第三绝缘层靠近所述第三透明导电层一侧的表面具有多个非平面结构。

11.根据权利要求10所述的显示基板，其特征在于，所述第一绝缘层的非平面结构、所述第二绝缘层的非平面结构、以及所述第三绝缘层的非平面结构的形状至少部分相同。

12.根据权利要求1所述的显示基板，其特征在于，所述绝缘层的多个非平面结构位于所述第一显示区，或者，位于所述第二显示区，或者，位于所述第一显示区和第二显示区。

13.根据权利要求1至9中任一项所述的显示基板，其特征在于，所述显示基板还包括：位于所述第二显示区的多个第二像素电路和多个第二发光元件，所述多个第二像素电路中的至少一个第二像素电路与所述多个第二发光元件中的至少一个第二发光元件电连接，所述至少一个第二像素电路被配置为驱动所述至少一个第二发光元件发光；所述至少一个第二像素电路在所述衬底基板的正投影与所述至少一个第二发光元件在衬底基板的正投影至少部分重叠。

14.一种显示装置，其特征在于，包括如权利要求1至13中任一项所述的显示基板。

15.一种显示基板的制备方法，其特征在于，包括：

在衬底基板的第二显示区形成多个第一像素电路；

形成绝缘层和至少一个透明导电层，所述透明导电层包括多条透明导电线，所述绝缘层靠近所述透明导电层一侧的表面具有多个非平面结构，所述透明导电线在所述衬底基板的正投影与所述非平面结构在所述衬底基板的正投影至少部分交叠；

在第一显示区形成多个第一发光元件，所述第二显示区位于所述第一显示区的至少一侧，所述透明导电线配置为电连接所述多个第一像素电路中的至少一个第一像素电路和所述多个第一发光元件中的至少一个第一发光元件，所述至少一个第一像素电路被配置为驱动所述至少一个第一发光元件发光。