CN116805878B - 一种校准显示驱动芯片内部osc数值方法 - Google Patents

一种校准显示驱动芯片内部osc数值方法 Download PDF

Info

Publication number
CN116805878B
CN116805878B CN202310761582.4A CN202310761582A CN116805878B CN 116805878 B CN116805878 B CN 116805878B CN 202310761582 A CN202310761582 A CN 202310761582A CN 116805878 B CN116805878 B CN 116805878B
Authority
CN
China
Prior art keywords
value
osc
order
deviation
adjustment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310761582.4A
Other languages
English (en)
Other versions
CN116805878A (zh
Inventor
邱勇滨
易浩然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Weili Technology Co ltd
Original Assignee
Shenzhen Weili Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Weili Technology Co ltd filed Critical Shenzhen Weili Technology Co ltd
Priority to CN202310761582.4A priority Critical patent/CN116805878B/zh
Publication of CN116805878A publication Critical patent/CN116805878A/zh
Application granted granted Critical
Publication of CN116805878B publication Critical patent/CN116805878B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/143—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop
    • H03L7/145—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop the switched reference signal being derived from the controlled oscillator output signal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明涉及一种校准显示驱动芯片内部OSC数值方法，通过将校准任务进行拆分，将高位和低位数据分次分别进行获取和比较，从而通过两步完成OSC数值的校准，而一来不会调整到较高的频率范围，可以避免分频是翻转带来的斜率误差，二来在适用于动态校准环境中，无需较高的刷新频率也能保持一个较为精确的校准结果，同时运算量较小，提高效率。

Description

一种校准显示驱动芯片内部OSC数值方法
技术领域
本发明涉及芯片控制技术，更具体地说，涉及一种校准显示驱动芯片内部OSC数值方法。
背景技术
目前，OSC数值的校准是目前芯片控制较为重要的技术内容，随着电子器件对于晶振频率的精度要求的提高，也就是对校准提出了新的要求，而公开号为CN106059579A的中国专利披露了传统的校准方法，同时指出了传统校准方法的不足，而传统的校准方法其校准流程为：1.预置一个初始值给OSC振荡器的参数PARAM；2.OSC振荡器根据参数PARAM输出时钟信号OSCOUT；3.定时计数器对固定时间内的OSC振荡器输出的时钟信号OSCOUT进行计数；4.误差计算及结果判断电路对定时计数器的技术结果进行误差计算，并判断自动校准是否完成；如完成，则OSC振荡器输出最准频率，否则，执行步骤5；5.参数调整电路改变参数PARAM，重新执行步骤2。其不足之处在于：一、这样调整可能取到较高的频率范围，导致后续数字电路工作异常，二、分频时钟翻转时有一定斜率会加大误差，另外还有第三个问题，一般情况下校准次数较多，效率较低，而通过设计***电路以及对应的控制逻辑，以解决上述问题，而公开号为CN113904682A的中国专利披露了驱动芯片的温度和电压发生变化是会导致频率分布发生变化的，这个成因的披露也就充分体现了OSC实时校准的必要性，同时也对校准效率提出了更高的要求，而其披露方法是通过AP的M I PI时钟实时校准OSC频率，实现动态调整的目的，但是由于其虽然实现动态调整，需要保持较高的刷新率，同时调整到目标频率所需要的调整次数也较多，而这种方式不适用于多组校准同时进行的情形。
发明内容
有鉴于此，本发明目的是提供一种校准显示驱动芯片内部OSC数值方法。
为了解决上述技术问题，本发明的技术方案是：一种校准显示驱动芯片内部OSC数值方法，
步骤S1：确定一目标频率值，并将目标频率值带入预先构建的频率转换算法中以获得初始配置值，通过MIPI接口配置显示驱动芯片内部OSC寄存器为所述初始配置值，并使能其内部OSC输出至管脚功能；
步骤S2：捕获显示驱动芯片在初始配置值下输出的OSC频率值；
步骤S3：取输出的OSC频率值的高位位数作为高位比较数据，将目标频率值的高位位数作为高位基准数据，比较高位比较数据和高位基准数据以获得高位偏差数据，并将高位偏差数据代入预设的偏差粗调算法以计算高位粗调值；
步骤S4：通过MIPI接口将高位粗调值写入显示驱动芯片内部OSC寄存器，捕获显示驱动芯片输出的OSC频率值；
步骤S5：取输出的OSC频率值的低位位数作为低位比较数据，将目标频率值的低位位数作为低位基准数据，比较低位比较数据和低位基准数据以获得低位偏差数据，并将低位偏差数据代入预设的偏差细调算法以计算低位细调值；
步骤S6：通过MIPI接口将低位细调值写入显示驱动芯片内部OSC寄存器，捕获显示驱动芯片输出的OSC频率值；
步骤S7：配置有第一判断条件，若输出的OSC频率值触发第一判断条件，则返回步骤S3；
步骤S8：配置有第二判断条件，若输出的OSC频率值触发第二判断条件，则返回步骤S5。
进一步的：所述频率转换算法配置为Fc＝(Fc1+Fc2)/2，有Fc1＝f(hc)+β1Gx，Fc2＝f(hc)+β2Rx，其中Fc为初始配置值，f(hc)为该类型的显示驱动芯片对应的数值转换函数，反映理论上目标频率值和配置值之间的关系，β1为预设的粗调修正权重，β2为预设的细调修正权重，Gx为粗调修正因子，Rx为细调修正因子，有其中，sg为第一判断条件的历史数据中高位偏差数据组的标准差，gi为第一判断条件的历史数据中第i个高位偏差数据中的高位偏差值，K1为触发第一判断条件的历史数据中高位偏差数据的总数，有其中，rj为第二判断条件的历史数据中第j个低位偏差数据中的低位偏差值，lr为预设的衰减因子，t0为当前时刻，tj为第二判断条件的历史数据中第j个低位偏差数据对应的发生时刻，K2为第二判断条件的历史数据历史数据中低位偏差数据的总数。
进一步的：所述步骤S2中捕获的OSC频率值包括上限OSC频率值和下限OSC频率值，所述的上限OSC频率值对应Fc1，所述的下限OSC频率值对应Fc2；
所述的步骤S3中，所述偏差粗调算法包括
其中，C1为高位粗调值，E1u为上限OSC频率值对应的高位比较数据，E1d为下限OSC频率值对应的高位比较数据，ΔE1为高位基准数据，χ为预设的高位比例值。
进一步的：所述步骤S3中，还配置有高位偏差范围，当所述的高位粗调值高于高位偏差范围时，使高位位数加一且令高位粗调值等于高位偏差范围的上限值，并进入步骤S4；当所述的高位粗调值低于高位偏差范围时，使高位位数减一，并进入步骤S4；当所述的高位粗调值落入高位偏差范围时，令高位粗调值等于高位偏差范围的下限值，并进入步骤S4。
进一步的：所述步骤S5中，有Y2＝Yf-Y1-Y0，其中Y2为低位位数的数值，其中Yf为OSC频率值的总位数的数值，其中Y1为高位位数的数值，其中Y0为占空位位数的数值；所述步骤S3中，还包括当所述的高位粗调值低于高位偏差范围时，占空位数加一。
进一步的：构建有一调节协议表，所述调节协议表预先存储有若干调节协议值，所述调节协议值以数据位数为索引；
所述步骤S4中，通过高位位数索引对应的调节协议值并将高位粗调值除以调节协议值以获得实际调节值；
所述步骤S6中，通过低位位数索引对应的调节协议值，并将低位细调值除以调节协议值以获得实际调节值。
进一步的：所述偏差细调算法为C2＝E2-ΔE2，其中E2为低位比较数据，ΔE2为低位基准数据。
进一步的：所述的第一判断条件配置为偏差基准值，若输出的OSC频率值与目标频率值的差值大于偏差基准值时视为第一判断条件被触发。
进一步的：所述第二判断条件配置动态细调次，若重复进行步骤S5的次数超过所述动态细调次时，视为第二判断条件为触发。
进一步的：所述步骤S8中，配置有动态配置算法用于计算所述动态细调次，所述动态配置算法为其中，N2为动态细调次，T1 n-1为上一校准任务中的理论高位粗调时间，/>为当前校准任务中的理论低位细调时间，Ts为所有校准任务中重复进行的高位粗调步骤对应的理论粗调总时间，M为未完成的校准任务的总数量。
本发明技术效果主要体现在以下方面：通过这样设置，通过将校准任务进行拆分，将高位和低位数据分次分别进行获取和比较，从而通过两步完成OSC数值的校准，而一来不会调整到较高的频率范围，可以避免分频是翻转带来的斜率误差，二来在适用于动态校准环境中，无需较高的刷新频率也能保持一个较为精确的校准结果，同时运算量较小，提高效率。
附图说明
图1：本发明一种校准显示驱动芯片内部OSC数值方法的步骤流程图。
具体实施方式
以下结合附图，对本发明的具体实施方式作进一步详述，以使本发明技术方案更易于理解和掌握。一种校准显示驱动芯片内部OSC数值方法，
步骤S1：确定一目标频率值，并将目标频率值带入预先构建的频率转换算法中以获得初始配置值，由于目标频率值一般情况下是已知量，理论上目标频率值和初始配置值的关系是固定的，但是由于存在硬件采集偏差以及动态的环境例如芯片温度和输出电压导致的偏差，所以如果静态配置初始关系，则两种偏差会使后续步骤中需要重复进行的次数较多，所以本发明构建频率转换算法以通过历史数据消除偏差，例如采集偏差和硬件导致的输出偏差一般都是固定的，可以通过学习在初始配置值的时候就予以修正，所述频率转换算法配置为Fc＝(Fc1+Fc2)/2，有Fc1＝f(hc)+β1Gx，Fc2＝f(hc)+β2Rx，其中Fc为初始配置值，Fc1表示固态修正频率值，这个值反映硬件出现对应的固态偏差对频率值的影响，Fc2表示动态修正频率值，这个值反映由于环境问题导致的静态偏差对频率值的影响，f(hc)为该类型的显示驱动芯片对应的数值转换函数，反映理论上目标频率值和配置值之间的关系，hc为目标频率值，由于芯片参数已知，理论上目标频率值和芯片的控制数据的关系也是已知量，将这个控制关系通过函数化，代入目标频率值就可以得到理论上的初始配置值，β1为预设的粗调修正权重，β2为预设的细调修正权重，通过调节权重的方式可以确定最优的确定初始配置值的方案，实现配置值的初步确定，Gx为粗调修正因子，Rx为细调修正因子，有其中，sg为第一判断条件的历史数据中高位偏差数据组的标准差，gi为第一判断条件的历史数据中第i个高位偏差数据中的高位偏差值，K1为触发第一判断条件的历史数据中高位偏差数据的总数，粗调修正因子通过历史数据的偏差均值确定，但是通过偏差均值的离散程度作为介入因素，标准差越大，则说明离散程度越高，那么该偏离的可信程度也就越大，有/>其中，rj为第二判断条件的历史数据中第j个低位偏差数据中的低位偏差值，lr为预设的衰减因子，t0为当前时刻，tj为第二判断条件的历史数据中第j个低位偏差数据对应的发生时刻，K2为第二判断条件的历史数据历史数据中低位偏差数据的总数。而如果是因为环境导致的偏差，随着时间推移，那么环境偏差带来的影响应该越小，所以通过衰减因子去修正环境偏差的计算，衰减因子的值随时间的变化逐渐减小。
通过MIPI接口配置显示驱动芯片内部OSC寄存器为所述初始配置值，并使能其内部OSC输出至管脚功能；此处的OSC寄存器均为细调控制器，其调节的原理已经被现有技术多处应用，只用输入对应的调节指令，就可以调节对应的输出的值。再此不做赘述。
步骤S2：捕获显示驱动芯片在初始配置值下输出的OSC频率值；所述步骤S2中捕获的OSC频率值包括上限OSC频率值和下限OSC频率值，所述的上限OSC频率值对应Fc1，所述的下限OSC频率值对应Fc2；而作为优选的，此处捕获两个频率值对应的输出，Fc1、Fc2中较小的为下限频率值，较大的为上限频率值，通过与理论的频率值比较就可以得到对应的比对结果。
步骤S3：取输出的OSC频率值的高位位数作为高位比较数据，将目标频率值的高位位数作为高位基准数据，比较高位比较数据和高位基准数据以获得高位偏差数据，并将高位偏差数据代入预设的偏差粗调算法以计算高位粗调值；例如如果高位为数取8位，则只用获取全部数据的高位的8位数据作为计算，计算方式如下，所述的步骤S3中，所述偏差粗调算法包括
其中，C1为高位粗调值，E1u为上限OSC频率值对应的高位比较数据，E1d为下限OSC频率值对应的高位比较数据，ΔE1为高位基准数据，χ为预设的高位比例值。通过计算实际获取的两个高位比较数据之间的差值，可以得到理论上的偏差关系，然后通过实际获取的高位比较数据的均值和理论上的高位基准数据的差值就可以计算出高位粗调值，高位粗调值反映实际偏差和理论偏差的关系，理论上如果数据量较大的情况下，高位粗调值应该会非常小，甚至可能趋近0，也就是理论上的目标频率值等于实际经过频率转换算法计算得到的偏差值，因为在目标频率值转换成对应的配置指令时，已经充分考虑了各项误差情况，反之，如果偏差粗调算法得到的偏差还高于直接将目标频率值带入理论函数得到结果写入芯片中输出的OSC频率值的偏差，那么频率转换算法对数据结果的预测不准确，需要修正频率转换算法对应的参数。
所述步骤S3中，还配置有高位偏差范围，当所述的高位粗调值高于高位偏差范围时，使高位位数加一且令高位粗调值等于高位偏差范围的上限值，并进入步骤S4；当所述的高位粗调值低于高位偏差范围时，使高位位数减一，并进入步骤S4；当所述的高位粗调值落入高位偏差范围时，令高位粗调值等于高位偏差范围的下限值，并进入步骤S4。高位偏差范围的确定，目的是调整对应的高位位数和低位位数，以提高运算效率，如果高位偏差较大，则说明需要进一步计算偏差的项，所以提高高位位数，反之减小高位位数，而每次得到的高位偏差位数都需要区均值，而这次调整不会影响本次使用，只会对下一次循环产生影响，理论本次高位位数为8位，对应根据偏差粗调值的换算关系，将高位偏差范围的上限确定为15*24761(24761为Disp layDr iver IC内部OSC寄存器的8位粗调步进值)，而如果实际得到的高位粗调值大于371415，则将高位粗调值等于371415，而这样就可以得到控制值为15，同时如果下次重复进行步骤S3时，高位位数就会被选择为9位。这样可以得到更加准确地结果。
所述步骤S3中，还包括当所述的高位粗调值低于高位偏差范围时，占空位数加一。占空位数的目的是为了减小细调或者粗调的运算量，所以占空位数加一，则说明低位位数减小，这样就可以减小运算数量。
步骤S4：
构建有一调节协议表，所述调节协议表预先存储有若干调节协议值，所述调节协议值以数据位数为索引；通过MIPI接口将高位粗调值写入显示驱动芯片内部OSC寄存器，捕获显示驱动芯片输出的OSC频率值；所述步骤S4中，通过高位位数索引对应的调节协议值并将高位粗调值除以调节协议值以获得实际调节值；由于控制值和频率值之间的关系是已知的，所以根据实际参数将步进值作为调节协议值以数据位数为索引，就可以得到对应的数据位数，从而将控制值写入芯片内部的0SC寄存器。
步骤S5：取输出的OSC频率值的低位位数作为低位比较数据，将目标频率值的低位位数作为低位基准数据，比较低位比较数据和低位基准数据以获得低位偏差数据，并将低位偏差数据代入预设的偏差细调算法以计算低位细调值；所述偏差细调算法为C2＝E2-ΔE2，其中E2为低位比较数据，ΔE2为低位基准数据。低位位数为从数据的最后一位向前取对应数量的位，以低位位数为8为例。
所述步骤S5中，有Y2＝Yf-Y1-Y0，其中Y2为低位位数的数值，其中Yf为OSC频率值的总位数的数值，其中Y1为高位位数的数值，其中Y0为占空位位数的数值；占空位位数的目的是减小运算量，一般情况下占空位为0，而随着作为样本的数据增加，偏差收敛程度高，那么占空位也就相应增加，就可以进一步提高运算量。
步骤S6：通过MIPI接口将低位细调值写入显示驱动芯片内部OSC寄存器，捕获显示驱动芯片输出的OSC频率值；所述步骤S6中，通过低位位数索引对应的调节协议值，并将低位细调值除以调节协议值以获得实际调节值。索引逻辑同上，例如以低位位数8位为索引，对应的调节协议值为2153，就可以根据低位细调值除以2513得到最后的控制值写入OSC寄存器。
步骤S7：配置有第一判断条件，若输出的OSC频率值触发第一判断条件，则返回步骤S3；所述的第一判断条件配置为偏差基准值，若输出的OSC频率值与目标频率值的差值大于偏差基准值时视为第一判断条件被触发。例如将偏差基准设置为与目标频率值的5％。如果偏差较小，则说明校准效果较好。反之校准效果较差，则需要重新进行数据的获取，此时就将目前的配置值生成OSC频率进行粗调步骤。
步骤S8：配置有第二判断条件，若输出的OSC频率值触发第二判断条件，则返回步骤S5。所述第二判断条件配置动态细调次，若重复进行步骤S5的次数超过所述动态细调次时，视为第二判断条件为触发。所述步骤S8中，配置有动态配置算法用于计算所述动态细调次，所述动态配置算法为其中，N2为动态细调次，T1 n-1为上一校准任务中的理论高位粗调时间，/>为当前校准任务中的理论低位细调时间，Ts为所有校准任务中重复进行的高位粗调步骤对应的理论粗调总时间，M为未完成的校准任务的总数量。这样设置，一个外部电路可以兼容多个芯片，使得步骤S1-S4所需要的时间等于步骤S5-S8所需要的时间之和，就可以在一个模块处理粗调步骤时，另一个模块处理下一个任务的细调步骤，而细调步骤可以重复多次提高精度，重复的次数不以牺牲效率为前提，一般情况下和下一个任务的粗调过程同时完成。
当然，以上只是本发明的典型实例，除此之外，本发明还可以有其它多种具体实施方式，凡采用等同替换或等效变换形成的技术方案，均落在本发明要求保护的范围之内。

Claims (10)

1.一种校准显示驱动芯片内部OSC数值方法，其特征在于：
步骤S1：确定一目标频率值，并将目标频率值带入预先构建的频率转换算法中以获得初始配置值，通过MIPI接口配置显示驱动芯片内部OSC寄存器为所述初始配置值，并使能其内部OSC输出至管脚功能；
步骤S2：捕获显示驱动芯片在初始配置值下输出的OSC频率值；
步骤S3：取输出的OSC频率值的高位位数作为高位比较数据，将目标频率值的高位位数作为高位基准数据，比较高位比较数据和高位基准数据以获得高位偏差数据，并将高位偏差数据代入预设的偏差粗调算法以计算高位粗调值；
步骤S4：通过MIPI接口将高位粗调值写入显示驱动芯片内部OSC寄存器，捕获显示驱动芯片输出的OSC频率值；
步骤S5：取输出的OSC频率值的低位位数作为低位比较数据，将目标频率值的低位位数作为低位基准数据，比较低位比较数据和低位基准数据以获得低位偏差数据，并将低位偏差数据代入预设的偏差细调算法以计算低位细调值；
步骤S6：通过MIPI接口将低位细调值写入显示驱动芯片内部OSC寄存器，捕获显示驱动芯片输出的OSC频率值；
步骤S7：配置有第一判断条件，若输出的OSC频率值触发第一判断条件，则返回步骤S3；
步骤S8：配置有第二判断条件，若输出的OSC频率值触发第二判断条件，则返回步骤S5。
2.如权利要求1所述的一种校准显示驱动芯片内部OSC数值方法，其特征在于：所述频率转换算法配置为Fc＝(Fc1+Fc2)/2，有Fc1＝f(hc)+β1Gx，Fc2＝f(hc)+β2Rx，其中Fc为初始配置值，f(hc)为该类型的显示驱动芯片对应的数值转换函数，反映理论上目标频率值和配置值之间的关系，β1为预设的粗调修正权重，β2为预设的细调修正权重，Gx为粗调修正因子，Rx为细调修正因子，有其中，sg为第一判断条件的历史数据中高位偏差数据组的标准差，gi为第一判断条件的历史数据中第i个高位偏差数据中的高位偏差值，K1为触发第一判断条件的历史数据中高位偏差数据的总数，有/>其中，rj为第二判断条件的历史数据中第j个低位偏差数据中的低位偏差值，lr为预设的衰减因子，t0为当前时刻，tj为第二判断条件的历史数据中第j个低位偏差数据对应的发生时刻，K2为第二判断条件的历史数据历史数据中低位偏差数据的总数。
3.如权利要求2所述的一种校准显示驱动芯片内部OSC数值方法，其特征在于：所述步骤S2中捕获的OSC频率值包括上限OSC频率值和下限OSC频率值，所述的上限OSC频率值对应Fc1，所述的下限OSC频率值对应Fc2；
所述的步骤S3中，所述偏差粗调算法包括
其中，C1为高位粗调值，E1u为上限OSC频率值对应的高位比较数据，E1d为下限OSC频率值对应的高位比较数据，ΔE1为高位基准数据，χ为预设的高位比例值。
4.如权利要求1所述的一种校准显示驱动芯片内部OSC数值方法，其特征在于：所述步骤S3中，还配置有高位偏差范围，当所述的高位粗调值高于高位偏差范围时，使高位位数加一且令高位粗调值等于高位偏差范围的上限值，并进入步骤S4；当所述的高位粗调值低于高位偏差范围时，使高位位数减一，并进入步骤S4；当所述的高位粗调值落入高位偏差范围时，令高位粗调值等于高位偏差范围的下限值，并进入步骤S4。
5.如权利要求4所述的一种校准显示驱动芯片内部OSC数值方法，其特征在于：所述步骤S5中，有Y2＝Yf-Y1-Y0，其中Y2为低位位数的数值，其中Yf为OSC频率值的总位数的数值，其中Y1为高位位数的数值，其中Y0为占空位位数的数值；所述步骤S3中，还包括当所述的高位粗调值低于高位偏差范围时，占空位数加一。
6.如权利要求4所述的一种校准显示驱动芯片内部OSC数值方法，其特征在于：构建有一调节协议表，所述调节协议表预先存储有若干调节协议值，所述调节协议值以数据位数为索引；
所述步骤S4中，通过高位位数索引对应的调节协议值并将高位粗调值除以调节协议值以获得实际调节值；
所述步骤S6中，通过低位位数索引对应的调节协议值，并将低位细调值除以调节协议值以获得实际调节值。
7.如权利要求1所述的一种校准显示驱动芯片内部OSC数值方法，其特征在于：所述偏差细调算法为C2＝E2-ΔE2，其中E2为低位比较数据，ΔE2为低位基准数据。
8.如权利要求1所述的一种校准显示驱动芯片内部OSC数值方法，其特征在于：所述的第一判断条件配置为偏差基准值，若输出的OSC频率值与目标频率值的差值大于偏差基准值时视为第一判断条件被触发。
9.如权利要求1所述的一种校准显示驱动芯片内部OSC数值方法，其特征在于：所述第二判断条件配置动态细调次，若重复进行步骤S5的次数超过所述动态细调次时，视为第二判断条件为触发。
10.如权利要求9所述的一种校准显示驱动芯片内部OSC数值方法，其特征在于：所述步骤S8中，配置有动态配置算法用于计算所述动态细调次，所述动态配置算法为N2＝T1 n-1/T2 n+TS/(T2 nM)，其中，N2为动态细调次，T1 n-1为上一校准任务中的理论高位粗调时间，T2 n为当前校准任务中的理论低位细调时间，Ts为所有校准任务中重复进行的高位粗调步骤对应的理论粗调总时间，M为未完成的校准任务的总数量。
CN202310761582.4A 2023-06-26 2023-06-26 一种校准显示驱动芯片内部osc数值方法 Active CN116805878B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310761582.4A CN116805878B (zh) 2023-06-26 2023-06-26 一种校准显示驱动芯片内部osc数值方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310761582.4A CN116805878B (zh) 2023-06-26 2023-06-26 一种校准显示驱动芯片内部osc数值方法

Publications (2)

Publication Number Publication Date
CN116805878A CN116805878A (zh) 2023-09-26
CN116805878B true CN116805878B (zh) 2024-02-06

Family

ID=88079404

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310761582.4A Active CN116805878B (zh) 2023-06-26 2023-06-26 一种校准显示驱动芯片内部osc数值方法

Country Status (1)

Country Link
CN (1) CN116805878B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106059579A (zh) * 2016-06-28 2016-10-26 上海华虹宏力半导体制造有限公司 一种osc频率自动校准及测试的电路结构和方法
CN113904682A (zh) * 2021-10-08 2022-01-07 晟合微电子(肇庆)有限公司 Osc频率校准方法、装置、电子设备及存储介质
CN114285409A (zh) * 2020-09-28 2022-04-05 深圳英集芯科技股份有限公司 一种芯片内时钟频率自动校准方法及相关装置
CN114610669A (zh) * 2022-03-16 2022-06-10 无锡英迪芯微电子科技股份有限公司 多路串口通信中实现时钟同步校准的方法及***

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106059579A (zh) * 2016-06-28 2016-10-26 上海华虹宏力半导体制造有限公司 一种osc频率自动校准及测试的电路结构和方法
CN114285409A (zh) * 2020-09-28 2022-04-05 深圳英集芯科技股份有限公司 一种芯片内时钟频率自动校准方法及相关装置
CN113904682A (zh) * 2021-10-08 2022-01-07 晟合微电子(肇庆)有限公司 Osc频率校准方法、装置、电子设备及存储介质
CN114610669A (zh) * 2022-03-16 2022-06-10 无锡英迪芯微电子科技股份有限公司 多路串口通信中实现时钟同步校准的方法及***

Also Published As

Publication number Publication date
CN116805878A (zh) 2023-09-26

Similar Documents

Publication Publication Date Title
CN110380724B (zh) Rtc时钟频率温度补偿芯片
US4578747A (en) Selective parametric self-calibrating control system
CN106612111B (zh) 一种高精度延迟时钟校准的***及方法
US5036300A (en) Integrated circuit with microprocessor and programmable internal clock
US6388532B1 (en) System and method for programming oscillators
CN104297716B (zh) 一种智能电表rtc校准方法
CN106933105B (zh) 受限条件下的轨迹更新综合预测迭代学习控制算法
US10416706B2 (en) Calibration unit for calibrating an oscillator, oscillator arrangement and method for calibrating an oscillator
US20220084755A1 (en) Systems and methods for calibrating a tunable component
CN106569544A (zh) 实时时钟芯片及其时钟校准方法、装置
CN106681127B (zh) 移位寄存器电路、相位差计算方法及时间数字转换器
CN116805878B (zh) 一种校准显示驱动芯片内部osc数值方法
CN115373372A (zh) 一种模拟量测量模块的校准方法
CN112433472B (zh) 半导体生产控制方法及控制***
CN111224664A (zh) SoC内置高精度高速振荡器的数字校准方法及装置
CN103973266A (zh) 振荡器校正电路与方法以及集成电路
CN115904000A (zh) 基于正交最小二乘法曲线拟合的实时钟晶振补偿方法及***
US9571116B2 (en) Circuit and method of adaptive filtering digital calibration of ADC
CN105577185B (zh) Osc频率自动校准电路及自动校准方法
CN103023433A (zh) 改进型高精度振荡器
CN112327596A (zh) 一种用于单光子检测芯片的时钟***及其校准方法
CN111897202A (zh) 烟感探测器mcu的rtc校准电路及校准方法
CN116909351B (zh) 一种时钟芯片内部时钟精度校正方法
EP3923001B1 (en) Capacity judgment module and capacity calibration method thereof
US11803208B2 (en) Timer calibration method and electronic device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant