CN116802807A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN116802807A
CN116802807A CN202280010394.1A CN202280010394A CN116802807A CN 116802807 A CN116802807 A CN 116802807A CN 202280010394 A CN202280010394 A CN 202280010394A CN 116802807 A CN116802807 A CN 116802807A
Authority
CN
China
Prior art keywords
electrode
light emitting
layer
emitting element
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280010394.1A
Other languages
English (en)
Inventor
李炫旭
巴斯拉·韦德海斯
李宗璨
赵晟元
洪晶银
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116802807A publication Critical patent/CN116802807A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了显示设备。显示设备包括：导电层，包括设置在第一衬底上的导电图案和电压线；通孔层，设置在导电层上并且包括暴露导电层的一部分的接触孔；第一电极和第二电极，在通孔层上彼此间隔开；第一绝缘层，设置在第一电极和第二电极上并且包括暴露接触孔的开口；发光元件，在第一绝缘层上设置在第一电极和第二电极上；以及第一连接电极和第二连接电极，第一连接电极设置在第一电极上并且与发光元件接触，第二连接电极设置在第二电极上并且与发光元件接触，其中，第一连接电极通过暴露第一接触孔的第一开口与导电图案直接接触，并且第二连接电极通过暴露第二接触孔的第二开口与电压线直接接触。

Description

显示设备
技术领域
本公开涉及包括其的显示设备。
背景技术
随着多媒体技术的发展，显示设备变得越来越重要。因此，已经使用了各种显示设备，诸如有机发光二极管(OLED)显示设备、液晶显示(LCD)设备等。
典型的显示设备包括显示面板，诸如有机发光显示面板或液晶显示(LCD)面板。发光显示面板可以包括发光元件。例如，发光二极管(LED)包括使用有机材料作为荧光材料的有机发光二极管(OLED)和使用无机材料作为荧光材料的无机LED。
发明内容
【技术问题】
本公开的方面提供了一种具有电极之间的新颖连接结构的显示设备。
应当注意，本公开的方面不限于上述方面，并且本公开的其他未提及的方面将由本领域技术人员从以下描述中清楚地理解。
【技术方案】
根据本公开的实施方式，显示设备包括：导电层，包括在衬底上的电压线和导电图案；通孔层，在导电层上并且包括暴露导电层的一部分的多个接触孔；第一电极和第二电极，在通孔层上彼此隔开；第一绝缘层，在第一电极和第二电极上并且包括暴露多个接触孔的多个开口；发光元件，在第一绝缘层上在第一电极和第二电极上；以及第一连接电极和第二连接电极，第一连接电极在第一电极上并且与发光元件接触，第二连接电极在第二电极上并且与发光元件接触，其中，第一连接电极通过暴露多个接触孔中的第一接触孔的第一开口与导电图案直接接触，并且第二连接电极通过暴露多个接触孔中的第二接触孔的第二开口与电压线直接接触。
显示设备还可以包括：第一虚设图案，与第一电极隔开，且第一接触孔插置在第一虚设图案与第一电极之间；以及第二虚设图案，与第二电极隔开，且第二接触孔插置在第二虚设图案与第二电极之间，其中，第一绝缘层的一部分可以在第一虚设图案和第二虚设图案上。
第一电极和第二电极可以分别在一个方向上与第一虚设图案和第二虚设图案隔开，并且第一电极和第二电极的面对第一虚设图案和第二虚设图案的一侧可以相比于第一绝缘层更向内地与开口的一个方向上的一侧隔开。
第一电极和第二电极的在一个方向上测量的第一宽度可以小于第一开口和第二开口的在一个方向上测量的第二宽度。
第一连接电极可以包括第一接触部分，第一接触部分具有在一个方向上测量的比第一宽度更大的宽度并且位于第一接触孔上，并且第二连接电极可以包括第二接触部分，第二接触部分具有在一个方向上测量的比第一宽度更大的宽度并且位于第二接触孔上。
第一接触部分和第二接触部分可以分别直接在第一接触孔和第二接触孔周围的通孔层上。
第一接触部分和第二接触部分中的每一个的在一个方向上测量的宽度可以大于第二宽度。
显示设备还可以包括堤层，堤层在第一绝缘层上在发光元件所处的发射区域和发射区域的一侧处的子区域周围，其中，第一接触孔和第二接触孔可以在子区域中，并且第一连接电极和第二连接电极中的每一个可以定位成遍及发射区域和子区域。
第一绝缘层还可以包括分离部分，分离部分在子区域中并且暴露通孔层的顶表面。
显示设备还可以包括第二绝缘层，第二绝缘层在发光元件上而不覆盖发光元件的两侧。
显示设备还可以包括在第二绝缘层和发光元件之间的第三绝缘层，其中，第三绝缘层的两侧可以与第二绝缘层的两侧平行。
导电层可以包括：第一层；第二层，在第一层上并且包括与第一层不同的材料；第三层，在第二层上并且包括与第一层相同的材料；以及第四层，在第三层上。
第四层可以包括与第一连接电极和第二连接电极相同的材料。
根据本公开的实施方式，显示设备包括：发射区域和子区域，子区域在发射区域的第一方向上的一侧处；第一电极和第二电极，在第一方向上延伸并且在第二方向上彼此隔开，第一电极和第二电极在发射区域和子区域中；第一绝缘层，在第一电极和第二电极上并且包括在子区域中的多个开口；多个发光元件，在发射区域中在第一电极和第二电极上；第一连接电极，在发射区域和子区域中的第一电极上并且与发光元件接触；以及第二连接电极，在发射区域和子区域中的第二电极上并且与发光元件接触，其中，第一连接电极包括在第一绝缘层的第一开口中暴露的第一接触孔上的第一接触部分，并且第二连接电极包括在第一绝缘层的第二开口中暴露的第二接触孔上的第二接触部分。
显示设备还可以包括：第一虚设图案，第一虚设图案在第一方向上与第一电极隔开且第一开口插置在第一虚设图案和第一电极之间，以及第二虚设图案，第二虚设图案在第一方向上与第二电极隔开且第二开口插置在第二虚设图案和第二电极之间。
第一开口和第二开口的在第二方向上测量的宽度可以大于第一电极和第二电极的在第二方向上测量的宽度。
第一接触部分和第二接触部分的在第一方向和第二方向上测量的宽度可以分别大于第一开口和第二开口的在第一方向和第二方向上测量的宽度。
第一连接电极可以具有在第一方向上延伸的形状，第一接触部分可以具有在第二方向上从第一开口突出的形状，第二连接电极可以具有在第一方向上延伸的形状，并且第二接触部分可以具有在第二方向上从第二开口突出的形状。
显示设备还包括：第三电极，在第二方向上与第二电极隔开且第一电极插置在第三电极和第二电极之间；以及第一虚设图案，在第一方向上与第一电极隔开且第一开口插置在第一虚设图案与第一电极之间，其中，第三电极从发射区域延伸至子区域中的分离部分，并且虚设图案可以位于分离部分和第一开口之间。
发光元件可以包括在第一电极和第三电极之间的第一发光元件以及在第一电极和第二电极上的第二发光元件，显示设备还可以包括第三连接电极，第三连接电极在第三电极和第一电极上并且与第一发光元件和第二发光元件中的每一个的一端接触。
显示设备还可以包括：第三电极，在第一电极和第二电极之间；以及第四电极，在第二方向上与第三电极隔开且第二电极插置在第四电极和第三电极之间，其中，发光元件包括第一发光元件、第二发光元件、第三发光元件和第四发光元件，第一发光元件和第三发光元件在第一电极和第三电极上，并且第二发光元件和第四发光元件在第二电极和第四电极上。
显示设备还可以包括：第三连接电极，与第一连接电极隔开并且设置成跨过第一电极和第三电极；第四连接电极，与第二连接电极隔开并且设置成跨过第二电极和第四电极；以及第五连接电极，与第三连接电极和第四连接电极隔开并且设置成跨过第三电极和第四电极。
第一连接电极可以与第一发光元件接触，第二连接电极可以与第二发光元件接触，第三连接电极可以与第一发光元件和第三发光元件接触，第四连接电极可以与第二发光元件和第四发光元件接触，并且第五连接电极可以与第三发光元件和第四发光元件接触。
第三连接电极可以包括在第二方向上与第一连接电极隔开的第一延伸部分、在第一方向上与第一连接电极隔开的第二延伸部分以及将第一延伸部分连接到第二延伸部分的第一连接部分，第四连接电极可以包括在第二方向上与第二连接电极隔开的第三延伸部分、在第一方向上与第二连接电极隔开的第四延伸部分以及将第三延伸部分连接到第四延伸部分的第二连接部分，并且第五连接电极可以包括在第二方向上与第二延伸部分隔开的第五延伸部分、在第二方向上与第四延伸部分隔开的第六延伸部分以及将第五延伸部分连接到第六延伸部分的第三连接部分。
第三连接电极可以定位成遍及发射区域和子区域，并且通过子区域中的穿过第一绝缘层的第一电极接触孔与第三电极接触，并且第四连接电极可以定位成遍及发射区域和子区域，并且通过子区域中的穿过第一绝缘层的第二电极接触孔与第四电极接触。
其他实施方式的细节包括在详细描述和附图中。
【有益效果】
根据实施方式的显示设备可以具有其中连接电极与第三导电层直接接触的电极连接结构，从而防止由于不同类型的电极之间的材料差异而可能发生的接触故障。此外，可以防止连接电极的材料由于在电极分离工艺中可能出现的底切部而断开。
根据实施方式的效果不受以上例示的内容的限制，并且更多各种效果包括在本公开中。
附图说明
图1是根据一个或多个实施方式的显示设备的示意性平面图；
图2是示出根据一个或多个实施方式的显示设备的一个像素的平面图；
图3是图2的第一子像素中的子区域的放大图；
图4是沿着图2的线N1-N1'截取的剖视图；
图5是沿着图3的线N2-N2'截取的剖视图；
图6是沿着图3的线N3-N3'截取的剖视图；
图7是根据一个或多个实施方式的发光元件的示意图；
图8至图12是示出根据一个或多个实施方式的制造显示设备的工艺的剖视图；
图13是示出根据一个或多个实施方式的显示设备的一部分的剖视图；
图14是示出根据一个或多个实施方式的显示设备的子像素的平面图；
图15是沿着图14的线N4-N4'截取的剖视图；
图16是沿着图14的线N5-N5'截取的剖视图；
图17是示出根据一个或多个实施方式的显示设备的子像素的平面图；
图18是沿着图17的线N6-N6'截取的剖视图；
图19是沿着图17的线N7-N7'和线N8-N8'截取的剖视图；
图20是示出根据一个或多个实施方式的显示设备的一部分的剖视图；以及
图21和图22是示出根据一个或多个实施方式的显示设备的第三导电层的剖视图。
具体实施方式
现在将在下文中参考附图更全面地描述本公开，附图中示出了本公开的优选实施方式。然而，本公开可以以不同的形式来实施，并且不应被解释为限于本文中阐述的实施方式。相反，提供这些实施方式使得本公开将是透彻和完整的，并且将向本领域技术人员完全传达本公开的范围。
还应当理解，当层被称为在另一层或衬底“上”时，它可以直接在另一层或衬底上，或者也可以存在居间层。在整个说明书中，相同的附图标记表示相同的组件。
应当理解，尽管可以在本文中使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开。例如，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
在下文中，将参考附图描述实施方式。
图1是根据一个或多个实施方式的显示设备的示意性平面图。
参考图1，显示设备10显示运动图像或静止图像。显示设备10可以指提供显示屏的任何电子设备。显示设备10的示例可以包括提供显示屏的电视、膝上型计算机、监视器、广告牌、物联网(IoT)设备、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航设备、游戏机、数码相机、便携式摄像机等。
显示设备10包括提供显示屏的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。在下面的描述中，将举例说明无机发光二极管显示面板应用作显示面板的情况，但是本公开不限于此，并且可以在技术精神的相同范围内应用其他显示面板。
显示设备10的形状可以被各种修改。例如，显示设备10可以具有诸如在水平方向上伸长的矩形形状、在竖直方向上伸长的矩形形状、正方形形状、具有圆润拐角(例如，顶点)的四边形形状、另一多边形形状和圆形形状的形状。显示设备10的显示区域DPA的形状也可以类似于显示设备10的整体形状。图1示出了具有在第二方向DR2上伸长的矩形形状的显示设备10。
显示设备10可以包括显示区域DPA和非显示区域NDA。显示区域DPA是可以显示画面的区域，并且非显示区域NDA是不显示画面的区域。显示区域DPA也可以被称为有效区域，并且非显示区域NDA也可以被称为非有效区域。显示区域DPA可以基本上占据显示设备10的中央。
显示区域DPA可以包括多个像素PX。多个像素PX可以布置成矩阵。例如，多个像素可以沿着矩阵的行和列布置。在平面图中，每个像素PX的形状可以是矩形形状或正方形形状。然而，本公开不限于此，并且其可以是其中每个边相对于一个方向倾斜的菱形形状。每个像素PX可以布置成条类型或布置结构。此外，像素PX中的每一个可以包括发射特定波长带的光以显示特定颜色的一个或多个发光元件。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以沿着显示区域DPA的边缘或周边完全或部分地围绕显示区域DPA。显示区域DPA可以具有矩形形状，并且非显示区域NDA可以设置成与显示区域DPA的四个边相邻。非显示区域NDA可以形成显示设备10的边框。包括在显示设备10中的布线或电路驱动器可以设置在非显示区域NDA中，或者外部设备可以安装在其上。
图2是示出根据一个或多个实施方式的显示设备的一个像素的平面图。
参考图2，显示设备10的像素PX中的每一个可以包括多个子像素SPXn(n的范围为1至3)。例如，一个像素PX可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1可以发射第一颜色的光，第二子像素SPX2可以发射第二颜色的光，并且第三子像素SPX3可以发射第三颜色的光。例如，第一颜色可以是蓝色，第二颜色可以是绿色，并且第三颜色可以是红色。然而，本公开不限于此，并且子像素SPXn可以发射相同颜色的光。在一个或多个实施方式中，子像素SPXn中的每一个可以发射蓝光。此外，尽管在附图中示出了一个像素PX包括三个子像素SPXn，但是本公开不限于此，并且像素PX可以包括更多数量的子像素SPXn。
显示设备10的每个子像素SPXn可以包括发射区域EMA和非发射区域。发射区域EMA可以是其中设置发光元件ED以发射特定波长带的光的区域。非发射区域可以是其中不设置发光元件ED的区域和由于从发光元件ED发射的光不到达它而不发射光的区域。
发射区域可以包括其中设置有发光元件ED的区域以及与发光元件ED相邻以发射从发光元件ED发射的光的区域。不限于此，发射区域EMA还可以包括其中从发光元件ED发射的光由另一构件反射或折射并发射的区域。多个发光元件ED可以设置在每个子像素SPXn中，并且发射区域可以形成为包括设置有发光元件ED的区域和与其相邻的区域。
尽管在附图中示出子像素SPXn具有在尺寸上基本上相同的发射区域EMA，但是本公开不限于此。在一个或多个实施方式中，子像素SPXn的发射区域EMA可以根据从设置在每个子像素中的发光元件ED发射的光的颜色或波长带而具有不同的尺寸。
此外，每个子像素SPXn还可以包括设置在非发射区域中的子区域SA。子区域SA可以设置在发射区域EMA的第一方向DR1上的一侧处，并且可以设置在沿第一方向DR1相邻的子像素SPXn的发射区域EMA之间。例如，发射区域EMA和子区域SA可以分别沿着第二方向DR2重复布置，同时沿着第一方向DR1交替布置。然而，本公开不限于此，并且多个像素PX中的发射区域EMA和子区域SA的布置可以与图2中所示的布置不同。
堤层BNL可以设置在子区域SA之间和发射区域EMA之间，并且其之间的距离可以随着堤层BNL的宽度而变化。因为发光元件ED不设置在子区域SA中，所以光可以不从子区域SA发射，但是设置在每个子像素SPXn中的电极RME可以部分地设置在子区域SA中。设置在不同子像素SPXn中的电极RME可以设置成在子区域SA的分离部分ROP处分离。
堤层BNL可以包括在平面图中在第一方向DR1和第二方向DR2上延伸的部分，以布置成遍及显示区域DPA的整个表面的栅格图案。堤层BNL可以沿着子像素SPXn之间的边界设置，以界定相邻的子像素SPXn。此外，堤层BNL可以设置成围绕针对每个子像素SPXn设置的发射区域EMA以将发射区域EMA区分开。
图3是图2的第一子像素中的子区域的放大图。图4是沿着图2的线N1-N1'截取的剖视图。图5是沿着图3的线N2-N2'截取的剖视图。图6是沿着图3的线N3-N3'截取的剖视图。图3示出了设置在一个子像素SPXn的子区域SA中的接触孔CNT1和CNT2以及设置在其下方的第三导电层的一部分的布置。图4示出了横穿设置在图2中所示的一个像素PX中的第一子像素SPX1中的发光元件ED的两端以及多个接触孔CNT1和CNT2的截面。图5和图6分别示出了在第一方向DR1和第二方向DR2上横穿设置在第一子像素SPX1的子区域SA中的接触孔CNT1和CNT2的截面。
结合图2参考图3至图6，显示设备10可以包括第一衬底SUB以及设置在第一衬底SUB上的半导体层、多个导电层和多个绝缘层。半导体层、导电层和绝缘层可以各自构成显示设备10的电路层和显示元件层。
例如，第一衬底SUB可以是绝缘衬底。第一衬底SUB可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。此外，第一衬底SUB可以是刚性衬底，但是也可以是可以弯曲、折叠和/或卷曲的柔性衬底。
第一导电层可以设置在第一衬底SUB上。第一导电层包括下金属层CAS，下金属层CAS设置成在第一衬底SUB的厚度方向(即，第三方向DR3)上与第一晶体管T1的有源层ACT1重叠。下金属层CAS可以包括阻挡光的材料，以防止光到达第一晶体管的有源层ACT1。然而，可以省略下金属层CAS。
缓冲层BL可以设置在下金属层CAS和第一衬底SUB上。缓冲层BL可以形成在第一衬底SUB上，以保护像素PX的晶体管不受渗透通过第一衬底SUB(其易于被湿气渗透)的湿气的影响，并且可以执行表面平坦化功能。
半导体层设置在缓冲层BL上。半导体层可以包括第一晶体管T1的有源层ACT1。有源层ACT1可以布置成在第一衬底SUB的厚度方向(即，第三方向DR3)上与稍后将描述的第二导电层的栅电极G1部分地重叠。
半导体层可以包括多晶硅、单晶硅、氧化物半导体等。在一个或多个实施方式中，半导体层可以包括多晶硅。氧化物半导体可以是包含铟(In)的氧化物半导体。例如，氧化物半导体可以是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锡(IGTO)、氧化铟镓锌(IGZO)或氧化铟镓锌锡(IGZTO)中的至少一种。
尽管在附图中示出了一个第一晶体管T1设置在显示设备10的子像素SPXn中，但是本公开不限于此，并且显示设备10可以包括更多数量的晶体管。
第一栅极绝缘层GI设置在半导体层和缓冲层BL上。第一栅极绝缘层GI可以用作第一晶体管T1的栅极绝缘膜。
第二导电层设置在第一栅极绝缘层GI上。第二导电层可以包括第一晶体管T1的栅电极G1。栅电极G1可以布置成在作为第一衬底SUB的厚度方向的第三方向DR3上与有源层ACT1的沟道区域重叠。
第一层间绝缘层IL1设置在第二导电层上。第一层间绝缘层IL1可以用作第二导电层和设置在其上的其他层之间的绝缘膜，并且可以保护第二导电层。
第三导电层设置在第一层间绝缘层IL1上。第三导电层可以包括布置在显示区域DPA中的第一电压线VL1、第二电压线VL2以及多个导电图案CDP1和CDP2。
第一电压线VL1可以被施加传输到发光元件ED的高电势电压(或第一电力电压)，并且第二电压线VL2可以被施加传输到发光元件ED的低电势电压(或第二电力电压)。第一电压线VL1可以通过第一晶体管T1和稍后将描述的第一连接电极CNE1将第一电力电压施加到发光元件ED，并且第二电压线VL2可以通过第二连接电极CNE2将第二电力电压施加到发光元件ED。第一电压线VL1的一部分可以通过穿过第一层间绝缘层IL1和第一栅极绝缘层GI的接触孔与第一晶体管T1的有源层ACT1接触。第一电压线VL1可以用作第一晶体管T1的第一漏电极D1。
第一导电图案CDP1可以通过穿过第一层间绝缘层IL1和第一栅极绝缘层GI的接触孔与第一晶体管T1的有源层ACT1接触。此外，第一导电图案CDP1可以通过穿过第一层间绝缘层IL1、第一栅极绝缘层GI和缓冲层BL的另一接触孔与下金属层CAS接触。第一导电图案CDP1可以用作第一晶体管T1的第一源电极S1。
第二导电图案CDP2可以连接到稍后将描述的第一连接电极CNE1。此外，第二导电图案CDP2可以通过第一导电图案CDP1电连接到第一晶体管T1。尽管在附图中示出第一导电图案CDP1和第二导电图案CDP2彼此分离，但是在一个或多个实施方式中，第二导电图案CDP2和第一导电图案CDP1可以一体以形成一个图案。
另一方面，尽管在附图中示出了第一导电图案CDP1和第二导电图案CDP2形成在相同的层中，但是本公开不限于此。在一个或多个实施方式中，第二导电图案CDP2可以形成为设置在第三导电层上的第四导电层，且若干绝缘层插置在第一导电图案CDP1和另一导电层(例如，第三导电层)之间。在这种情况下，第一电压线VL1和第二电压线VL2也可以形成为第四导电层而不是第三导电层，并且第一电压线VL1可以通过另一导电图案电连接到第一晶体管T1的漏电极D1。
第一钝化层PV1设置在第三导电层上。第一钝化层PV1可以用作第三导电层和其他层之间的绝缘层，并且可以保护第三导电层。
以上描述的缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1可以由以交替方式堆叠的多个无机层形成。例如，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1可以形成为通过堆叠包括氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiOxNy)中的至少一种的无机层形成的双层或通过交替堆叠包括氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiOxNy)中的至少一种的无机层形成的多层。然而，本公开不限于此，缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1和第一钝化层PV1可以形成为包含上述绝缘材料的单个无机层。此外，在一个或多个实施方式中，第一层间绝缘层IL1可以由诸如聚酰亚胺(PI)等的有机绝缘材料制成。
第二导电层和第三导电层可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任一种或其合金制成的单层或多层。然而，它不限于此。
通孔层VIA在显示区域DPA中设置在第三导电层上。通孔层VIA可以包括有机绝缘材料，例如，诸如聚酰亚胺(PI)的有机绝缘材料，以执行表面平坦化功能。
多个堤图案BP1和BP2、多个电极RME(RME1和RME2)、堤层BNL、多个发光元件ED和多个连接电极CNE(CNE1和CNE2)在通孔层VIA上设置为显示元件层。此外，多个绝缘层PAS1和PAS2可以设置在通孔层VIA上。
多个堤图案BP1和BP2可以在显示区域DPA中直接设置在通孔层VIA上。堤图案BP1和BP2可以具有在第一方向DR1上延伸的形状，并且可以在第二方向DR2上彼此隔开。例如，堤图案BP1和BP2可以包括在每个子像素SPXn的发射区域EMA中彼此隔开的第一堤图案BP1和第二堤图案BP2。第一堤图案BP1可以位于作为相对于发射区域EMA的中央部分在第二方向DR2上的一侧的左侧上，并且第二堤图案BP2可以位于作为相对于发射区域EMA的中央部分在第二方向DR2上的另一侧的右侧上。多个发光元件ED可以布置在第一堤图案BP1和第二堤图案BP2之间。
堤图案BP1和BP2的第一方向DR1上的延伸长度可以小于由堤层BNL围绕的发射区域EMA的第一方向DR1上的长度。堤图案BP1和BP2可以布置在整个显示区域DPA中的子像素SPXn的发射区域EMA中，以形成具有小的宽度并且在一个方向上延伸的岛状图案。尽管在附图中示出了针对每个子像素SPXn布置具有相同宽度的两个堤图案BP1和BP2，但是本公开不限于此。堤图案BP1和BP2的数量和形状可以根据电极RME的数量或布置结构而变化。
堤图案BP1和BP2中的每一个的至少一部分可以相对于通孔层VIA的顶表面突出。堤图案BP1和BP2的突出部分可以具有倾斜表面，并且从发光元件ED发射的光可以由设置在堤图案BP1和BP2上的电极RME反射，并且在通孔层VIA的向上方向上发射。然而，本公开不限于此，并且堤图案BP1和BP2可以具有曲化半圆形或半椭圆形外表面。堤图案BP1和BP2可以包括诸如聚酰亚胺(PI)的有机绝缘材料，但是本公开不限于此。
在一个或多个实施方式中，堤图案BP1和BP2的顶表面可以低于堤层BNL的顶表面，并且堤图案BP1和BP2的厚度可以小于或等于堤层BNL的厚度。与防止墨水溢出到相邻子像素SPXn的堤层BNL不同，堤图案BP1和BP2布置成分隔布置发光元件ED的空间或形成布置电极RME的倾斜表面，使得堤图案BP1和BP2的厚度或高度可以与堤层BNL的厚度或高度不同。
多个电极RME具有在一个方向上延伸的形状，并且针对每个子像素SPXn而设置。多个电极RME可以在第一方向DR1上延伸以设置成跨过子像素SPXn的发射区域EMA，并且可以设置成在第二方向DR2上彼此隔开。
显示设备10包括布置在每个子像素SPXn中的第一电极RME1和第二电极RME2。第一电极RME1位于相对于发射区域EMA的中央的左侧上，并且第二电极RME2位于相对于发射区域EMA的中央的右侧上，同时在第二方向DR2上与第一电极RME1隔开。第一电极RME1可以设置在第一堤图案BP1上，并且第二电极RME2可以设置在第二堤图案BP2上。第一电极RME1和第二电极RME2可以跨过堤层BNL部分地布置在相应子像素SPXn和子区域SA中。根据一个或多个实施方式，与电极RME分离的虚设图案EP1和EP2可以设置在子区域SA中，并且相应子像素SPXn的电极RME可以与虚设图案EP1和EP2隔开。此外，在第一方向DR1上相邻的子像素SPXn的电极RME可以相对于分离部分ROP与虚设图案EP1和EP2隔开。在显示设备10的制造工艺中，电极RME可以设置成在一个方向上延伸，并且可以在布置发光元件ED的工艺之后部分地分离。在上述分离工艺中，在一个方向上延伸的电极可以分离成针对每个子像素SPXn设置的单独电极RME，并且同时可以在子区域SA中分离以形成虚设图案EP1和EP2。穿过通孔层VIA的接触孔CNT1和CNT2可以设置在电极RME和虚设图案EP1和EP2彼此隔开的空间中，并且连接电极CNE可以通过接触孔CNT1和CNT2直接连接到第三导电层。
第一绝缘层PAS1可以设置在通孔层VIA和多个电极RME上。在一个或多个实施方式中，第一绝缘层PAS1可以设置在虚设图案EP1和EP2上。第一绝缘层PAS1可以保护多个电极RME并使不同的电极RME彼此绝缘。例如，第一绝缘层PAS1设置成在形成堤层BNL之前覆盖电极RME，从而可以防止电极RME在形成堤层BNL的工艺中损坏。此外，第一绝缘层PAS1可以防止设置在其上的发光元件ED由于与其他构件直接接触而损坏。
在一个或多个实施方式中，第一绝缘层PAS1可以具有台阶部分，使得其顶表面在沿第二方向DR2隔开的电极RME之间部分地凹陷。发光元件ED可以设置在第一绝缘层PAS1的形成有台阶部分的顶表面上，并且因此可以在发光元件ED和第一绝缘层PAS1之间保留空间。
根据一个或多个实施方式，第一绝缘层PAS1可以包括多个开口OP1和OP2以及分离部分ROP，开口OP1和OP2暴露设置在其下方的层(例如，通孔层VIA)的顶表面的一部分。例如，第一绝缘层PAS1可以包括开口OP1和OP2以及分离部分ROP，开口OP1和OP2暴露通孔层VIA的其中在子区域SA中设置接触孔CNT1和CNT2的部分，分离部分ROP暴露子区域SA的其中相邻子像素SPXn的电极RME和虚设图案EP1和EP2彼此隔开的部分。开口OP1和OP2以及分离部分ROP中的每一个可以形成为执行显示设备10的制造工艺中的用于分离电极RME的工艺，并且连接电极CNE可以通过由开口OP1和OP2暴露的接触孔CNT1和CNT2连接到第三导电层。
堤层BNL可以设置在第一绝缘层PAS1上。堤层BNL可以包括在第一方向DR1和第二方向DR2上延伸的部分，并且可以围绕子像素SPXn。此外，堤层BNL可以围绕每个子像素SPXn的发射区域EMA和子区域SA并将每个子像素SPXn的发射区域EMA和子区域SA区分开，并且堤层BNL可以围绕显示区域DPA的最外部分并将显示区域DPA和非显示区域NDA区分开。堤层BNL设置在整个显示区域DPA中以形成栅格图案，并且在显示区域DPA中由堤层BNL暴露的区域可以是发射区域EMA和子区域SA。
与堤图案BP1和BP2类似，堤层BNL可以具有一定的高度。在一个或多个实施方式中，堤层BNL的顶表面可以高于堤图案BP1和BP2的顶表面，并且堤层BNL的厚度可以等于或大于堤图案BP1和BP2的厚度。在显示设备10的制造工艺期间的喷墨印刷工艺中，堤层BNL可以防止墨水溢出到相邻的子像素SPXn。与堤图案BP1和BP2类似，堤层BNL可以包括诸如聚酰亚胺的有机绝缘材料。
多个发光元件ED可以布置在第一绝缘层PAS1上。发光元件ED可以具有在一个方向上延伸的形状，并且可以设置成使得发光元件ED延伸的一个方向平行于第一衬底SUB。如稍后将描述的，发光元件ED可以包括沿着发光元件ED延伸的一个方向布置的多个半导体层，并且多个半导体层可以沿着平行于第一衬底SUB的顶表面的方向顺序布置。然而，本公开不限于此，并且当发光元件ED具有另一结构时，多个半导体层可以沿着垂直于第一衬底SUB的方向布置。
多个发光元件ED可以在堤图案BP1和BP2之间设置在沿第二方向DR2彼此隔开的电极RME上方。发光元件ED的延伸长度可以大于在第二方向DR2上彼此隔开的电极RME之间的间隙。发光元件ED可以具有设置在彼此不同的电极RME中的任一个上的至少一个端部，或者可以具有分别设置在彼此不同的电极RME上的两个端部。每个电极RME的延伸方向可以基本上垂直于发光元件ED的延伸方向。发光元件ED可以设置成沿着其中电极RME延伸的第一方向DR1彼此隔开，并且可以彼此基本上平行地对准。然而，本公开不限于此，并且发光元件ED可以各自布置成在与电极RME的延伸方向倾斜的方向上延伸。
根据构成半导体层的材料，设置在每个子像素SPXn中的发光元件ED可以发射不同波长带的光。然而，本公开不限于此，并且布置在每个子像素SPXn中的发光元件ED可以包括相同材料的半导体层并且发射相同颜色的光。发光元件ED可以在与连接电极CNE(CNE1和CNE2)接触的同时电连接到电极RME和通孔层VIA下方的导电层，并且可以通过接收电信号来发射特定波长带的光。
第二绝缘层PAS2可以设置在多个发光元件ED上。第二绝缘层PAS2可以设置成在堤图案BP1和BP2之间在第一方向DR1上延伸，并且可以设置成部分地围绕多个发光元件ED的外表面。第二绝缘层PAS2可以设置成不覆盖发光元件ED的两侧或两端，并且发光元件ED的两侧或两端可以与连接电极CNE接触。在显示设备10的制造工艺期间，第二绝缘层PAS2可以在固定发光元件ED的同时保护发光元件ED。此外，第二绝缘层PAS2的一部分可以设置成填充发光元件ED和其之下的第一绝缘层PAS1之间的空间。
多个连接电极CNE(CNE1和CNE2)可以设置在多个电极RME和发光元件ED上，并且可以与发光元件ED和第三导电层接触。连接电极CNE可以与发光元件ED的一端接触，并且通过穿过通孔层VIA的接触孔CNT1和CNT2与第三导电层接触。
第一连接电极CNE1可以具有在第一方向DR1上延伸的形状，并且可以设置在第一电极RME1上。第一连接电极CNE1可以与第一电极RME1部分地重叠，并且可以设置成越过堤层BNL跨过发射区域EMA和子区域SA。第二连接电极CNE2可以具有在第一方向DR1上延伸的形状，并且可以设置在第二电极RME2上。第二连接电极CNE2可以与第二电极RME2部分地重叠，并且可以设置成越过堤层BNL跨过发射区域EMA和子区域SA。
根据一个或多个实施方式，在显示设备10中，连接电极CNE可以通过设置在子区域SA中的接触孔CNT1和CNT2与第三导电层直接接触。第一连接电极CNE1可以通过穿过第一钝化层PV1和通孔层VIA的第一接触孔CNT1与第二导电图案CDP2直接接触，并且第二连接电极CNE2可以通过穿过第一钝化层PV1和通孔层VIA的第二接触孔CNT2与第二电压线VL2直接接触。第一连接电极CNE1可以通过第二电极图案CDP2和第一电极图案CDP1电连接到第一晶体管T1并且被施加第一电力电压。第二连接电极CNE2可以电连接到第二电压线VL2并且被施加第二电力电压。每个连接电极CNE可以在发射区域EMA中与发光元件ED接触，以向发光元件ED传输电力电压。
连接电极CNE可以包括导电材料。例如，它们可以包括ITO、IZO、ITZO、铝(Al)等。作为示例，连接电极CNE可以包括透明导电材料，并且从发光元件ED发射的光可以穿过连接电极CNE并且朝向设置在堤图案BP1和BP2中的电极RME前进。然而，它不限于此。
以上描述的第一绝缘层PAS1和第二绝缘层PAS2中的每一个可以包括无机绝缘材料或有机绝缘材料。作为一个示例，第一绝缘层PAS1可以包括无机绝缘材料，并且第二绝缘层PAS2可以包括有机绝缘材料。然而，本公开不限于此。此外，第一绝缘层PAS1和第二绝缘层PAS2中的每一个或至少一个可以形成其中多个绝缘层交替或重复堆叠的结构。
在一个或多个实施方式中，在显示设备10的制造工艺期间，电极RME可以通过接触孔CNT1和CNT2连接到第三导电层，并且然后电极RME的设置在接触孔CNT1和CNT2中的部分可以在随后的工艺中分离。在显示设备10的制造工艺期间，第一电极RME1和第二电极RME2中的每一个可以作为一个电极通过在第一方向DR1上延伸而设置成跨过多个子像素SPXn，并且然后可以部分地分离以针对每个子像素SPXn设置。在形成连接电极CNE之前，电极RME的设置在子区域SA中的部分可以分离。例如，电极RME的设置在接触孔CNT1和CNT2中的部分可以被去除以暴露接触孔CNT1和CNT2，并且连接到发光元件ED的连接电极CNE可以通过接触孔CNT1和CNT2与第三导电层直接接触。因为连接电极CNE与第三导电层直接接触而不与电极RME接触，所以可以减少电极之间接触不良的问题。
第一绝缘层PAS1可以包括用于暴露设置在其下方的层的多个开口OP1和OP2以及分离部分ROP，从而在显示设备10的制造工艺中执行分离电极RME的一部分的工艺。设置成跨过多个子像素SPXn的电极RME可以在第一绝缘层PAS1的开口OP1和OP2以及分离部分ROP中被部分地去除以针对子像素SPXn中的每一个单独设置。
开口OP1和OP2可以包括设置成与第一接触孔CNT1重叠的第一开口OP1和设置成与第二接触孔CNT2重叠的第二开口OP2。第一电极RME1和第二电极RME2可以分别设置在第一开口OP1和第二开口OP2的作为第一方向DR1上的一侧的上侧上，并且与第一电极RME1和第二电极RME2分离的部分可以设置在第一开口OP1和第二开口OP2的作为第一方向DR1上的另一侧的下侧上。
根据一个或多个实施方式，显示设备10可以包括多个虚设图案EP1和EP2，多个虚设图案EP1和EP2设置在子区域SA中并且与电极RME隔开且开口OP1和OP2插置在多个虚设图案EP1和EP2与电极RME之间。第一虚设图案EP1可以在第一方向DR1上与第一电极RME1隔开且第一开口OP1插置在其之间，并且第二虚设图案EP2可以在第一方向DR1上与第二电极RME2隔开且第二开口OP2插置在其之间。此外，设置在不同子像素SPXn中的电极RME可以在分离部分ROP处彼此隔开，并且分离部分ROP和虚设图案EP1和EP2可以设置在不同子像素SPXn的电极RME之间。虚设图案EP1和EP2可以与第一方向DR1上的另一子像素SPXn的电极RME隔开且分离部分ROP插置在其之间。
因为虚设图案EP1和EP2中的每一个通过与电极RME分离而形成，所以其结构和材料可以与电极RME的结构和材料类似。虚设图案EP1和EP2可以分别在第一方向DR1上与电极RME对准，并且其在第二方向DR2上测量的宽度可以与电极RME的在第二方向DR2上测量的宽度相同。然而，本公开不限于此，并且虚设图案EP1和EP2的结构可以根据电极RME的形状而变化。
连接电极CNE可以包括分别设置在开口OP1和OP2上的接触部分CP1和CP2，开口OP1和OP2是电极RME与虚设图案EP1和EP2彼此隔开的部分。接触部分CP1和CP2中的每一个可以具有可以完全覆盖开口OP1和OP2以及接触孔CNT1和CNT2的形状，使得即使它设置在从其去除电极RME的部分上，它也可以与第三导电层接触而不会使材料断开。
根据一个或多个实施方式，可以通过湿法蚀刻工艺执行在第一绝缘层PAS1的开口OP1和OP2以及分离部分ROP中分离电极RME的工艺。底切部可以在第一绝缘层PAS1的分离部分ROP以及开口OP1和OP2之间的边界处形成在设置在第一绝缘层PAS1之下的电极RME中。电极RME1和RME2的设置在子区域SA中并且面对虚设图案EP1和EP2(或与虚设图案EP1和EP2相对)的侧部可以相比于第一绝缘层PAS1更向内地与开口OP1和OP2的侧部隔开。例如，第一电极RME1和第二电极RME2的设置在子区域SA中的一侧(即，其面对虚设图案EP1和EP2的下侧)可以设置成相比于第一绝缘层PAS1更向内地与开口OP1和OP2的第一方向DR1上的一侧隔开。类似地，虚设图案EP1和EP2的一侧(即，其面对电极RME的上侧)可以设置成相比于第一绝缘层PAS1更向内地与开口OP1和OP2的第一方向DR1上的另一侧隔开。此外，在分离部分ROP的第一方向DR1上的两侧处，可以在虚设图案EP1和EP2以及电极RME的一侧上形成底切部。
在形成第一绝缘层PAS1之后通过分离电极RME形成的底切部可以引起设置在其上的连接电极CNE的材料的断开。为了防止这种情况，第一绝缘层PAS1的开口OP1和OP2以及连接电极CNE的接触部分CP1和CP2的宽度可以大于电极RME的宽度。根据一个或多个实施方式，电极RME的在第二方向DR2上测量的第一宽度W1可以小于开口OP1和OP2的在第二方向DR2上测量的宽度W2以及连接电极CNE的接触部分CP1和CP2的在第二方向DR2上测量的宽度W3。开口OP1和OP2可以形成为具有大于电极RME的第一宽度W1的第二宽度W2，并且电极RME可以不设置在第一绝缘层PAS1中的开口OP1和OP2的第二方向DR2上的两侧的下方。在显示设备10的制造工艺期间，由于开口OP1和OP2形成为完全暴露电极RME的第二方向DR2上的两侧，因此电极RME可以在开口OP1和OP2中完全分离以与虚设图案EP1和EP2隔开。因此，即使底切部形成在设置在第一绝缘层PAS1中的开口OP1和OP2的第一方向DR1上的两侧下方的电极RME以及虚设图案EP1和EP2中，因为通孔层VIA而不是电极RME设置在开口OP1和OP2的第二方向DR2上的两侧下方，所以可以防止设置在开口OP1和OP2中的连接电极CNE的接触部分CP1和CP2的材料由于底切部而断开。
因为电极RME在第一方向DR1上延伸，并且底切部形成在开口OP1和OP2的第一方向DR1上的侧部处，所以连接电极CNE的接触部分CP1和CP2可以具有可以覆盖开口OP1和OP2的第二方向DR2上的侧部(其是未形成底切部的部分)的形状。在一个或多个实施方式中，连接电极CNE可以具有基本上在第一方向DR1上延伸的形状，但是设置在开口OP1和OP2上的接触部分CP1和CP2可以具有在第二方向DR2上突出的形状，并且接触部分CP1和CP2的第三宽度W3可以大于开口OP1和OP2的第二宽度W2。第一连接电极CNE1的第一接触部分CP1可以形成为具有比第一开口OP1的第一方向DR1和第二方向DR2上的宽度大的宽度，并且第二连接电极CNE2的第二接触部分CP2可以形成为具有比第二开口OP2的第一方向DR1和第二方向DR2上的宽度大的宽度。
在开口OP1和OP2中的每一个的第一方向DR1上的两侧上，连接电极CNE的接触部分CP1和CP2可以设置在形成在第一绝缘层PAS1下方的底切部上，同时在第一衬底SUB的厚度方向(即，第三方向DR3)上与电极RME或虚设图案EP1和EP2重叠。另一方面，在开口OP1和OP2中的每一个的第二方向DR2上的两侧上，连接电极CNE的接触部分CP1和CP2可以设置成覆盖第一绝缘层PAS1的开口OP1和OP2的内侧，而不在第一衬底SUB的厚度方向(即，第三方向DR3)上与电极RME重叠。此外，因为开口OP1和OP2分别形成为具有比接触孔CNT1和CNT2的直径大的直径，所以连接电极CNE的接触部分CP1和CP2可以直接设置在接触孔CNT1和CNT2周围的通孔层VIA上。
根据一个或多个实施方式的显示设备10可以具有其中连接电极CNE与第三导电层直接接触(不通过电极RME)的电极连接结构，并且因此它可以防止可能由电极RME和连接电极CNE之间的材料差异而引起的接触故障。此外，即使在分离电极RME的工艺之后形成连接电极CNE，第一绝缘层PAS1的开口OP1和OP2形成为具有比电极RME的宽度大的宽度，并且因此它可以防止连接电极CNE的材料由于在分离电极RME的工艺中可能出现的底切部而断开。
图7是根据一个或多个实施方式的发光元件的示意图。
参考图7，发光元件ED可以是发光二极管。例如，发光元件ED可以是具有纳米或微米尺寸并且由无机材料制成的无机发光二极管。当在彼此面对(或相对)的两个电极之间在特定方向上形成电场时，发光元件ED可以在具有极性的两个电极之间对准。
根据一个或多个实施方式的发光元件ED可以具有在一个方向上伸长的形状。发光元件ED可以具有圆柱体、杆、线、管等的形状。然而，发光元件ED的形状不限于此，并且发光元件ED可以具有诸如规则立方体、矩形平行六面体和六边形棱镜的多边形棱镜形状，或者可以具有诸如在一个方向上伸长并且具有部分倾斜的外表面的形状的各种形状。
发光元件ED可以包括掺杂有任何导电类型(例如，p型或n型)杂质的半导体层。半导体层可以通过接收从外部电源施加的电信号来发射特定波长带的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发光层33、电极层37和绝缘膜38。
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第一半导体层31可以是n型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或多种。掺杂到第一半导体层31中的n型掺杂剂可以是Si、Ge、Sn等。
第二半导体层32设置在第一半导体层31上，且发光层33在其之间。第二半导体层32可以是p型半导体，并且第二半导体层32可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第二半导体层32可以是p型掺杂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或多种。掺杂到第二半导体层32中的p型掺杂剂可以是Mg、Zn、Ca、Se、Ba等。
尽管在附图中示出第一半导体层31和第二半导体层32配置为一个层，但是本公开不限于此。根据发光层33的材料，第一半导体层31和第二半导体层32还可以包括更多数量的层，诸如包覆层或拉伸应变势垒减小(TSBR)层。
发光层33设置在第一半导体层31和第二半导体层32之间。发光层33可以包括具有单量子阱结构或多量子阱结构的材料。当发光层33包括具有多量子阱结构的材料时，多个量子层和阱层可以交替地堆叠。发光层33可以通过根据通过第一半导体层31和第二半导体层32施加的电信号的电子-空穴对的联接来发光。发光层33可以包括诸如AlGaN或AlGaInN的材料。例如，当发光层33具有其中量子层和阱层在多量子阱结构中交替堆叠的结构时，量子层可以包括诸如AlGaN或AlGaInN的材料，并且阱层可以包括诸如GaN或AlInN的材料。
发光层33可以具有其中具有大带隙能量的半导体材料和具有小带隙能量的半导体材料交替堆叠的结构，并且根据发射光的波长带可以包括其他III族至V族半导体材料。由发光层33发射的光不限于蓝色波长带的光，而是在一些情况下，有源层33也可以发射红色波长带或绿色波长带的光。
电极层37可以是欧姆连接电极。然而，本公开不限于此，并且它可以是肖特基连接电极。发光元件ED可以包括至少一个电极层37。发光元件ED可以包括一个或多个电极层37，但是本公开不限于此，并且可以省略电极层37。
在显示设备10中，当发光元件ED电连接到电极或连接电极时，电极层37可以减小发光元件ED与电极或连接电极之间的电阻。电极层37可以包括导电金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO或ITZO中的至少一种。
绝缘膜38布置成围绕上述多个半导体层和电极层的外表面(例如，外周表面或外圆周表面)。例如，绝缘膜38可以设置成至少围绕发光层33的外表面，并且可以形成为暴露发光元件ED的纵向方向上的两端。此外，在剖视图中，绝缘膜38可以具有在与发光元件ED的至少一端相邻的区域中是圆形的顶表面。
绝缘膜38可以包括具有绝缘性质的材料，诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)和氧化铝(AlOx)。在附图中示出了绝缘膜38形成为单层，但是本公开不限于此。在一个或多个实施方式中，绝缘膜38可以形成为具有堆叠在其中的多个层的多层结构。
绝缘膜38可以用于保护构件。绝缘膜38可以防止当电信号传输到的电极与发光元件ED直接接触时可能在发光层33处发生的电短路。此外，绝缘膜38可以防止发光元件ED的发光效率的降低。
此外，绝缘膜38可以具有经表面处理的外表面。发光元件ED可以以将其中分散有发光元件ED的墨水喷射到电极上的方式对准。这里，绝缘膜38的表面可以以疏水方式或亲水方式处理，以将发光元件ED保持在分散状态中，而不与墨水中的相邻的其他发光元件ED聚集。
在下文中，将参考其他附图描述显示设备10的制造工艺。
图8至图12是示出根据一个或多个实施方式的制造显示设备的工艺的剖视图。在图8至图12中，根据各个层的形成次序，在剖视图中示出了显示设备10的一个子像素SPXn的结构。图8至图11示出了与图4的剖视图对应的结构。图12示出了与图6的剖视图对应的结构。即，图8至图11示出了横穿发光元件ED所设置的部分和形成多个接触孔CNT1和CNT2的部分的剖视图。图12示出了在第二方向DR2上横穿形成有多个接触孔CNT1和CNT2的部分的截面。图8至图12示出了电极RME和连接电极CNE的形成次序的示例。可以通过常规图案化工艺来执行形成每个层的工艺。在下文中，将简要描述每个工艺的形成方法的描述，并且将主要描述形成次序。
首先，参考图8，准备第一衬底SUB，并且在第一衬底SUB上形成第一导电层至第三导电层、缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1、第一钝化层PV1、通孔层VIA、堤图案BP1和BP2、电极RME、第一绝缘层PAS1和堤层BNL。设置在第一衬底SUB上的第一导电层至第三导电层中的每一个可以通过沉积构成每个层的材料(例如，金属材料)并且使用掩模对其进行图案化来形成。此外，设置在第一衬底SUB上的缓冲层BL、第一栅极绝缘层GI、第一层间绝缘层IL1、第一钝化层PV1和通孔层VIA可以通过施加构成每个层的材料(例如，绝缘材料)(或者如果需要通过使用掩模的图案化工艺)来形成。设置在通孔层VIA上的电极RME、堤图案BP1和BP2、第一绝缘层PAS1和堤层BNL也可以通过类似的工艺形成。
穿过通孔层VIA和第一钝化层PV1的第一接触孔CNT1和第二接触孔CNT2可以形成在通孔层VIA中，并且第一电极RME1和第二电极RME2可以形成为分别通过接触孔CNT1和CNT2连接到第三导电层。第一电极RME1可以通过第一接触孔CNT1连接到第二导电图案CDP2，并且第二电极RME2可以通过第二接触孔CNT2连接到第二电压线VL2。
第一绝缘层PAS1可以包括开口OP1和OP2以及分离部分ROP，开口OP1和OP2设置成与接触孔CNT1和CNT2重叠同时暴露电极RME的顶表面的一部分，分离部分ROP设置成不与接触孔CNT1和CNT2重叠同时暴露电极RME的顶表面的一部分。第一开口OP1可以暴露第一电极RME1的设置在第一接触孔CNT1中的部分，并且第二开口OP2可以暴露第二电极RME2的设置在第二接触孔CNT2中的部分。尽管附图示出了分离部分ROP暴露第二电极RME2的顶表面的一部分，但是分离部分ROP也可以暴露第一电极RME1的顶表面的一部分。
接下来，参考图9，在第一绝缘层PAS1上设置发光元件ED。在一个或多个实施方式中，多个发光元件ED可以通过喷墨印刷工艺设置在电极RME上方。在将具有分散的发光元件ED的墨水喷射到由堤层BNL围绕的区域中之后，当将电信号施加到电极RME时，墨水中的发光元件ED可以放置在电极RME上方同时改变它们自己的位置和定向方向。
施加到电极RME的电信号可以通过第三导电层施加。例如，地信号可以通过第二导电图案CDP2施加到第一电极RME1，并且对准信号可以通过第二电压线VL2施加到第二电极RME2。施加到每个电极RME的电信号可以在电极RME之间产生电场，并且分散在墨水中的发光元件ED可以通过电场在电极RME上方对准。当发光元件ED放置在电极RME上方时，去除墨水。
接下来，参考图10，形成设置在发光元件ED上的第二绝缘层PAS2。第二绝缘层PAS2可以覆盖并固定发光元件ED。第二绝缘层PAS2可以通过在显示区域DPA中将绝缘材料完全涂覆在第一绝缘层PAS1上并且然后图案化以暴露发光元件ED的两端来形成。
接下来，参考图11和图12，通过去除电极RME的在第一绝缘层PAS1的开口OP1和OP2以及分离部分ROP中暴露的部分，来针对每个子像素SPXn分离电极RME。从由第一开口OP1和第二开口OP2暴露的部分去除设置在接触孔CNT1和CNT2中的电极RME，并且电极RME可以与虚设图案EP1和EP2分离且开口OP1和OP2插置在其之间。也可以去除设置在分离部分ROP中的电极RME，以将虚设图案EP1和EP2与另一子像素SPXn的电极RME分离。
根据一个或多个实施方式，可以通过湿法蚀刻工艺来执行分离电极RME的工艺，并且如图11中所示，在开口OP1和OP2以及分离部分ROP的第一方向DR1上的侧部处，可以在第一绝缘层PAS1下方的电极RME和虚设图案EP1和EP2中形成底切部。另一方面，如图12中所示，在开口OP1和OP2的第二方向DR2上的侧部处，可以完全去除电极RME以暴露接触孔CNT1和CNT2。如上所述，开口OP1和OP2可以形成为在第二方向DR2上具有比电极RME的宽度大的宽度，使得电极RME可以与虚设图案EP1和EP2完全分离，并且接触孔CNT1和CNT2附近的通孔层VIA的顶表面可以暴露。
接下来，尽管未在附图中示出，但是形成多个连接电极CNE以制造显示设备10。连接电极CNE可以设置在第一电极RME1和第二电极RME2上方的第一绝缘层PAS1上，并且可以延伸越过堤层BNL直到子区域SA的接触孔CNT1和CNT2。
在下文中，将参考其他附图描述显示设备10的各种实施方式。
图13是示出根据一个或多个实施方式的显示设备的一部分的剖视图。
参考图13，根据一个或多个实施方式的显示设备10_1还可以包括设置在第二绝缘层PAS2和发光元件ED之间的第三绝缘层PAS3。第三绝缘层PAS3可以在第二绝缘层PAS2之前形成以固定发光元件ED。
第三绝缘层PAS3可以设置在第二绝缘层PAS2下方，并且具有与第二绝缘层PAS2基本上相同的形状。尽管未在附图中示出，但是第三绝缘层PAS3可以在堤图案BP1和BP2之间在第一方向DR1上延伸以覆盖多个发光元件ED。第三绝缘层PAS3的两个侧表面可以分别与第二绝缘层PAS2的两个侧表面对准。第三绝缘层PAS3可以通过形成绝缘材料以覆盖多个发光元件ED并且然后在与第二绝缘层PAS2的工艺相同的工艺中对其进行图案化来形成。因此，在平面图和剖视图中，第三绝缘层PAS3的图案形状可以与第二绝缘层PAS2的图案形状基本上相同。
在一个或多个实施方式中，第三绝缘层PAS3可以包括无机绝缘材料或有机绝缘材料，并且当第二绝缘层PAS2包括有机绝缘材料时，第三绝缘层PAS3可以包括无机绝缘材料。相比于第二绝缘层PAS2，第三绝缘层PAS3可以由与第一绝缘层PAS1的材料更类似的材料制成。
图14是示出根据一个或多个实施方式的显示设备的子像素的平面图。图15是沿着图14的线N4-N4'截取的剖视图。图16是沿着图14的线N5-N5'截取的剖视图。
参考图14至图16，根据一个或多个实施方式的显示设备10_1可以包括更多数量的电极RME和更多数量的连接电极CNE，并且布置在每个子像素SPXn中的发光元件ED的数量可以增加。16实施方式与图2至图6的实施方式的不同之处在于，每个子像素SPXn的电极RME和连接电极CNE的布置以及堤图案BP1、BP2和BP3是不同的。在下面的描述中，将省略冗余的描述同时集中于差异之处。
堤图案BP1、BP2和BP3还可以包括设置在第一堤图案BP1和第二堤图案BP2之间的第三堤图案BP3。第一堤图案BP1可以相对于发射区域EMA的中央位于左侧上，第二堤图案BP2可以相对于发射区域EMA的中央位于右侧上，并且第三堤图案BP3可以位于发射区域EMA的中央处。第三堤图案BP3的在第二方向DR2上测量的宽度可以大于第一堤图案BP1和第二堤图案BP2的在第二方向DR2上测量的宽度。堤图案BP1、BP2和BP3之间的第二方向DR2上的间隙可以大于电极RME之间的间隙。因此，电极RME的至少一部分可以布置成不与堤图案BP1、BP2和BP3重叠。
除了第一电极RME1和第二电极RME2之外，针对每个子像素SPXn布置的多个电极RME还可以包括第三电极RME3和第四电极RME4。
第三电极RME3可以设置在第一电极RME1和第二电极RME2之间，并且第四电极RME4可以在第二方向DR2上与第三电极RME3隔开且第二电极RME2插置在其之间。多个电极RME可以从子像素SPXn的左侧到右侧按第一电极RME1、第三电极RME3、第二电极RME2和第四电极RME4的次序顺序布置。
第一电极RME1可以设置在第一堤图案BP1上，并且第二电极RME2可以设置在第三堤图案BP3上。第三电极RME3可以设置在第三堤图案BP3上以面对第一电极RME1。第四电极RME4可以设置在第二堤图案BP2上以面对第二电极RME2。
在多个电极RME中，第一电极RME1和第二电极RME2可以相对于子区域SA中的第一绝缘层PAS1的开口OP1和OP2与虚设图案EP1和EP2隔开。第一接触孔CNT1设置在第一电极RME1和第一虚设图案EP1之间的第一开口OP1中，并且第二接触孔CNT2设置在第二电极RME2和第二虚设图案EP2之间的第二开口OP2中。另一方面，第三电极RME3和第四电极RME4可以相对于子区域SA中的分离部分ROP与另一子像素SPXn的第三电极RME3和第四电极RME4隔开。第三电极RME3和第四电极RME4可以不与开口OP1和OP2重叠，并且可以不经受用于暴露穿过通孔层VIA的接触孔CNT1和CNT2的分离工艺。第三电极RME3和第四电极RME4的顶表面的一部分可以通过电极接触孔CT1和CT2暴露，以与连接电极CNE接触。
多个发光元件ED可以布置在堤图案BP1、BP2和BP3之间，或者布置在不同的电极RME上。发光元件ED中的一些可以布置在第一堤图案BP1和第三堤图案BP3之间，并且一些其他发光元件ED可以布置在第三堤图案BP3和第二堤图案BP2之间。根据一个或多个实施方式，发光元件ED可以包括布置在第一堤图案BP1和第三堤图案BP3之间的第一发光元件ED1和第三发光元件ED3以及布置在第三堤图案BP3和第二堤图案BP2之间的第二发光元件ED2和第四发光元件ED4。第一发光元件ED1和第三发光元件ED3中的每一个可以设置在第一电极RME1和第三电极RME3上方，并且第二发光元件ED2和第四发光元件ED4中的每一个可以设置在第二电极RME2和第四电极RME4上方。第一发光元件ED1和第二发光元件ED2可以布置成与相应子像素SPXn的发射区域EMA的下侧相邻或者布置成与子区域SA相邻，并且第三发光元件ED3和第四发光元件ED4可以布置成与相应子像素SPXn的发射区域EMA的上侧相邻。
然而，发光元件ED可以不根据发射区域EMA中的布置位置来分类，并且可以根据稍后将描述的与连接电极CNE的连接关系来分类。发光元件ED可以根据连接电极CNE的布置结构在其两端处与不同的连接电极CNE接触，并且可以根据与其接触的接触电极CNE的类型而分类为不同的发光元件ED。
第一绝缘层PAS1的布置可以类似于以上参考图2至图6的实施方式描述的布置。第一绝缘层PAS1可以完全设置在子像素SPXn中，并且可以包括多个开口OP1和OP2以及分离部分ROP。此外，第一绝缘层PAS1还可以包括部分地暴露电极RME中的一些的顶表面的电极接触孔CT1和CT2。
第一绝缘层PAS1可以包括在子区域SA中暴露第三电极RME3的顶表面的一部分的第一电极接触孔CT1以及在子区域SA中暴露第四电极RME4的顶表面的一部分的第二电极接触孔CT2。第一电极接触孔CT1可以设置在第一开口OP1和第二开口OP2之间，并且第二电极接触孔CT2可以设置在第二开口OP2的第二方向DR2上。第三电极RME3和第四电极RME4的通过电极接触孔CT1和CT2暴露的顶表面可以分别与连接电极CNE接触。
除了设置在第一电极RME1上的第一连接电极CNE1和设置在第二电极RME2上的第二连接电极CNE2之外，多个连接电极CNE还可以包括布置成跨过多个电极RME的第三连接电极CNE3、第四连接电极CNE4和第五连接电极CNE5。
与图2至图6的实施方式不同，第一连接电极CNE1和第二连接电极CNE2中的每一个在第一方向DR1上的延伸长度可以相对短。第一连接电极CNE1和第二连接电极CNE2可以相对于发射区域EMA的中央布置在下侧上。第一连接电极CNE1和第二连接电极CNE2可以设置成遍及相应子像素SPXn的发射区域EMA和子区域SA，并且可以分别通过形成在子区域SA中的接触孔CNT1和CNT2与第三导电层接触。第一连接电极CNE1的第一接触部分CP1可以通过在第一开口OP1中暴露的第一接触孔CNT1与第二导电图案CDP2接触，并且第二连接电极CNE2的第二接触部分CP2可以通过在第二开口OP2中暴露的第二接触孔CNT2与第二电压线VL2接触。
第三连接电极CNE3可以包括设置在第三电极RME3上的第一延伸部分CN_E1、设置在第一电极RME1上的第二延伸部分CN_E2以及将第一延伸部分CN_E1连接到第二延伸部分CN_E2的第一连接部分CN_B1。第一延伸部分CN_E1可以在第二方向DR2上与第一连接电极CNE1隔开，并且第二延伸部分CN_E2可以在第一方向DR1上与第一连接电极CNE1隔开。第一延伸部分CN_E1可以设置在相应子像素SPXn的发射区域EMA的下侧上，并且第二延伸部分CN_E2可以设置在发射区域EMA的上侧上。第一延伸部分CN_E1可以设置成遍及发射区域EMA和子区域SA，以通过形成在子区域SA中的第一电极接触孔CT1与第三电极RME3接触。第一连接部分CN_B1可以设置成在发射区域EMA的中央部分处跨过第一电极RME1和第三电极RME3。第三连接电极CNE3可以具有基本上在第一方向DR1上延伸的形状，并且可以具有在第二方向DR2上弯折并且再次在第一方向DR1上延伸的形状。
第四连接电极CNE4可以包括设置在第四电极RME4上的第三延伸部分CN_E3、设置在第二电极RME2上的第四延伸部分CN_E4以及将第三延伸部分CN_E3连接到第四延伸部分CN_E4的第二连接部分CN_B2。第三延伸部分CN_E3可以在第二方向DR2上面对第二连接电极CNE2并且可以在第二方向DR2上与第二连接电极CNE2隔开，并且第四延伸部分CN_E4可以在第一方向DR1上与第二连接电极CNE2隔开。第三延伸部分CN_E3可以设置在相应子像素SPXn的发射区域EMA的下侧上，并且第四延伸部分CN_E4可以设置在发射区域EMA的上侧上。第三延伸部分CN_E3可以设置成遍及发射区域EMA和子区域SA，以通过第二电极接触孔CT2与第四电极RME4接触。第二连接部分CN_B2可以设置成跨过第二电极RME2和第四电极RME4，同时与发射区域EMA的中央相邻。第四连接电极CNE4可以具有基本上在第一方向DR1上延伸的形状，并且可以具有在第二方向DR2上弯折并且再次在第一方向DR1上延伸的形状。
第五连接电极CNE5可以包括设置在第三电极RME3上的第五延伸部分CN_E5、设置在第四电极RME4上的第六延伸部分CN_E6以及将第五延伸部分CN_E5连接到第六延伸部分CN_E6的第三连接部分CN_B3。第五延伸部分CN_E5可以在第二方向DR2上面对第三连接电极CNE3的第二延伸部分CN_E2，并且可以在第二方向DR2上与第三连接电极CNE3的第二延伸部分CN_E2隔开，并且第六延伸部分CN_E6可以在第二方向DR2上面对第四连接电极CNE4的第四延伸部分CN_E4，并且可以在第二方向DR2上与第四连接电极CNE4的第四延伸部分CN_E4隔开。第五延伸部分CN_E5和第六延伸部分CN_E6中的每一个可以布置在发射区域EMA的上侧上，并且第三连接部分CN_B3可以设置成跨过第三电极RME3、第二电极RME2和第四电极RME4。在平面图中，第五连接电极CNE5可以设置成围绕第四连接电极CNE4的第四延伸部分CN_E4。
第一连接电极CNE1和第二连接电极CNE2可以是直接连接到第三导电层的第一类型连接电极，并且第三连接电极CNE3和第四连接电极CNE4可以是与电极RME(例如，第三电极RME3和第四电极RME4)接触的第二类型连接电极，并且第五连接电极CNE5可以是不与电极RME和第三导电层接触的第三类型连接电极。
第一连接电极CNE1和第二连接电极CNE2可以分别通过接触孔CNT1和CNT2直接连接到第三导电层，而第三连接电极CNE3和第四连接电极CNE4可以分别通过电极接触孔CT1和CT2连接到第三电极RME3和第四电极RME4。第三连接电极CNE3、第四连接电极CNE4和第五连接电极CNE5可以与发光元件ED接触而不直接连接到第三导电层，并且可以与第一连接电极CNE1和第二连接电极CNE2一起构成发光元件ED的电连接电路。在这种情况下，第三电极RME3和第四电极RME4可以分别通过与第三连接电极CNE3和第四连接电极CNE4接触而设置成非浮置状态。然而，本公开不限于此，并且第三电极RME3和第四电极RME4也可以保持在浮置状态中而不与连接电极CNE接触。
如上所述，多个发光元件ED可以根据与发光元件ED的两端接触的连接电极CNE而分类为不同的发光元件ED以与连接电极CNE的布置结构对应。
第一发光元件ED1和第二发光元件ED2可以具有与第一类型连接电极接触的第一端和与第二类型连接电极接触的第二端。第一发光元件ED1可以与第一连接电极CNE1和第三连接电极CNE3接触，并且第二发光元件ED2可以与第二连接电极CNE2和第二连接电极CNE4接触。第三发光元件ED3和第四发光元件ED4可以具有与第二类型连接电极接触的第一端和与第三类型连接电极接触的第二端。第三发光元件ED3可以与第三连接电极CNE3和第五连接电极CNE5接触，并且第四发光元件ED4可以与第四连接电极CNE4和第五连接电极CNE5接触。
多个发光元件ED可以通过多个连接电极CNE串联连接。因为根据所示实施方式的显示设备10_5包括用于每个子像素SPXn的更多数量的发光元件ED，并且发光元件ED串联连接，所以每单位面积的发光量可以进一步增加。
图17是示出根据一个或多个实施方式的显示设备的子像素的平面图。图18是沿着图17的线N6-N6'截取的剖视图。图19是沿着图17的线N7-N7'和线N8-N8'截取的剖视图。
参考图17至图19，根据一个或多个实施方式的显示设备10_3与上述实施方式的显示设备的不同之处可以在于电极RME、连接电极CNE以及堤图案BP1和BP2的结构。
多个堤图案BP1和BP2可以具有在第二方向DR2上测量的不同宽度，并且堤图案BP1和BP2中的任何一个可以设置成跨过在第二方向DR2上相邻的子像素SPXn。例如，堤图案BP1和BP2可以包括设置成遍及不同子像素SPXn的发射区域EMA的第一堤图案BP1以及在每个子像素SPXn的发射区域EMA中设置在第一堤图案BP1之间的第二堤图案BP2。
第二堤图案BP2设置在发射区域EMA的中央处，并且第一堤图案BP1设置成与插置在其之间的第二堤图案BP2隔开。第一堤图案BP1和第二堤图案BP2可以沿着第二方向DR2交替设置。发光元件ED可以设置在彼此隔开的第一堤图案BP1和第二堤图案BP2之间。
第一堤图案BP1和第二堤图案BP2可以具有第一方向DR1上的相同的长度，但是可以具有在第二方向DR2上测量的不同的宽度。在堤层BNL中，在第一方向DR1上延伸的部分可以在厚度上与第一堤图案BP1重叠。堤图案BP1和BP2可以以岛状图案设置在显示区域DPA的整个表面上。
多个电极RME包括第一电极RME1、第二电极RME2和第三电极RME3。第一电极RME1设置在发射区域EMA的中央处，第二电极RME2设置在第一电极RME1的左侧上，并且第三电极RME3设置在第一电极RME1的右侧上。
第一电极RME1可以设置在第二堤图案BP2上，并且第二电极RME2和第三电极RME3的部分可以分别设置在彼此不同的第一堤图案BP1上。电极RME中的每一个可以至少设置在堤图案BP1和BP2中的每一个的倾斜侧表面上。第一电极RME1可以在第二方向DR2上具有比第二堤图案BP2更大的宽度，并且第二电极RME2和第三电极RME3可以在第二方向DR2上具有比第一堤图案BP1更小的宽度。
第一电极RME1可以在第一方向DR1上延伸，但是可以在子区域SA中相对于第一开口OP1与第一虚设图案EP1隔开。此外，第一虚设图案EP1可以相对于分离部分ROP与在第一方向DR1上相邻的另一子像素SPXn的第一电极RME1隔开。也就是说，第一电极RME1可以首先形成为在一个方向上延伸的形状，并且然后在暴露第一接触孔CNT1的工艺期间，可以在分离部分ROP和第一开口OP1中分离以形成针对每个子像素SPXn设置的第一电极RME1和第一虚设图案EP1。第一虚设图案EP1可以设置在第一开口OP1和分离部分ROP之间。
第二电极RME2可以在第一方向DR1上延伸，但是可以在子区域SA中相对于第二开口OP2与在第一方向DR1上相邻的另一子像素SPXn的第二电极RME2隔开。与第一电极RME1不同，第二电极RME2可以不在分离部分ROP中分离。多个第二电极RME2可以在暴露第二接触孔CNT2的工艺期间仅在第二开口OP2中分离，以针对每个子像素SPXn单独设置。不同子像素SPXn的第二电极RME2可以在第一方向DR1上彼此隔开且子区域SA的第二开口OP2插置在其之间。
第三电极RME3可以在第一方向DR1上延伸，但是可以在子区域SA的分离部分ROP中与另一子像素SPXn的第三电极RME3隔开。与第一电极RME1和第二电极RME2不同，第三电极RME3可以设置成不与开口OP1和OP2重叠，并且可以在用于暴露接触孔CNT1和CNT2的工艺期间相对于分离部分ROP分离以形成针对每个子像素SPXn设置的第三电极RME3。第三电极RME3可以从发射区域EMA设置到子区域SA的分离部分ROP。
多个发光元件ED可以在不同的堤图案BP1和BP2之间设置在不同的电极RME上。发光元件ED可以包括第一发光元件ED1和第二发光元件ED2，第一发光元件ED1的两端分别设置在第一电极RME1和第三电极RME3上，第二发光元件ED2的两端分别设置在第一电极RME1和第二电极RME2上。第一发光元件ED1可以相对于第一电极RME1设置在右侧上，并且第二发光元件ED2可以相对于第一电极RME1设置在左侧上。
多个连接电极CNE(CNE1、CNE2、CNE3)可以包括作为第一类型连接电极的第一连接电极CNE1和第二连接电极CNE2以及作为第三类型连接电极的第三连接电极CNE3。
第一连接电极CNE1可以具有在第一方向DR1上延伸的形状，并且可以设置在第一电极RME1上。设置在第二堤图案BP2上的第一连接电极CNE1的一部分可以与第一电极RME1重叠，并且可以从其在第一方向DR1上延伸，以越过堤层BNL设置到位于发射区域EMA上方的另一子像素SPXn的子区域SA。第一连接电极CNE1的第一接触部分CP1可以通过子区域SA中的第一接触孔CNT1与第三导电层接触。
第二连接电极CNE2可以具有在第一方向DR1上延伸的形状，并且可以设置在第二电极RME2上。设置在第一堤图案BP1上的第二连接电极CNE2的一部分可以与第二电极RME2重叠，并且可以从其在第一方向DR1上延伸，以越过堤层BNL设置到位于发射区域EMA上方的另一子像素SPXn的子区域SA。第二连接电极CNE2的第二接触部分CP2可以通过子区域SA中的第二接触孔CNT2与第三导电层接触。
第三连接电极CNE3可以包括在第一方向DR1上延伸的延伸部分CN_E1和CN_E2以及连接延伸部分CN_E1和CN_E2的第一连接部分CN_B1。第一延伸部分CN_E1在发射区域EMA中设置在第三电极RME3上方，并且第二延伸部分CN_E2在发射区域EMA中设置在第一电极RME1上方。第一连接部分CN_B1可以在设置在发射区域EMA下方的堤层BNL上方在第二方向DR2上延伸，以将第一延伸部分CN_E1连接到第二延伸部分CN_E2。第三连接电极CNE3可以设置在发射区域EMA和堤层BNL上，并且可以不连接到第三电极RME3。第三电极RME3可以设置成不电连接到连接电极CNE和发光元件ED的浮置状态。第一发光元件ED1和第二发光元件ED2可以仅通过第三连接电极CNE3串联连接。
在所示的实施方式中，第三电极RME3可以保持在浮置状态中而不连接到连接电极CNE3，但是在一个或多个实施方式中，第三电极RME3可以连接到另一相邻的电极RME。例如，第三电极RME3可以连接到设置在沿第二方向DR2相邻的另一子像素SPXn中的第二电极RME2。在这种情况下，第三电极RME3可以具有从相邻子像素SPXn的第二电极RME2分支的形状，并且仅第一电极RME1可以在子区域SA的分离部分ROP中分离。
图20是示出根据一个或多个实施方式的显示设备的一部分的剖视图。
参考图20，在根据一个或多个实施方式的显示设备10_4中，堤图案BP1和BP2以及堤层BNL可以一体形成，并且第一绝缘层PAS1可以设置在堤图案BP1和BP2以及堤层BNL上。
图21和图22是示出根据一个或多个实施方式的显示设备的第三导电层的剖视图。
参考图21和图22，在根据一个或多个实施方式的显示设备10_5和显示设备10_6中，第三导电层可以由多个层CL1、CL2、CL3和CL4形成。如上所述，第三导电层可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任一种或其合金制成的单层或多层。显示设备10_5和显示设备10_6具有其中连接电极CNE与第三导电层直接接触的结构，并且在制造工艺期间执行去除连接到第三导电层的电极RME的工艺。考虑到对第三导电层的损坏，显示设备10_5和显示设备10_6可以具有其中多个层堆叠的结构。
在图21的显示设备10_5中，第三导电层可以具有其中第一层CL1、第二层CL2、第三层CL3和第四层CL4顺序堆叠的结构。在本文中，第一层CL1和第三层CL3可以包括相同的材料，并且第二层CL2和第四层CL4可以包括相同的材料。例如，第三导电层可以具有Ti/Cu/Ti/Cu的堆叠结构。在去除设置在接触孔CNT1和CNT2中的电极RME的工艺中，即使第一层CL1、第二层CL2、第三层CL3和第四层CL4中的作为上层的第四层CL4和第三层CL3被部分损坏，也可以保护其下方的第一层CL1和第二层CL2。当在随后的工艺中形成连接电极CNE时，可以至少保留多个层中的第一层CL1和第二层CL2，从而防止电连接故障。
在图22的显示设备10_6中，第三导电层可以具有其中第一层CL1、第二层CL2、第三层CL3和第四层CL4顺序堆叠的结构。在本文中，第一层CL1和第三层CL3可以包括相同的材料，并且第二层CL2和第四层CL4可以包括与第一层CL1的材料不同的材料。在一个或多个实施方式中，第四层CL4可以包括与连接电极CNE相同的材料。例如，第三导电层可以具有Ti/Cu/Ti/ITO的堆叠结构。作为第三导电层的最上层的第四层CL4包括与第一层CL1、第二层CL2和第三层CL3的材料不同的材料，在去除电极RME的工艺期间，第一层CL1、第二层CL2和第三层CL3可以由第四层CL4保护。此外，由于第四层CL4包括与连接电极CNE相同的材料，因此存在第三导电层和连接电极CNE之间可以更顺利地接触的优点。
在结束详细描述时，本领域技术人员将理解，在基本上不脱离本公开的原理的情况下，可以对实施方式进行许多变化和修改。因此，所公开的实施方式仅在一般和描述性意义上使用，而不是出于限制的目的。

Claims (25)

1.显示设备，包括：
导电层，包括在衬底上的电压线和导电图案；
通孔层，在所述导电层上并且包括暴露所述导电层的一部分的多个接触孔；
第一电极和第二电极，在所述通孔层上彼此隔开；
第一绝缘层，在所述第一电极和所述第二电极上并且包括暴露所述多个接触孔的多个开口；
发光元件，在所述第一绝缘层上在所述第一电极和所述第二电极上；以及
第一连接电极和第二连接电极，所述第一连接电极在所述第一电极上并且与所述发光元件接触，所述第二连接电极在所述第二电极上并且与所述发光元件接触，
其中，所述第一连接电极通过暴露所述多个接触孔中的第一接触孔的第一开口与所述导电图案直接接触，以及
其中，所述第二连接电极通过暴露所述多个接触孔中的第二接触孔的第二开口与所述电压线直接接触。
2.根据权利要求1所述的显示设备，还包括：
第一虚设图案，与所述第一电极隔开，且所述第一接触孔插置在所述第一虚设图案与所述第一电极之间，以及
第二虚设图案，与所述第二电极隔开，且所述第二接触孔插置在所述第二虚设图案与所述第二电极之间，
其中，所述第一绝缘层的一部分在所述第一虚设图案和所述第二虚设图案上。
3.根据权利要求2所述的显示设备，其中，所述第一电极和所述第二电极分别在一个方向上与所述第一虚设图案和所述第二虚设图案隔开，以及
所述第一电极和所述第二电极的面对所述第一虚设图案和所述第二虚设图案的一侧相比于所述第一绝缘层更向内地与所述开口的所述一个方向上的一侧隔开。
4.根据权利要求1所述的显示设备，其中，所述第一电极和所述第二电极的在一个方向上测量的第一宽度小于所述第一开口和所述第二开口的在所述一个方向上测量的第二宽度。
5.根据权利要求4所述的显示设备，其中，所述第一连接电极包括第一接触部分，所述第一接触部分具有在所述一个方向上测量的比所述第一宽度更大的宽度并且位于所述第一接触孔上，以及
所述第二连接电极包括第二接触部分，所述第二接触部分具有在所述一个方向上测量的比所述第一宽度更大的宽度并且位于所述第二接触孔上。
6.根据权利要求5所述的显示设备，其中，所述第一接触部分和所述第二接触部分分别直接在所述第一接触孔和所述第二接触孔周围的所述通孔层上。
7.根据权利要求5所述的显示设备，其中，所述第一接触部分和所述第二接触部分中的每一个的在所述一个方向上测量的宽度大于所述第二宽度。
8.根据权利要求1所述的显示设备，还包括堤层，所述堤层在所述第一绝缘层上在所述发光元件所处的发射区域和所述发射区域的一侧处的子区域周围，
其中，所述第一接触孔和所述第二接触孔在所述子区域中，以及
其中，所述第一连接电极和所述第二连接电极中的每一个定位成遍及所述发射区域和所述子区域。
9.根据权利要求8所述的显示设备，其中，所述第一绝缘层还包括分离部分，所述分离部分在所述子区域中并且暴露所述通孔层的顶表面。
10.根据权利要求1所述的显示设备，还包括第二绝缘层，所述第二绝缘层在所述发光元件上而不覆盖所述发光元件的两侧。
11.根据权利要求10所述的显示设备，还包括在所述第二绝缘层和所述发光元件之间的第三绝缘层，
其中，所述第三绝缘层的两侧与所述第二绝缘层的两侧平行。
12.根据权利要求1所述的显示设备，其中，所述导电层包括：
第一层，
第二层，在所述第一层上并且包括与所述第一层不同的材料，
第三层，在所述第二层上并且包括与所述第一层相同的材料，以及
第四层，在所述第三层上。
13.根据权利要求12所述的显示设备，其中，所述第四层包括与所述第一连接电极和所述第二连接电极相同的材料。
14.显示设备，包括：
发射区域和子区域，所述子区域在所述发射区域的第一方向上的一侧处；
第一电极和第二电极，在所述第一方向上延伸并且在第二方向上彼此隔开，所述第一电极和所述第二电极在所述发射区域和所述子区域中；
第一绝缘层，在所述第一电极和所述第二电极上并且包括在所述子区域中的多个开口；
多个发光元件，在所述发射区域中在所述第一电极和所述第二电极上；
第一连接电极，在所述发射区域和所述子区域中的所述第一电极上并且与所述发光元件接触；以及
第二连接电极，在所述发射区域和所述子区域中的所述第二电极上并且与所述发光元件接触，
其中，所述第一连接电极包括在所述第一绝缘层的第一开口中暴露的第一接触孔上的第一接触部分，以及
其中，所述第二连接电极包括在所述第一绝缘层的第二开口中暴露的第二接触孔上的第二接触部分。
15.根据权利要求14所述的显示设备，还包括：
第一虚设图案，所述第一虚设图案在所述第一方向上与所述第一电极隔开且所述第一开口插置在所述第一虚设图案和所述第一电极之间，以及
第二虚设图案，所述第二虚设图案在所述第一方向上与所述第二电极隔开且所述第二开口插置在所述第二虚设图案和所述第二电极之间。
16.根据权利要求15所述的显示设备，其中，所述第一开口和所述第二开口的在所述第二方向上测量的宽度大于所述第一电极和所述第二电极的在所述第二方向上测量的宽度。
17.根据权利要求15所述的显示设备，其中，所述第一接触部分和所述第二接触部分的在所述第一方向和所述第二方向上测量的宽度分别大于所述第一开口和所述第二开口的在所述第一方向和所述第二方向上测量的宽度。
18.根据权利要求15所述的显示设备，其中，所述第一连接电极具有在所述第一方向上延伸的形状，
其中，所述第一接触部分具有在所述第二方向上从所述第一开口突出的形状，
其中，所述第二连接电极具有在所述第一方向上延伸的形状，以及
其中，所述第二接触部分具有在所述第二方向上从所述第二开口突出的形状。
19.根据权利要求14所述的显示设备，还包括：
第三电极，在所述第二方向上与所述第二电极隔开且所述第一电极插置在所述第三电极和所述第二电极之间，以及
第一虚设图案，在所述第一方向上与所述第一电极隔开且所述第一开口插置在所述第一虚设图案与所述第一电极之间，
其中，所述第三电极从所述发射区域延伸至所述子区域中的分离部分，以及
所述虚设图案位于所述分离部分和所述第一开口之间。
20.根据权利要求19所述的显示设备，其中，所述发光元件包括在所述第一电极和所述第三电极之间的第一发光元件以及在所述第一电极和所述第二电极上的第二发光元件，
其中，所述显示设备还包括第三连接电极，所述第三连接电极在所述第三电极和所述第一电极上并且与所述第一发光元件和所述第二发光元件中的每一个的一端接触。
21.根据权利要求14所述的显示设备，还包括：
第三电极，在所述第一电极和所述第二电极之间；以及
第四电极，在所述第二方向上与所述第三电极隔开且所述第二电极插置在所述第四电极和所述第三电极之间，
其中，所述发光元件包括第一发光元件、第二发光元件、第三发光元件和第四发光元件，
其中，所述第一发光元件和所述第三发光元件在所述第一电极和所述第三电极上，以及
其中，所述第二发光元件和所述第四发光元件在所述第二电极和所述第四电极上。
22.根据权利要求21所述的显示设备，还包括：
第三连接电极，与所述第一连接电极隔开并且设置成跨过所述第一电极和所述第三电极；
第四连接电极，与所述第二连接电极隔开并且设置成跨过所述第二电极和所述第四电极；以及
第五连接电极，与所述第三连接电极和所述第四连接电极隔开并且设置成跨过所述第三电极和所述第四电极。
23.根据权利要求22所述的显示设备，其中，所述第一连接电极与所述第一发光元件接触，
其中，所述第二连接电极与所述第二发光元件接触，
其中，所述第三连接电极与所述第一发光元件和所述第三发光元件接触，
其中，所述第四连接电极与所述第二发光元件和所述第四发光元件接触，以及
其中，所述第五连接电极与所述第三发光元件和所述第四发光元件接触。
24.根据权利要求22所述的显示设备，其中，所述第三连接电极包括在所述第二方向上与所述第一连接电极隔开的第一延伸部分、在所述第一方向上与所述第一连接电极隔开的第二延伸部分以及将所述第一延伸部分连接到所述第二延伸部分的第一连接部分，
其中，所述第四连接电极包括在所述第二方向上与所述第二连接电极隔开的第三延伸部分、在所述第一方向上与所述第二连接电极隔开的第四延伸部分以及将所述第三延伸部分连接到所述第四延伸部分的第二连接部分，以及
其中，所述第五连接电极包括在所述第二方向上与所述第二延伸部分隔开的第五延伸部分、在所述第二方向上与所述第四延伸部分隔开的第六延伸部分以及将所述第五延伸部分连接到所述第六延伸部分的第三连接部分。
25.根据权利要求22所述的显示设备，其中，所述第三连接电极定位成遍及所述发射区域和所述子区域，并且通过所述子区域中的穿过所述第一绝缘层的第一电极接触孔与所述第三电极接触，以及
其中，所述第四连接电极定位成遍及所述发射区域和所述子区域，并且通过所述子区域中的穿过所述第一绝缘层的第二电极接触孔与所述第四电极接触。
CN202280010394.1A 2021-05-10 2022-05-09 显示设备 Pending CN116802807A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020210059876A KR20220153140A (ko) 2021-05-10 2021-05-10 표시 장치
KR10-2021-0059876 2021-05-10
PCT/KR2022/006569 WO2022240097A1 (ko) 2021-05-10 2022-05-09 표시 장치

Publications (1)

Publication Number Publication Date
CN116802807A true CN116802807A (zh) 2023-09-22

Family

ID=83901021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280010394.1A Pending CN116802807A (zh) 2021-05-10 2022-05-09 显示设备

Country Status (5)

Country Link
US (1) US20220359790A1 (zh)
EP (1) EP4340027A1 (zh)
KR (1) KR20220153140A (zh)
CN (1) CN116802807A (zh)
WO (1) WO2022240097A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI641125B (zh) * 2017-05-03 2018-11-11 啟端光電股份有限公司 底部發光型微發光二極體顯示器及其修補方法
KR102526778B1 (ko) * 2018-08-07 2023-05-02 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
KR102649218B1 (ko) * 2018-11-15 2024-03-19 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
KR20200079379A (ko) * 2018-12-24 2020-07-03 삼성디스플레이 주식회사 표시 장치 및 그의 리페어 방법
KR20200145965A (ko) * 2019-06-21 2020-12-31 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
EP4340027A1 (en) 2024-03-20
KR20220153140A (ko) 2022-11-18
WO2022240097A1 (ko) 2022-11-17
US20220359790A1 (en) 2022-11-10

Similar Documents

Publication Publication Date Title
KR20210148536A (ko) 표시 장치 및 이의 제조 방법
CN113707686A (zh) 显示装置
US20220059628A1 (en) Display device
EP4276902A1 (en) Display device
US20220045241A1 (en) Display device and method for manufacturing the same
CN114447016A (zh) 显示设备
EP4340027A1 (en) Display device
CN220210915U (zh) 显示装置
CN219513108U (zh) 显示装置
EP4181198A1 (en) Display device
US20230282774A1 (en) Display device and method of fabricating the same
EP4109571A1 (en) Display device
US20220302178A1 (en) Display device and method of manufacturing the same
EP4246577A1 (en) Display device
CN117043951A (zh) 显示装置
CN116114059A (zh) 显示装置
CN116490031A (zh) 显示装置
CN116344704A (zh) 显示装置
KR20220113566A (ko) 표시 장치
CN115715125A (zh) 显示装置和制造该显示装置的方法
KR20230112771A (ko) 표시 장치 및 그 제조 방법
CN116805636A (zh) 显示装置
CN115050780A (zh) 显示装置
CN116454190A (zh) 显示设备
CN116114063A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination