CN116784013A - 碳纳米管（cnt）存储器单元元件和构造方法 - Google Patents

Abstract

本公开提供了碳纳米管(CNT)存储器单元元件和形成CNT存储器单元元件的方法。CNT存储器单元可包括例如与晶体管结合的CNT存储器单元元件。CNT存储器单元元件(202)包括金属/CNT层/金属(M/CNT/M)结构(220,222,224)，该结构形成在相邻金属互连层(Mx,Mx+i)之间或硅化有源层(例如，包括MOSFET器件)与金属互连层之间。该M/CNT/M结构通过包括以下的过程形成：在电介质区(208)中形成桶开口(213)，在该桶开口中形成杯形底部电极(220)，在由该杯形底部电极限定的内部开口中形成杯形CNT层(222)，以及在由该杯形CNT层限定的内部开口中形成顶部电极(224)。

Description

碳纳米管(CNT)存储器单元元件和构造方法

相关专利申请

本申请要求2021年6月9日提交的共同拥有的美国临时专利申请63/208,928号的优先权，该美国临时专利申请的全部内容据此出于所有目的以引用方式并入。

技术领域

本公开涉及非易失性存储器(NVM)，并且更具体地涉及碳纳米管(CNT)存储器单元元件和构造方法。

背景技术

非易失性存储器(NVM)是指可在没有外部电力供应的情况下保持数据的存储器。NVM对于许多应用程序是有用的，例如作为微控制器部件。相比之下，通常由六个晶体管构成的静态随机存取存储器(SRAM)需要外部电力来保持数据。类似地，通常包括一个晶体管和一个电容器的动态随机存取存储器(DRAM)也需要外部电力来保持和刷新数据。

当前，NVM的最常见形式是闪存存储器，其包括基于浮栅的存储器单元。NOR型闪存存储器通常用于存储代码，而NAND型闪存存储器通常用于存储数据。然而，闪存存储器具有各种限制和缺点。例如，难以继续减小闪存存储器的临界尺寸。此外，闪存存储器通常需要高电压(通常约20V)用于编程和擦除。另外，将闪存存储器单元添加到典型CMOS处理流程作为嵌入式存储器需要若干附加光掩膜层，例如5个或更多个掩膜层。这显著增加了嵌入式应用程序中闪存存储器的成本。

因此，近年来已经开发了其他类型的NVM存储器，包括采用碳纳米管的存储器，其被称为碳纳米管(CNT)存储器。碳纳米管(CNT)是由碳原子制成的带有微小直径(通常为1至100纳米)的管。对于在平坦表面上包括无序(例如，交叉)CNT的网络的结构，根据各种CNT之间的范德华相互作用，附近的CNT可以在垂直于衬底的方向上彼此接触或略微分离。例如，当CNT网络以使得附近的CNT彼此接触的方式被充电时，CNT网络可以表现出低电阻状态，例如大约100kΩ。相比之下，当CNT网络以使得附近的CNT彼此分离的方式被充电时，CNT网络可以表现出高电阻状态，例如大约1MΩ。

CNT存储器单元(例如，纳米RAM(NRAM)单元)利用上文所讨论的现象，例如，通过选择性地偏置每个单元以在低电阻状态与高电阻状态之间切换相应CNT存储器单元中的CNT存储器单元元件。CNT存储器单元通常可以用1T1C(一个晶体管、一个电容器)配置来构造，该配置包括：晶体管(例如，金属-氧化物-半导体场效应晶体管或MOSFET)和CNT存储器单元元件，该CNT存储器单元元件具有电容器的结构但用作高电阻状态与低电阻状态之间的切换装置。因此，CNT存储器单元元件通常作为另外一种选择被称为电容器或切换装置。

图1A和图1B示出了示例性CNT存储器单元的一般操作原理。图1A示出了包括晶体管(例如，MOSFET)和CNT存储器单元元件的示例性CNT存储器单元的电路图，并且图1B示出了CNT存储器单元元件的结构横截面。如图1B所示，CNT存储器单元元件包括CNT区(标记为“CNT”)，该区形成在连接到底部金属层M_x的底部电极(例如，钨)与连接到顶部金属层M_x+1的顶部电极(例如，钨)之间。为了对CNT存储器单元进行设定(编程)，通过源极线(SL)将电压(例如，3V)施加到CNT存储器单元元件的顶部电极，其中通过将0V施加到位线(BL)并激活晶体管(该晶体管具有连接到BL的第一端子、连接到底部电极的第二端子以及连接到字线的栅极端子)而将CNT存储器单元元件的底部电极保持在0V。这种偏置使得CNT区中的CNT被拉离底部电极，这以电的方式打开顶部电极与底部电极之间通过CNT区的至少一些导电通路组，从而形成CNT存储器单元元件的高电阻状态。为了复位(擦除)CNT存储器单元，将电压(例如，2.5V)施加到BL并激活晶体管，从而将BL电压耦合到CNT存储器单元元件的底部电极，同时将连接到CNT存储器单元元件的顶部电极的SL保持在0V。这种偏置将CNT区中的CNT向下拉向底部电极，关闭顶部电极与底部电极之间通过CNT区的许多导电通路组，从而形成CNT存储器单元元件的低电阻状态。

CNT存储器单元可以提供各种优点，例如与闪存存储器单元相比更低的功率消耗、更大的电路密度、更快的操作速度、归因于不存在通过氧化物的隧穿的更大可靠性和/或对电离辐射的免疫性。

然而，CNT存储器单元通常具有各种弊端或缺点。例如，与相关的背景IC制造过程相比，一些CNT存储器单元需要至少一个添加的掩膜层。

又如，CNT存储器单元的构造可涉及可能难以灰分(ash)的叠堆蚀刻。光致抗蚀剂和CNT两者都是碳基的。蚀刻后抗蚀剂移除过程(被称为灰分过程)因此具有非常小的过程裕度。例如，太少的灰分可能使抗蚀剂剩余在晶片上，这可能形成缺陷并降低器件良品率或可靠性，而太多的灰分可能损坏或破坏CNT结构。在半导体制造过程期间，临界尺寸(CD)或叠层可能在图案化步骤中不符合规格，并且可能需要完全移除光致抗蚀剂以沉积并图案化新的光致抗蚀剂层，以使CD和叠层在制造规格的范围内。该光返工过程可能破坏CNT结构。

需要减少或消除上文所讨论的弊端和挑战中的任何一者或多者的CNT存储器单元和构造CNT存储器单元的方法。例如，需要以较低的成本并用具有改善的制造过程(例如，通过减少或消除添加的掩膜层)来构建CNT存储器单元。

发明内容

本公开提供了碳纳米管(CNT)存储器单元元件和形成CNT存储器单元元件的方法。如本文所讨论的，CNT存储器单元可包括可以作为其部件(例如，与晶体管结合)的CNT存储器单元元件。CNT存储器单元元件可包括金属/CNT层/金属(M/CNT/M)结构，该结构形成在相邻金属互连层之间或有源层(例如，包括MOSFET器件)与金属互连层(例如，金属-1层)之间。CNT存储器单元元件的M/CNT/M结构可以通过包括以下的过程形成：在电介质区中形成桶开口，在桶开口中形成杯形底部电极，在由杯形底部电极限定的内部开口中形成杯形CNT层，以及在由杯形CNT层限定的内部开口中形成顶部电极。在一些示例中，杯形底部电极可以与互连通孔同时形成，例如，通过沉积钨或其他共形金属。在一些示例中，CNT存储器单元元件可以在不向背景集成电路制造过程(例如，典型CMOS制造过程)添加任何光掩膜过程的情况下形成。

一个方面提供了一种形成集成电路结构的方法，该集成电路结构包括例如在CNT存储器单元中使用的CNT存储器单元元件。该方法包括：在电介质区中形成桶开口，在桶开口中形成杯形底部电极，在由杯形底部电极限定的内部开口中形成杯形CNT层，在由杯形CNT层限定的内部开口中形成顶部电极，以及在电介质区上方形成上部金属层，上部金属层包括与顶部电极接触的顶部电极接触件。杯形底部电极、杯形CNT层和顶部电极限定CNT存储器单元元件。

在一些示例中，CNT存储器单元元件通过镶嵌过程形成。另外，在一些示例中，CNT存储器单元元件在不向背景集成电路制造过程添加任何光掩膜过程的情况下形成。

在一些示例中，杯形底部电极、杯形碳纳米管层和顶部电极形成在电介质区中的桶开口中。

在一些示例中，在电介质区上方形成上部金属层之前，使CNT存储器单元元件的顶部表面平面化，并且沉积电介质阻挡层以覆盖CNT存储器单元元件的经平面化的顶部表面。在一个示例中，在电介质区上方形成上部金属层包括：蚀刻上部电介质层，以形成用于形成顶部电极接触件的顶部电极接触件开口，并且电介质阻挡层在蚀刻期间充当蚀刻止挡件。

在一些示例中，该方法包括：在电介质区中同时形成桶开口和通孔开口，并且沉积共形金属，以同时在桶开口中形成杯形底部电极和在通孔开口中形成通孔。在一些示例中，在电介质区上方形成上部金属层包括：同时形成与顶部电极接触的顶部电极接触件和与通孔接触的上部互连元件。共形金属可包括钨、钴、铝或其他共形金属。

在一些示例中，顶部电极包含钛、钨或它们的组合。

在一些示例中，通过多道(multi-pass)涂覆过程来形成杯形碳纳米管层。

另一方面提供了一种集成电路结构，该集成电路结构包括：电介质区，该电介质区包括桶开口；CNT存储器单元元件，该CNT存储器单元元件形成在桶开口中并且包括杯形底部电极、杯形CNT层和顶部电极；以及上部金属层，该上部金属层在电介质区上方并且包括与顶部电极接触的顶部电极接触件。

在一些示例中，电介质区形成在下部金属层上方，该下部金属层包括下部互连元件，并且CNT存储器单元元件导电地连接在下部金属层中的下部互连元件与上部金属层中的顶部电极接触件之间。

在一些示例中，电介质区形成在包括掺杂源极区和掺杂漏极区的晶体管上方，并且电阻性的CNT单元结构的杯形底部电极导电地耦合到形成在晶体管的掺杂源极区或掺杂漏极区上的硅化物区。

在一些示例中，上部金属层包括金属-1互连层。

在一些示例中，集成电路结构包括形成在电介质区中的通孔开口中的通孔，并且上部金属层包括与通孔接触的互连元件。

在一些示例中，电介质区形成在下部金属互连层上方，并且上部金属层包括上部金属互连层。

在一些示例中，杯形碳纳米管层具有在至/>的范围内的厚度。

在一些示例中，共形金属包括钨，并且顶部电极包含钛、钨或它们的组合。

在一些示例中，桶开口的侧向宽度大于桶开口的竖直高度。

另一方面提供了一种集成电路结构，该集成电路结构包括碳纳米管存储器单元。碳纳米管存储器单元包括：晶体管，该晶体管包括栅极、掺杂源极区和掺杂漏极区；以及电耦合到晶体管的碳纳米管存储器单元元件。碳纳米管存储器单元元件包括：杯形底部电极、形成在由杯形底部电极限定的内部开口中的杯形碳纳米管层以及形成在由杯形碳纳米管层限定的内部开口中的顶部电极。

在一些实施方案中，杯形底部电极电耦合到形成在晶体管的源极区上或漏极区上的硅化物区。

在一些实施方案中，碳纳米管存储器单元元件形成在带有至少一个互连通孔或接触通孔的公共通孔层中。

附图说明

下文结合附图描述了本公开的示例性方面，其中：

图1A是现有技术的示例性CNT存储器单元的电路图，并且图1B示出了图1A的CNT存储器单元的CNT存储器单元元件的结构横截面；

图2A示出了示例性集成电路结构，该示例性集成电路结构包括形成在两个金属互连层之间的示例性CNT存储器单元元件和附近的互连结构，其中CNT存储器单元元件处于“导通”(低电阻)状态；

图2B示出了图2A的示例性集成电路结构，其中CNT存储器单元元件处于“断开”(高电阻)状态；

图2C示出了示例性集成电路结构，该示例性集成电路结构包括在两个金属互连层之间的示例性CNT存储器单元元件；

图3A至图3G示出了用于形成图2A所示的集成电路结构(包括示例性CNT存储器单元元件和互连结构)的示例性过程；

图4示出了示例性集成电路结构，该示例性集成电路结构包括形成在MOSFET晶体管上的图2A至图2B的示例性CNT存储器单元，其可以限定CNT存储器单元或CNT存储器单元的部件；并且

图5是用于形成示例性CNT存储器单元元件的示例性方法的流程图。

应当理解，出现在多个不同附图中的任何所示元件的参考标号在多个附图中具有相同含义，并且本文在任何特定附图的上下文中提及或讨论任何所示元件也适用于每个其他附图(如果有的话)，其中示出了相同的所示元件。

具体实施方式

本公开提供了CNT存储器单元元件和形成CNT存储器单元元件的方法。如本文所讨论的，CNT存储器单元元件可包括CNT存储器单元的部件(例如，与一个或多个晶体管结合)。CNT存储器单元元件可包括形成在下部金属层M_x与上部金属层M_x+1之间的M/CNT/M结构。在一些示例中，M/CNT/M结构可以形成在带有互连通孔或接触通孔的公共通孔层中，例如，通过将钨或其他共形金属沉积到公共电介质区中的相应开口中。在一些示例中，CNT存储器单元元件可以在不向背景集成电路制造过程(例如，典型CMOS制造过程)添加任何光掩膜过程的情况下形成。

如本文所用，例如在下部金属层M_x和上部金属层M_x+1的上下文中，“金属层”可包括任何金属层或金属化层，包括：

(a)金属互连层，例如包括铜、铝或通过镶嵌过程形成或通过减成图案化过程(例如金属层的沉积、图案化和蚀刻)沉积的其他金属，或

(b)包括多个硅化结构(具有形成在其上的金属硅化物层的结构)的硅化有源区，例如MOSFET的硅化源极区、漏极区或多晶硅栅极。

例如，CNT存储器单元元件可以在集成电路结构中的任何深度处构造在两个相邻金属互连层M_x与M_x+1之间。

又如，CNT存储器单元元件可以构造在硅化有源区上方，特别是在具有形成在所选择的晶体管部件上的金属硅化物层的硅晶体管上，并且在第一金属互连层(通常被称为金属-1)下方；在这样的示例中，硅化有源区限定下部金属层M_x，其中x＝0(即，M₀)，并且第一金属互连层(金属-1)限定上部金属层M_x+1(即，M₁)。在一些示例中，CNT存储器单元元件和晶体管可以共同地限定CNT存储器单元，例如，1T1C CNT存储器单元，其中CNT存储器单元被认为是电容器。

在一些示例中，CNT存储器单元元件(特别是CNT存储器单元元件的M/CNT/M结构)可以与某些互连结构(例如，与CNT存储器单元元件分离的互连通孔)同时形成。例如，CNT存储器单元元件的杯形底部电极可以通过将共形金属层(例如，钨)沉积到用于杯形底部电极和互连通孔的相应开口中来与互连通孔同时形成。例如，图2A至图2B、图3A至图3G以及图4示出了与互连通孔同时形成的示例性CNT存储器单元元件。

在其他示例中，CNT存储器单元元件(特别是CNT存储器单元元件的M/CNT/M结构)可以与互连结构(例如，互连通孔)以不同方式(非同时地)形成。例如，图2C示出了具有与互连通孔以不同方式(非同时地)形成的M/CNT/M结构的CNT存储器单元元件。图4所示的示例性CNT存储器单元元件可以类似地与互连结构(例如，互连通孔)以不同方式(非同时地)形成。

如下文参考图3A至图3G所讨论的，在一些示例中，CNT存储器单元元件可以在不向背景集成电路制造过程添加任何掩膜操作的情况下构造。

图2A和图2B示出了包括示例性CNT存储器单元元件202和互连结构204的示例性集成电路结构200a。如下文所讨论的，图2A示出了处于“导通”状态的示例性CNT存储器单元元件202，其表现出低总电阻(例如，100kΩ)，而图2B示出了处于“断开”状态的CNT存储器单元元件202，其表现出高总电阻(例如，1MΩ)。如上所述，示例性CNT存储器单元元件202可以限定CNT存储器单元的部件。

首先参考图2A，CNT存储器单元元件202包括形成在下部金属层M_x与上部金属层M_x+1之间的三维M/CNT/M结构。在图2A、图2B以及图3A至图3G所示的示例中，下部金属层M_x和上层M_x+1是两个相邻金属互连层，使得CNT存储器单元元件202形成在该两个相邻金属互连层M_x与M_x+1之间的通孔层V_x中。在其他示例中，如下文讨论的图4所示，CNT存储器单元元件202形成在硅化有源区(包括一个或多个硅基晶体管，该一个或多个硅基晶体管包括硅化结构)M₀与金属互连层M₁(通常被称为金属-1)之间的通孔层V_x中。通孔层V_x可包括形成在电介质区208(例如，氧化物区)中的各种导电结构。电介质区208可以为金属间电介质(IMD)区，并且可以被称为IMD区208，这在整个本文中是为了简便起见而不是限制性的。

互连结构204可包括：形成在下部金属层M_x(例如，其中对于如上文所讨论的硅化有源层，x＝0)中的下部互连元件210；以及上部互连元件260，该上部互连元件形成在上部金属层M_x+1(例如，金属-1层)中，并且通过至少一个互连通孔214连接到下部互连元件210，该至少一个互连通孔通过将共形金属(例如，钨、钴或铝)沉积到相应通孔开口215中而形成在通孔层V_x中。下部互连元件210和上部互连元件260中的每一者可包括：导线或其他侧向伸长结构(例如，在y轴方向上伸长)、或离散焊盘(例如，在x-y平面中具有正方形、圆形或基本上正方形或圆形形状)、或任何其他合适的形状和结构。

CNT存储器单元元件202包括形成在通孔层V_x中的桶开口213中的金属-CNT-金属(M/CNT/M)结构。CNT存储器单元元件202的M/CNT/M结构包括：杯形底部电极220、形成在杯形底部电极220上的杯形CNT层222以及形成在由杯形CNT层222限定的内部开口中的顶部电极224。杯形底部电极220包括：(a)与下面的金属互连元件233接触的侧向延伸的底部电极基座230，以及(b)从侧向延伸的底部电极基座230向上延伸的多个竖直延伸的底部电极侧壁232。金属互连元件233可包括：导线或其他侧向伸长结构(例如，在y轴方向上伸长)、或离散焊盘(例如，在x-y平面中具有正方形、圆形或基本上正方形或圆形形状)、或任何其他合适的形状和结构。

如下文参考图3A和图3B所讨论的，通过将共形金属(例如，钨、钴或铝)沉积到通孔层V_x中的桶开口213和通孔开口215中，杯形底部电极220可以与互连通孔214同时形成。在一些示例中，胶层238(例如，包含氮化钛(TiN))在共形金属之前沉积在桶开口213和通孔开口215中，以改善共形金属与IMD区208之间的粘合。

在一个示例中，侧向延伸的底部电极基座230可具有矩形周边(例如，具有正方形或非正方形矩形形状)，当从上方观察时，该矩形周边限定四个侧面，其中四个竖直延伸的底部电极侧壁232从矩形周边的四个侧面向上延伸。杯形底部电极220可包括从侧向延伸的底部电极基座230向上延伸的任何其他数量的竖直延伸的底部电极侧壁232。

侧向延伸的底部电极基座230和竖直延伸的底部电极侧壁232限定杯形底部电极220的内部开口236。如图所示，杯形CNT层222形成在由杯形底部电极220限定的内部开口236中并且包括：形成在底部电极基座230上方的侧向延伸的CNT层基座240，以及从侧向延伸的CNT层基座240向上延伸的多个竖直延伸的CNT层侧壁242，其中每个竖直延伸的CNT层侧壁242形成在(侧向相邻的)相应的竖直延伸的底部电极侧壁232上。

侧向延伸的CNT层基座240和竖直延伸的CNT层侧壁242限定由杯形CNT层222限定的内部开口244。顶部电极224形成在由杯形CNT层222限定的内部开口244内部，并且填充由杯形CNT层222限定的内部开口244。顶部电极224可包含氮化钛(TiN)、钨(W)、钛(Ti)、铝(Al)、钛钨(TiW)、钽(Ta)、氮化钽(TaN)、铜(Cu)或它们的组合，例如，TiN和W的组合、TiN和Al的组合或TaN、Ta、Cu的组合。

可以在顶部电极224、竖直延伸的CNT层侧壁242和竖直延伸的底部电极侧壁232上方形成电介质阻挡层282(该电介质阻挡层可包含电介质材料，诸如SiN或SiC，但不限于此)，从而密封CNT存储器单元元件202的顶侧。电介质阻挡层282还可以在互连通孔214上方延伸。可以在形成上部金属层M_x+1之前形成电介质阻挡层282，以提供用于随后的M_x+1沟槽金属蚀刻(用于形成上部互连元件260和顶部电极接触件258)的蚀刻止挡件。

形成在通孔层V_x(包括互连通孔214和CNT存储器单元元件202)上方的上部金属层(M_x+1)包括：与顶部电极224电接触的顶部电极接触件258，以及与互连通孔214电接触的上部互连元件260。在一些实施方案中，顶部电极接触件258和上部互连元件260包括通过镶嵌过程(例如，使用铜、钨或铝)形成的镶嵌元件。例如，顶部电极接触件258和上部互连元件260可包括形成在阻挡层259(例如，TaN/Ta双层)上方的铜镶嵌元件。

顶部电极接触件258可包括：导线或其他侧向伸长结构(例如，在y轴方向上伸长)、或离散焊盘(例如，在x-y平面中具有正方形、圆形或基本上正方形或圆形形状)、或任何其他合适的形状和结构。

因此，根据上述示例性过程，CNT存储器单元元件202(特别是杯形底部电极220)可以与互连结构204(特别是通孔214)同时形成。如上所述，在其他示例中，CNT存储器单元元件202可以与互连结构204(例如，不同于通孔214)以不同方式(非同时地)形成。

如上所述，图2A示出了处于“导通”状态的CNT存储器单元元件202。在这种状态下，杯形CNT层222内的足够量的CNT彼此接触以提供跨杯形CNT层222的低总电阻(并且作为从顶部电极224到杯形底部电极220的结果，或反之亦然)，例如100kΩ。

相比之下，图2B示出了处于“断开”状态的示例性CNT存储器单元元件202，其中杯形CNT层222内的足够量的CNT彼此间隔开以提供跨杯形CNT层222的高总电阻，例如1MΩ。然而图2A表示作为固体结构的杯形CNT层222以指示CNT彼此接触(提供低电阻状态)，图2B表示带有空隙的杯形CNT层222以指示CNT彼此间隔开(提供高电阻状态)。

图2C示出了包括示例性CNT存储器单元元件202(处于“导通”或低电阻状态)的示例性集成电路结构200b，其中CNT存储器单元元件202与互连通孔以不同方式(非同时地)形成。图3A至图3G以及图4所示的示例性CNT存储器单元元件202可以类似地与互连结构(例如，互连通孔)以不同方式(非同时地)形成。

图3A至图3G示出了用于形成图2A和图2B所示的集成电路结构200a(包括示例性CNT存储器单元元件202和示例性互连结构204)的示例性过程。本领域的技术人员将认识到，相同的过程(不参考互连结构204)可用于通过绕过与互连结构204相关的任何步骤来形成图2C所示的集成电路结构200b。

首先，如图3A所示(该图包括正在形成的集成电路结构200a的顶视图(x-y平面)和侧视横截面通孔(x-z平面))，IMD区208(例如，包含氧化物)形成在包括下部互连元件210和233的下部金属层M_x上方。下部互连元件210和233可包括通过镶嵌过程形成的铜元件。下部金属层M_x的每个下部互连元件210和233可包括：导线或其他侧向伸长结构(例如，在y轴方向上伸长)、或离散焊盘(例如，在x-y平面中具有正方形、圆形或基本上正方形或圆形形状)、或任何其他合适的形状和结构。

光致抗蚀剂层302可以被沉积并图案化以形成光致抗蚀剂开口，并且通过光致抗蚀剂开口蚀刻下面的IMD区208，以在IMD区208中形成用于形成CNT存储器单元元件202的桶开口213以及一个或多个通孔开口215。图3A示出了一个通孔开口215。从顶视图(x-y平面)来看，通孔开口215可以具有正方形、圆形或其他合适的形状，例如，其中宽度(或直径或临界尺寸(CD))W_通孔在x方向和y方向两者上都在0.1μm至0.35μm的范围内。

相比之下，与通孔开口215相比，桶开口213可以具有显著更大的在x方向上的宽度W_{桶_x}和在y方向上的宽度W_{桶_y}。桶开口213的形状和尺寸可以基于各种参数来选择，例如，用于CNT存储器单元元件202的有效制造和/或用于所得CNT存储器单元元件202的期望性能特性。在一个示例中，桶开口213在x-y平面中可以具有正方形或矩形形状。在其他示例中，桶开口213在x-y平面中可以具有圆形或椭圆形形状。

如上所述，桶开口213在x方向上的宽度(W_{桶_x})、在y方向上的宽度(W_{桶_y})或者在x方向和y方向两者上的宽度(W_{桶_x}和W_{桶_y})可以基本上大于通孔开口215在x方向上的宽度W_通孔和通孔开口215在y方向上的宽度W_通孔两者。例如，在一些示例中，桶开口213的W_{桶_x}和W_{桶_y}中的每个宽度为通孔开口215的宽度W_通孔的至少两倍。在特定示例中，桶开口213的每个宽度W_{桶_x}和W_{桶_y}为通孔开口215的宽度W_通孔的至少五倍、至少10倍、至少20倍或至少50倍。桶开口213的每个宽度(W_{桶_x}和W_{桶_y})可以足以允许通过镶嵌过程在桶开口213内构造CNT存储器单元元件202，例如允许构造杯形底部电极220、形成在杯形底部电极220的内部开口236中的杯形CNT层222以及形成在杯形CNT层222的内部开口244中的顶部电极224。在一些示例中，W_{桶_x}和W_{桶_y}各自在0.5μm至100μm的范围内，例如在0.5μm至10μm的范围内。

另外，桶开口213可以形成为带有在x方向和y方向两者上的小于或等于1的高宽纵横比，例如，以允许通过共形材料和CNT涂层320(如下文所讨论的)有效地填充桶开口213。例如，桶开口213可以形成为带有各自小于1(例如在0.1至1的范围内)的纵横比H_桶/W_{桶_x}和H_桶/W_{桶_y}。在一些示例中，纵横比H_桶/W_{桶_x}和H_桶/W_{桶_y}各自小于0.5(例如在0.1至0.5的范围内)，用于通过相关的共形材料(例如，钨、钴或铝)和CNT涂层320有效地填充桶开口213。在一些示例中，桶开口213可以形成为带有各自小于0.2(例如在0.1至0.2的范围内)或者各自小于0.1的纵横比H_桶/W_{桶_x}和H_桶/W_{桶_y}。

接下来，如图3B所示，移除光致抗蚀剂层302，并且胶层238(例如，包含TiN)被沉积在IMD区208上方并且向下延伸到桶开口213中和通孔开口215中。可以使用反应性物理气相沉积(PVD)过程或化学气相沉积(CVD)过程来沉积胶层238。在一些示例中，胶层238可以具有在至/>的范围内的厚度。

共形金属层312然后被沉积在胶层238上方并且向下延伸到桶开口213中和通孔开口215中。如图所示，沉积的共形金属层312：(a)填充互连通孔开口215以形成互连通孔214，并且(b)覆盖桶开口213的内部表面以形成限定杯形底部电极220的内部开口236的杯形底部电极220。如上文所讨论的，杯形底部电极220包括从侧向延伸的底部电极杯基座230向上延伸的多个(在该示例中，四个)竖直延伸的底部电极侧壁232，其限定杯形底部电极220的内部开口236。在一个示例中，共形金属层312包含沉积为带有至/>的厚度的钨。在其他示例中，共形金属层312可包含钴、铝或其他共形金属。共形金属层312可以通过共形化学气相沉积(CVD)过程或其他合适的沉积过程来沉积。胶层238可以增加或增强共形金属层312对桶开口213的内部表面(包括桶开口213的竖直侧壁表面)的粘合，以促进杯形底部电极220的形成。

接下来，如图3C所示，CNT涂层320被沉积或形成在共形金属层312上方，并且向下延伸到由杯形底部电极220限定的内部开口236中，以限定具有内部开口244的杯形CNT层222。在一些示例中，CNT涂层320具有在至/>的范围内的厚度。在一些示例中，CNT涂层320通过多道过程形成，例如，对于200mm晶片上的/>厚CNT膜为以/>/道进行的8道。

接下来，如图3D所示，顶部电极层330可以沉积在CNT涂层320上方，并且向下延伸到由杯形CNT层222限定的内部开口244中，以形成顶部电极224。顶部电极层330可包含氮化钛(TiN)、钨(W)、钛(Ti)、铝(Al)、钛钨(TiW)、钽(Ta)、氮化钽(TaN)、铜(Cu)或它们的组合，例如，TiN和W的组合、TiN和Al的组合或TaN、Ta、Cu的组合。顶部电极层330可以通过PVD过程沉积，并且带有足够的厚度以填充由杯形CNT层222限定的内部开口244。

接下来，如图3E所示，可以执行化学机械平面化(CMP)过程以移除桶开口213和互连通孔开口215外部的共形金属层312、CNT涂层320和顶部电极层330的部分，在桶开口213中仅留下杯形底部电极220、杯形CNT层222和顶部电极224的部分。CMP过程有效地使杯形底部电极220、杯形CNT层222、顶部电极224、通孔214和周围IMD区208的顶部表面平面化。

杯形底部电极220、杯形CNT层222和顶部电极224共同地限定CNT存储器单元元件202。根据上述过程，因此通过包括以下的镶嵌过程形成CNT存储器单元元件202：(a)在IMD区208上方沉积共形金属层312、CNT涂层320和顶部电极层330并且向下延伸到桶开口213中，以及(b)CMP过程，以移除桶开口213外部(上方)的共形金属层312、CNT涂层320和顶部电极层330的部分。CMP过程适用于CNT涂层并适用于多种电极材料，包括例如W、TiN、Ti、Al、TiW和Cu，但不限于此。

使用此类镶嵌过程(在本文中被称为“镶嵌集成”)形成CNT存储器单元元件202允许在除形成桶开口213和通孔开口215(参见图3A)的通孔层蚀刻之外没有任何图案化和蚀刻过程的情况下形成CNT存储器单元元件202，这不将图案化和蚀刻过程添加到背景集成制造过程(其包括用于形成通孔开口的通孔层蚀刻)。与需要附加的光致抗蚀剂图案和蚀刻过程的用于形成CNT存储器结构的其他过程相比，所公开的过程可以是有利的。因为镶嵌集成不涉及光致抗蚀剂，所以不需要灰分，这避免了对CNT层的损坏。

接下来，如图3F所示，可以在集成电路结构200a上沉积电介质阻挡层282。在一些示例中，电介质阻挡层282可包括带有在至/>的范围内(例如在/>至/>的范围内)的厚度的电介质材料，诸如氮化硅(SiN)或碳化硅(SiC)。电介质阻挡层282可以密封CNT存储器单元元件202。此外，在一些示例中，电介质阻挡层282还充当用于在形成上覆金属结构期间的镶嵌沟槽蚀刻(例如，Cu沟槽蚀刻)的蚀刻止挡层，如下文所讨论的。

接下来，如图3G所示，例如通过镶嵌过程，上部金属层M_x+1(包括顶部电极接触件258和上部互连元件260)形成在包括通孔214和CNT存储器单元元件202的通孔层Vx上方。在一个示例中，上部金属层M_x+1包括通过铜镶嵌过程形成的铜互连层。

为了形成上部金属层M_x+1，首先在电介质阻挡层282上方沉积电介质层262。在一些示例中，电介质层262可包括氧化硅、FSG(氟硅酸盐玻璃)、OSG(有机硅酸盐玻璃)或多孔OSG。电介质层262可以被图案化和蚀刻以在顶部电极224之上形成顶部电极接触件开口350，并且在通孔214之上形成互连开口352(例如，沟槽开口)，其中蚀刻通过电极接触件开口350和互连开口352进行而通过电介质阻挡层282。在259处指示的阻挡层(例如，TaN/Ta双层)和铜种晶层可以沉积在电介质层262上方，并且向下延伸到蚀刻的顶部电极接触件开口350和互连开口352中。然后可以执行镀铜过程，其用铜填充顶部电极接触件开口350和互连开口352。可以执行铜退火，随后执行铜CMP过程以移除电介质层开口350和352上方的铜的部分，从而限定与顶部电极224电接触的顶部电极接触件258以及与通孔214电接触的上部互连元件260。

在形成如上文所讨论的上部金属层M_x+1之后，可继续该过程以构造附加互连结构，例如，通过构造由相应电介质层分离的附加金属层。

图4示出了包括示例性CNT存储器单元元件202和互连结构404的示例性集成电路结构400。不同于图2A和图2B所示的示例(其中CNT存储器单元元件202形成在两个相邻金属互连层M_x与M_x+1之间)，在图4所示的示例中，CNT存储器单元元件202形成在(a)包括金属-氧化物-半导体场效应晶体管(MOSFET)406的硅化结构的硅化有源区M₀(即，M_x，其中x＝0)与(b)通常被称为金属-1的第一金属互连层M₁(即，M_x+1，其中x＝0)之间。

在一些示例中，CNT存储器单元元件202和MOSFET 406可以共同地限定CNT存储器单元，例如，1T1C存储器单元，其中CNT存储器单元元件202被认为是电容器。

如图4所示，硅化有源区M₀包括形成在硅衬底408上的MOSFET 406。MOSFET 406可包括：形成在硅衬底408上方并且通过栅极氧化物层412与该硅衬底分离的多晶硅栅极410，以及形成在硅衬底408中的掺杂源极区414和掺杂漏极区416。在该示例中，多晶硅栅极410和掺杂漏极区416包括硅化结构420。具体地，金属硅化物层424形成在多晶硅栅极410的顶部表面上，并且金属硅化物层426形成在掺杂漏极区416的顶部表面上。金属硅化物层424和426可包括具有在至/>的范围内的厚度或其他合适的厚度的任何合适的金属硅化物层，例如硅化钛(TiSi2)、硅化钴(CoSi2)或硅化镍(NiSi)。出于本公开的目的，金属硅化物层424和426限定金属结构，使得硅化有源区M₀可以被认为是金属层。

在图4所示的示例中，CNT存储器单元元件202形成在掺杂漏极区416的顶部上的金属硅化物层426上，该金属硅化物层用于提供CNT存储器单元元件202与掺杂漏极区416之间的导电连接。如上文所讨论的，CNT存储器单元元件202通过顶部电极接触件258从上方接触。另外，通孔214(通常也被称为接触通孔)形成在多晶硅栅极410的顶部上的金属硅化物层424上，该金属硅化物层用于提供多晶硅栅极410与上部互连元件260之间的导电连接。顶部电极接触件258和上部互连元件260包括例如通过镶嵌过程形成在第一金属互连层M₁中的金属元件。已经在示例中描述了上述内容，其中示例性CNT存储器单元元件202形成在掺杂漏极区416顶部上的金属硅化物层426上，应当理解，在其他示例中，CNT存储器单元元件202可以形成在掺杂源极区414顶部上的金属硅化物层上。

图5是用于形成上文所讨论的示例性CNT存储器单元元件202的示例性方法500的流程图。在502处，在金属互连层M_x上方(例如如图2A至图2C所示)或者在硅化有源区M₀上方(例如如图4所示)形成电介质区(例如电介质区208)。在504处，在502的电介质区中形成桶开口(以及任选地一个或多个通孔开口)(例如，桶开口213和任选的通孔开口215)。

在506处，将共形填充金属(例如，钨、钴或铝)沉积在504的桶开口中，并且任选地沉积在504的通孔开口中(例如，填充金属312)。在508处，沉积CNT层(例如，使用多道涂覆过程)以形成具有在至/>的范围内的厚度的CNT层。CNT层可以为CNT层320。在510处，将顶部电极层(例如，钨、钛或它们的组合)沉积在508的CNT层上方(例如顶部电极层320沉积在CNT层320上方)。

在512处，执行CMP过程以移除桶开口(以及任选的通孔开口)外部的共形金属层、CNT涂层和顶部电极层的部分，其中桶开口中的共形金属层、CNT涂层和顶部电极层的剩余部分限定CNT存储器单元元件。例如，共形金属层312的剩余部分限定杯形底部电极220，CNT涂层320的剩余部分限定杯形CNT层222，并且顶部电极层330的剩余部分限定顶部电极224。此外，在CMP过程之后，每个(任选的)通孔开口215中的共形金属层312的剩余部分限定相应通孔214。

在514处，将电介质阻挡层(例如，包含氧化硅、FSG、OSG或多孔OSG，例如电介质阻挡层282)沉积在CNT存储器单元元件上方(以及任选的通孔上方)。在516处，形成包括以下的上部金属层M_x+1(例如，铜或铝)：顶部电极接触件(例如，顶部电极接触件258)以及任选地每个通孔上方的上部互连元件(例如，每个通孔214上方的上部互连元件260)。

Claims (23)

1.一种形成包括碳纳米管存储器单元元件的集成电路结构的方法，所述方法包括：

在电介质区中形成桶开口；

在所述桶开口中形成杯形底部电极；

在由所述杯形底部电极限定的内部开口中形成杯形碳纳米管层；

在由所述杯形碳纳米管层限定的内部体积中形成顶部电极；以及

在所述电介质区上方形成上部金属层，所述上部金属层包括与所述顶部电极电接触的顶部电极接触件；

其中所述杯形底部电极、所述杯形碳纳米管层和所述顶部电极限定所述碳纳米管存储器单元元件。

2.根据权利要求1所述的方法，其中所述碳纳米管存储器单元元件通过镶嵌过程形成。

3.根据权利要求1至2中任一项所述的方法，其中所述碳纳米管存储器单元元件是在不向背景集成电路制造过程添加任何光掩膜过程的情况下形成的。

4.根据权利要求1至3中任一项所述的方法，所述方法包括在所述电介质区上方形成所述上部金属层之前：

使所述碳纳米管存储器单元元件的顶部表面平面化；以及

沉积电介质阻挡层以覆盖经平面化的碳纳米管存储器单元元件。

5.根据权利要求4所述的方法，其中：

在所述电介质区上方形成所述上部金属层包括：蚀刻上部电介质层，以形成用于形成所述顶部电极接触件的顶部电极接触件开口；并且

所述电介质阻挡层在所述蚀刻期间充当蚀刻止挡件。

6.根据权利要求1至3中任一项所述的方法，所述方法包括：

在所述电介质区中同时形成所述桶开口和通孔开口；以及

沉积共形金属以同时在所述桶开口中形成所述杯形底部电极以及在所述通孔开口中形成通孔。

7.根据权利要求6所述的方法，其中在所述电介质区上方形成所述上部金属层包括：同时形成与所述顶部电极电接触的所述顶部电极接触件和与所述通孔接触的上部互连元件。

8.根据权利要求6至7中任一项所述的方法，其中所述共形金属包括钨。

9.根据权利要求1至8中任一项所述的方法，其中所述顶部电极包括钛、钨或它们的组合。

10.根据权利要求1至9中任一项所述的方法，其中形成所述杯形碳纳米管层包括多道涂覆过程。

11.一种集成电路结构，所述集成电路结构包括：

电介质区，所述电介质区包括桶开口；

碳纳米管存储器单元元件，所述碳纳米管存储器单元元件形成在所述桶开口中并且包括：

杯形底部电极；

杯形碳纳米管层；和

顶部电极；和

上部金属层，所述上部金属层在所述电介质区上方并且包括与所述顶部电极电接触的顶部电极接触件。

12.根据权利要求11所述的集成电路结构，其中：

所述电介质区包括桶开口；

所述碳纳米管存储器单元元件形成在所述桶开口中；并且

所述集成电路结构还包括在所述电介质区上方的上部金属层，并且包括与所述顶部电极电接触的顶部电极接触件。

13.根据权利要求12所述的集成电路结构，其中：

所述电介质区形成在包括下部互连元件的下部金属层上方；并且

所述碳纳米管存储器单元元件导电地连接在所述下部金属层中的所述下部互连元件与所述上部金属层中的所述顶部电极接触件之间。

14.根据权利要求13所述的集成电路结构，其中所述上部金属层包括金属-1互连层。

15.根据权利要求12至14中任一项所述的集成电路结构，所述集成电路结构包括形成在所述电介质区中的通孔开口中的通孔；并且

其中所述上部金属层包括与所述通孔接触的互连元件。

16.根据权利要求11至15中任一项所述的集成电路结构，其中：

所述电介质区形成在下部金属互连层上方；并且

所述上部金属层包括上部金属互连层。

17.根据权利要求11所述的集成电路结构，其中：

所述杯形碳纳米管层形成在由所述杯形底部电极限定的内部开口中；并且

所述顶部电极形成在由所述杯形碳纳米管层限定的内部开口中。

18.根据权利要求11至17中任一项所述的集成电路结构，其中所述杯形碳纳米管层具有在至/>的范围内的厚度。

19.根据权利要求11至18中任一项所述的集成电路结构，其中：

所述杯形底部电极包括钨；并且

所述顶部电极包括钛、钨或钛和钨的组合。

20.根据权利要求11至19中任一项所述的集成电路结构，其中所述桶开口的侧向宽度大于所述桶开口的竖直高度。

21.根据权利要求20所述的集成电路结构，其中所述碳纳米管存储器单元元件形成在带有至少一个互连通孔或接触通孔的公共通孔层中。

22.根据权利要求11至21中任一项所述的集成电路结构，其中：

所述电介质区形成在包括掺杂源极区和掺杂漏极区的晶体管上方；

所述碳纳米管存储器单元元件的所述杯形底部电极导电地耦合到形成在所述晶体管的所述源极区上或所述漏极区上的硅化物区。

23.一种集成电路结构，所述集成电路结构是通过根据权利要求1至10所述的方法中的任一种方法形成的。