CN116759454A - 一种碳化硅沟槽mosfet及其制备方法、芯片 - Google Patents

一种碳化硅沟槽mosfet及其制备方法、芯片 Download PDF

Info

Publication number
CN116759454A
CN116759454A CN202310601186.5A CN202310601186A CN116759454A CN 116759454 A CN116759454 A CN 116759454A CN 202310601186 A CN202310601186 A CN 202310601186A CN 116759454 A CN116759454 A CN 116759454A
Authority
CN
China
Prior art keywords
type
doped region
region
gate
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310601186.5A
Other languages
English (en)
Inventor
刘杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sirius Semiconductor Chengdu Co ltd
Original Assignee
Sirius Semiconductor Chengdu Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sirius Semiconductor Chengdu Co ltd filed Critical Sirius Semiconductor Chengdu Co ltd
Priority to CN202310601186.5A priority Critical patent/CN116759454A/zh
Publication of CN116759454A publication Critical patent/CN116759454A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请属于半导体技术领域，提供了一种碳化硅沟槽MOSFET及其制备方法、芯片，通过在P型阱区和第一P型掺杂区的部分刻蚀形成沟槽用于形成第一栅极层，并在P型阱区上方形成第二栅极层，由第一栅极层和第二栅极层形成反转的L形栅极结构，并由第一栅极层屏蔽器件的JFET电阻，由第二栅极层提供足够的沟道长度，在器件处于正向偏置时，电流由漏极流入N型漂移区，再经过P型阱区在栅极偏置形成的N型沟道后由源极流出，在器件反向偏置时，第一栅极层两侧的第一P型掺杂区和P型阱区分担一部分栅极介质层的电场尖峰，从而降低栅极介质层的尖峰电场，提升栅极耐压，从而克服沟槽过浅导致的短沟道效应的问题。

Description

一种碳化硅沟槽MOSFET及其制备方法、芯片
技术领域
本申请属于半导体技术领域，尤其涉及一种碳化硅沟槽MOSFET及其制备方法、芯片。
背景技术
金氧半场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)是一种可以广泛使用在模拟电路与数字电路的场效晶体管，MOSFET依照其"通道"(工作载流子)的极性不同，可分为"N型"与"P型"的两种类型，通常又称为NMOSFET与PMOSFET。沟槽栅MOSFET相较于平面栅MOSFET，其沟槽结构屏蔽了器件导通电阻中的结型场效应晶体管(Junction Field-Effect Transistor，JFET)电阻，从而降低器件导通电阻。
然而，沟槽栅结构应用在第三代半导体碳化硅MOSFET上，出现了刻蚀困难的问题，较大的深宽比沟槽对于碳化硅器件的刻蚀工艺来说，是非常困难的，而过浅的沟槽会导致MOSFET产生短沟道效应。
发明内容
本申请的目的在于提供一种碳化硅沟槽MOSFET及其制备方法、芯片，可以解决目前的碳化硅MOSFET存在刻蚀困难、沟槽过浅的问题。
本申请实施例第一方面提供了一种碳化硅沟槽MOSFET，所述碳化硅沟槽MOSFET包括：
N型碳化硅衬底层；
漏极，形成于所述N型碳化硅衬底层背面；
N型漂移区，形成于所述N型碳化硅衬底层正面；所述N型漂移区为凸形结构；
P型阱区，形成于所述N型漂移区的凸起部上；
第一P型掺杂区、第二P型掺杂区，分别形成于所述N型漂移区的凸起部的两侧；
第一栅极层，位于所述第一P型掺杂区与所述P型阱区之间；
第二栅极层，位于所述P型阱区的上方，且与所述第一栅极层接触形成L形栅极结构；
N型重掺杂区，形成于所述第二P型掺杂区上；
栅极介质层，用于包裹所述第一栅极层和所述第二栅极层，且将所述L形栅极结构与所述第一P型掺杂区、所述P型阱区、所述N型重掺杂区进行隔离；
源极，覆盖于所述栅极介质层、所述第一P型掺杂区以及所述N型重掺杂区上的部分区域。
在一个实施例中，所述源极呈凹形结构，所述源极的凹形侧部分别与所述第一P型掺杂区和所述N型重掺杂区接触。
在一个实施例中，所述第一P型掺杂区呈L形结构，所述第一P型掺杂区的垂直部与所述源极的凹形侧部接触，所述第一P型掺杂区的水平部与所述N型漂移区的凸起部接触。
在一个实施例中，所述第一P型掺杂区的垂直部与所述P型阱区相对且被所述栅极介质层隔离，且所述第一P型掺杂区的水平部位于所述第一栅极层的下方。
在一个实施例中，所述N型重掺杂的宽度大于所述第二P型掺杂区的宽度。
在一个实施例中，所述N型重掺杂与所述第二栅极层交错设置，且被所述栅极介质层隔离。
在一个实施例中，所述第一栅极层的下表面与所述P型阱区的下表面齐平。
在一个实施例中，所述栅极介质层为氧化硅。
本申请实施例第二方面还提供了一种碳化硅沟槽MOSFET的制备方法，所述制备方法包括：
在N型碳化硅衬底层的背面形成漏极，在N型碳化硅衬底层的正面形成N型漂移区，并通过在所述N型漂移区的两侧注入P型杂质形成第一P型掺杂区、第二P型掺杂区，得到凸形结构的所述N型漂移区；
对所述N型漂移区的凸起部区域注入P型杂质形成P型阱区；
在所述第二P型掺杂区上形成N型重掺杂区；
对所述第一P型掺杂区和所述P型阱区的部分区域刻蚀形成第一栅极沟槽；所述第一栅极沟槽深入至所述N型漂移区；
在所述第一栅极沟槽、所述P型阱区、所述第一P型掺杂区以及所述N型重掺杂区上淀积栅极介质材料形成栅极介质层；
淀积栅极材料以在所述第一栅极沟槽内形成第一栅极层，在所述P型阱区上侧形成第二栅极层；其中，所述第二栅极层与所述第一栅极层接触形成L形栅极结构；
再次淀积栅极介质材料，并对淀积的栅极介质材料进行刻蚀处理，形成包裹所述L形栅极结构的栅极介质层；所述栅极介质层将所述L形栅极结构与所述第一P型掺杂区、所述P型阱区、所述N型重掺杂区进行隔离；
在所述栅极介质层、所述第一P型掺杂区以及所述N型重掺杂区上的部分区域形成源极。
本申请实施例第三方面还提供了一种芯片，包括：如上述任一项所述的碳化硅沟槽MOSFET；或者包括如上述实施例中的制备方法所制备的碳化硅沟槽MOSFET。
本申请实施例的有益效果：提供了一种碳化硅沟槽MOSFET及其制备方法、芯片，通过在P型阱区和第一P型掺杂区的部分刻蚀形成沟槽用于形成第一栅极层，并在P型阱区上方形成第二栅极层，由第一栅极层和第二栅极层形成反转的L形栅极结构，并由第一栅极层屏蔽器件的JFET电阻，由第二栅极层提供足够的沟道长度，在器件处于正向偏置时，电流由漏极流入N型漂移区，再经过P型阱区在栅极偏置形成的N型沟道后由源极流出，在器件反向偏置时，第一栅极层两侧的第一P型掺杂区和P型阱区分担一部分栅极介质层的电场尖峰，从而降低栅极介质层的尖峰电场，提升栅极耐压，从而克服沟槽过浅导致的短沟道效应的问题。
附图说明
图1为本申请实施例提供的一种阶梯栅极碳化硅MOSFET的结构示意图；
图2为本申请实施例提供的一种阶梯栅极碳化硅MOSFET的制备方法的流程示意图；
图3为本申请实施例提供的形成N型漂移区300、第一P型掺杂区410、第二P型掺杂区420的示意图；
图4为本申请实施例提供的形成P型阱区520和第一栅极沟槽601的示意图；
图5为本申请实施例提供的形成N型重掺杂区510的示意图；
图6为本申请实施例提供的形成栅极介质层700的示意图；
图7和图8为本申请实施例提供的形成第一栅极层610和第二栅极层620的示意图；
图9和图10本申请实施例提供的对栅极介质层700进行修饰后的示意图。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
沟槽栅MOSFET相较于平面栅MOSFET，其沟槽结构屏蔽了器件导通电阻中的JFET电阻，从而降低器件导通电阻。然而，沟槽栅结构应用在第三代半导体碳化硅MOSFET上，出现了刻蚀困难的问题，较大的深宽比沟槽对于碳化硅器件的刻蚀工艺来说，是非常困难的，而过浅的沟槽会导致MOSFET产生短沟道效应。
为了降低碳化硅沟槽栅MOSFET的制作工艺难度，本申请实施例提供了一种碳化硅沟槽MOSFET，参见图1所示，碳化硅沟槽MOSFET包括：N型碳化硅衬底层100、漏极210、N型漂移区300、P型阱区520、第一P型掺杂区410、第二P型掺杂区420、第一栅极层610、第二栅极层620、N型重掺杂区510、栅极介质层700、源极220。
在本实施例中，漏极210形成于N型碳化硅衬底层100背面，N型漂移区300形成于N型碳化硅衬底层100正面，且N型漂移区300为凸形结构。P型阱区520形成于N型漂移区300的凸起部上，第一P型掺杂区410、第二P型掺杂区420分别形成于N型漂移区300的凸起部的两侧，第一栅极层610位于第一P型掺杂区410与P型阱区520之间，第二栅极层620位于P型阱区520的上方，且第二栅极层620与第一栅极层610接触形成L形栅极结构。N型重掺杂区510形成于第二P型掺杂区420上，栅极介质层700用于包裹第一栅极层610和第二栅极层620，且栅极介质层700将L形栅极结构与第一P型掺杂区410、P型阱区520、N型重掺杂区510进行隔离，源极220覆盖于栅极介质层700、第一P型掺杂区410以及N型重掺杂区510上的部分区域。
通过在P型阱区520和第一P型掺杂区410的部分刻蚀形成沟槽用于形成第一栅极层610，并在P型阱区520上方形成第二栅极层620，由第一栅极层610和第二栅极层620形成反转的L形栅极结构，其中，第一栅极层610为L形栅极结构的垂直部分，第二栅极层620为L形栅极结构的水平部分。第一栅极层610位于第一P型掺杂区410和P型阱区520之间，第二栅极层620位于P型阱区520上方，可以由第一栅极层610屏蔽器件的JFET电阻，由第二栅极层620提供足够的沟道长度。在器件处于正向偏置时，电流由漏极210流入N型漂移区300，再经过P型阱区520在栅极偏置形成的N型沟道后由源极220流出，在器件反向偏置时，第一栅极层610两侧的第一P型掺杂区410和第二P型掺杂区420分担一部分栅极介质层700的电场尖峰，从而降低栅极介质层700的尖峰电场，提升栅极耐压，解决碳化硅沟槽栅MOSFET中沟槽难以挖深，由于沟槽过浅产生短沟道效应的矛盾问题。
在一些实施例中，可以根据器件的设计需求调整第一栅极层610的深度以及第二栅极层620的宽度实现提升器件的电性可靠性的目的，并解决碳化硅沟槽栅MOSFET中沟槽难以挖深，由于沟槽过浅产生短沟道效应的矛盾问题。
本申请中的碳化硅沟槽MOSFET还可以通过灵活调整栅极的深度、宽度、外延等参数，提升碳化硅沟槽MOSFET的电性可靠性。
在一个实施例中，源极220呈凹形结构，源极220的凹形侧部分别与第一P型掺杂区410和N型重掺杂区510接触。
在一个实施例中，第一P型掺杂区410呈L形结构，第一P型掺杂区410的垂直部与源极220的凹形侧部接触，第一P型掺杂区410的水平部与N型漂移区300的凸起部接触。
在本实施例中，通过设置第一P型掺杂区410的水平部位于第一栅极层610的下方，可以增加第一P型掺杂区410的面积，提升器件在反向恢复时的载流子恢复速度。
在一个实施例中，第一P型掺杂区410的垂直部与P型阱区520相对且被栅极介质层700隔离，且第一P型掺杂区410的水平部位于第一栅极层610的下方。
在本实施例中，第一P型掺杂区410的垂直部与P型阱区520相对，当第一栅极层610所连接的栅极电极上电时，在第一P型掺杂区410和P型阱区520之间形成沟道，可以由第一P型掺杂区410和P型阱区520分担一部分电场尖峰，提升器件的栅极耐压。
在一个实施例中，第一P型掺杂区410和第二P型掺杂区420中P型杂质的掺杂浓度大于P型阱区520中P型杂质的掺杂浓度，第一P型掺杂区410和第二P型掺杂区420中P型掺杂离子的掺杂浓度大于P型阱区520中P型掺杂离子的掺杂浓度。在反向恢复时，N型漂移区300的上方大面积的高掺杂P型掺杂区可以提升载流子的恢复速度。
在一个实施例中，N型重掺杂的宽度大于第二P型掺杂区420的宽度。
在本实施例中，N型重掺杂区510的宽度大于第二P型掺杂区420的宽度，且N型重掺杂区510与栅极介质层700接触，从而将源极220与P型阱区520进行隔离，并在栅极层所连接的栅极电极接入正向导通电压时，在N型重掺杂区510与N型漂移区300之间靠近栅极介质层700的位置形成N型沟道。电流由器件的漏极210流入N型漂移区，再流经P型阱区520在栅极偏置下形成的纵向和横向沟道进入N型重掺杂区510，最后从源极220流出。
在一个实施例中，N型重掺杂区510与第二栅极层620交错设置，且被栅极介质层700隔离。
在本实施例中，通过设置N型重掺杂区510与第二栅极层620交错设置，可以使得N型重掺杂区510的部分区域与第二栅极层620的部分区域相对，且由栅极介质层700隔离。
在一个实施例中，第一栅极层610的下表面与P型阱区520的下表面齐平。
在本实施例中，第一栅极层610的下表面与P型阱区520的下表面齐平，可以使得栅极结构中的垂直部分与P型阱区520完全相对，提供足够的垂直沟道长度，并且在反向偏置下，由栅极层两侧的P型掺杂区分担一部分栅极介质层700的电场尖峰，通过降低栅极介质层700的尖峰电场达到提升器件的栅极耐压的目的。
在一个实施例中，第一栅极层610和第二栅极层620的左侧齐平，第二栅极层620的下表面位于第一P型掺杂区410的上表面所在水平面的上方，从而使得栅极结构中的水平部分可以根据设计需求进行延伸，提供足够的沟道长度，并且可以通过调整P型阱区520、N型重掺杂区510的外延和注入参数，提升器件的电性可靠性，解决了碳化硅沟槽栅MOSFET沟槽难以挖深，与过浅的沟槽产生短沟道效应的矛盾问题。
在一个实施例中，栅极介质层700为氧化硅，可以通过对刻蚀后的P型阱区520以及第一P型掺杂区410所形成的内壁进行氧化得到。
在一个实施例中，第一P型掺杂区410和第二P型掺杂区420中P型杂质的掺杂浓度大于P型阱区520中P型杂质的掺杂浓度，在反向恢复时，N型漂移区300的上方大面积掺杂的P型掺杂区可以提升载流子的恢复速度。
在一个实施例中，N型漂移区300中N型杂质的掺杂浓度小于N型碳化硅衬底中的N型杂质的掺杂浓度。
本申请实施例还提供了一种碳化硅沟槽MOSFET的制备方法，参见图2所示，制备方法包括步骤S100至步骤S800。
在步骤S100中，在N型碳化硅衬底层100的背面形成漏极210，在N型碳化硅衬底层100的正面形成N型漂移区300，并通过在N型漂移区300的两侧注入P型杂质形成第一P型掺杂区410、第二P型掺杂区420，得到凸形结构的N型漂移区300。
在本实施例中，参见图3所示，通过在N型碳化硅衬底层100的正面采用外延工艺形成N型漂移区300，然后再通过离子注入工艺在N型漂移区300上形成第一P型掺杂区410、第二P型掺杂区420，使得N型漂移区300呈凸形结构。
在步骤S200中，对N型漂移区300的凸起部区域注入P型杂质形成P型阱区520。
在本实施例中，参见图4所示，可以通过离子注入工艺在N型漂移区300的凸起部区域注入P型杂质从而在N型漂移区300的凸起部上形成P型阱区520。
在一个实施例中，第一P型掺杂区410和第二P型掺杂区420中P型杂质的掺杂浓度大于P型阱区520中P型杂质的掺杂浓度，在反向恢复时，N型漂移区300的上方大面积掺杂的P型掺杂区可以提升载流子的恢复速度。
在一个实施例中，第一P型掺杂区410和第二P型掺杂区420的厚度和宽度相同。
在步骤S300中，在第二P型掺杂区420上形成N型重掺杂区510。
在本实施例中，参见图5所示，可以通过在第二P型掺杂区420注入N型掺杂杂质，形成N型重掺杂区510作为源区。
在一个实施例中，N型重掺杂区510的宽度大于第二P型掺杂区420的宽度，可以采用光刻胶或者掩膜版覆盖未注入区域，对N型重掺杂区510的形状进行定义。
在步骤S400中，在对第一P型掺杂区410和P型阱区520的部分区域刻蚀形成第一栅极沟槽601。
在本实施例中，参见图5所示，第一栅极沟槽601深入至N型漂移区300，且第一栅极沟槽601呈矩形。
在本实施例中，第一栅极沟槽601深入至N型漂移区300内的部分的深度小于或者等于N型漂移区300的凸起部的厚度。
在步骤S500中，在第一栅极沟槽601、P型阱区520、第一P型掺杂区410以及N型重掺杂区510上淀积栅极介质材料形成栅极介质层700。
参见图6所示，可以通过氧化工艺或者沉积栅氧材料的方式在第一栅极沟槽601的内壁形成栅极介质层700，栅极介质层700覆盖于第一栅极沟槽601、P型阱区520、第一P型掺杂区410以及N型重掺杂区510上，并在第一栅极沟槽601处形成新的沟槽结构，用于后续淀积栅极材料。
在步骤S600中，淀积栅极材料以在低栅极沟槽形成第一栅极层610，在P型阱区520上侧形成第二栅极层620。
在本实施例中，参见图7所示，在淀积栅极材料后形成覆盖于栅极介质层700的栅极层，沉积的栅极材料所形成的栅极层包括第二栅极层620和第一栅极层610，第一栅极层610位于沟槽内，第二栅极层620与第一栅极层610垂直。
在一个实施例中，栅极材料可以为多晶硅材料。
在一个实施例中，可以在淀积多晶硅材料之后通过金属淀积工艺引出栅极金属电极。
如图8所示，对栅极层刻蚀处理后，第二栅极层620与第一栅极层610接触形成L形栅极结构。
在步骤S700中，再次淀积栅极介质材料，并对淀积的栅极介质材料进行刻蚀处理，形成包裹L形栅极结构的栅极介质层700。
在本实施例中，参见图9所示，通过再次淀积栅极介质材料，与第一次形成的栅极介质材料行成一体，所得到的栅极介质层700不仅包裹栅极层，而且将栅极层与第一P型掺杂区410、P型阱区520、N型重掺杂区510进行隔离。
参见图10所示，对再次淀积的栅极介质材料进行刻蚀，露出第一P型掺杂区410和N型重掺杂区510的部分区域，用于填充源极金属材料。
在步骤S800中，在栅极介质层700、第一P型掺杂区410以及N型重掺杂区510上的部分区域形成源极220。
在本实施例中，N型重掺杂区510作为源区与源极220连接，源极220为凹形结构，从而同时与第一P型掺杂区410以及N型重掺杂区510连接。
在一个实施例中，源极220和漏极210所采用的金属材料相同，例如为金、银或者铜等，也可以为多种金属所形成的合金。
本申请实施例还提供了一种芯片，包括：如上述任一项所述的碳化硅沟槽MOSFET。
在一个实施例中，本实施例中的芯片包括如上述实施例中的制备方法所制备的碳化硅沟槽MOSFET。
在具体应用实施例中，本实施例中的芯片可以为功率芯片，也可以为驱动芯片，或者由多个共源共栅型HEMT功率器件进行组合得到的集成芯片。
本申请实施例的有益效果：提供了一种碳化硅沟槽MOSFET及其制备方法、芯片，通过在P型阱区和第一P型掺杂区的部分刻蚀形成沟槽用于形成第一栅极层，并在P型阱区上方形成第二栅极层，由第一栅极层和第二栅极层形成反转的L形栅极结构，并由第一栅极层屏蔽器件的JFET电阻，由第二栅极层提供足够的沟道长度，在器件处于正向偏置时，电流由漏极流入N型漂移区，再经过P型阱区在栅极偏置形成的N型沟道后由源极流出，在器件反向偏置时，第一栅极层两侧的第一P型掺杂区和P型阱区分担一部分栅极介质层的电场尖峰，从而降低栅极介质层的尖峰电场，提升栅极耐压，本申请中的碳化硅沟槽MOSFET可以灵活调整栅极的深度、宽度、外延等参数，提供了一种电性、可靠性稳定的碳化硅沟槽MOSFET。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各掺杂区区的划分进行举例说明，实际应用中，可以根据需要而将上述功能区分配由不同的掺杂区完成，即将所述装置的内部结构划分成不同的掺杂区，以完成以上描述的全部或者部分功能。
实施例中的各掺杂区可以集成在一个功能区中，也可以是各个掺杂区单独物理存在，也可以两个或两个以上掺杂区集成在一个功能区中，上述集成的功能区既可以采用同种掺杂离子实现，也可以采用多种掺杂离子共同实现。另外，各掺杂区的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述器件的制备方法中的中掺杂区的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种碳化硅沟槽MOSFET，其特征在于，所述碳化硅沟槽MOSFET包括：
N型碳化硅衬底层；
漏极，形成于所述N型碳化硅衬底层背面；
N型漂移区，形成于所述N型碳化硅衬底层正面；所述N型漂移区为凸形结构；
P型阱区，形成于所述N型漂移区的凸起部上；
第一P型掺杂区、第二P型掺杂区，分别形成于所述N型漂移区的凸起部的两侧；
第一栅极层，位于所述第一P型掺杂区与所述P型阱区之间；
第二栅极层，位于所述P型阱区的上方，且与所述第一栅极层接触形成L形栅极结构；
N型重掺杂区，形成于所述第二P型掺杂区上；
栅极介质层，用于包裹所述第一栅极层和所述第二栅极层，且将所述L形栅极结构与所述第一P型掺杂区、所述P型阱区、所述N型重掺杂区进行隔离；
源极，覆盖于所述栅极介质层、所述第一P型掺杂区以及所述N型重掺杂区上的部分区域。
2.如权利要求1所述的碳化硅沟槽MOSFET，其特征在于，所述源极呈凹形结构，所述源极的凹形侧部分别与所述第一P型掺杂区和所述N型重掺杂区接触。
3.如权利要求2所述的碳化硅沟槽MOSFET，其特征在于，所述第一P型掺杂区呈L形结构，所述第一P型掺杂区的垂直部与所述源极的凹形侧部接触，所述第一P型掺杂区的水平部与所述N型漂移区的凸起部接触。
4.如权利要求3所述的碳化硅沟槽MOSFET，其特征在于，所述第一P型掺杂区的垂直部与所述P型阱区相对且被所述栅极介质层隔离，且所述第一P型掺杂区的水平部位于所述第一栅极层的下方。
5.如权利要求1所述的碳化硅沟槽MOSFET，其特征在于，所述N型重掺杂的宽度大于所述第二P型掺杂区的宽度。
6.如权利要求5所述的碳化硅沟槽MOSFET，其特征在于，所述N型重掺杂与所述第二栅极层交错设置，且被所述栅极介质层隔离。
7.如权利要求1-6任一项所述的碳化硅沟槽MOSFET，其特征在于，所述第一栅极层的下表面与所述P型阱区的下表面齐平。
8.如权利要求1-6任一项所述的碳化硅沟槽MOSFET，其特征在于，所述栅极介质层为氧化硅。
9.一种碳化硅沟槽MOSFET的制备方法，其特征在于，所述制备方法包括：
在N型碳化硅衬底层的背面形成漏极，在N型碳化硅衬底层的正面形成N型漂移区，并通过在所述N型漂移区的两侧注入P型杂质形成第一P型掺杂区、第二P型掺杂区，得到凸形结构的所述N型漂移区；
对所述N型漂移区的凸起部区域注入P型杂质形成P型阱区；
在所述第二P型掺杂区上形成N型重掺杂区；
对所述第一P型掺杂区和所述P型阱区的部分区域刻蚀形成第一栅极沟槽；所述第一栅极沟槽深入至所述N型漂移区；
在所述第一栅极沟槽、所述P型阱区、所述第一P型掺杂区以及所述N型重掺杂区上淀积栅极介质材料形成栅极介质层；
淀积栅极材料以在所述第一栅极沟槽内形成第一栅极层，在所述P型阱区上侧形成第二栅极层；其中，所述第二栅极层与所述第一栅极层接触形成L形栅极结构；
再次淀积栅极介质材料，并对淀积的栅极介质材料进行刻蚀处理，形成包裹所述L形栅极结构的栅极介质层；所述栅极介质层将所述L形栅极结构与所述第一P型掺杂区、所述P型阱区、所述N型重掺杂区进行隔离；
在所述栅极介质层、所述第一P型掺杂区以及所述N型重掺杂区上的部分区域形成源极。
10.一种芯片，其特征在于，包括：如权利要求1-8任一项所述的碳化硅沟槽MOSFET；或者包括如权利要求9中的制备方法所制备的碳化硅沟槽MOSFET。
CN202310601186.5A 2023-05-25 2023-05-25 一种碳化硅沟槽mosfet及其制备方法、芯片 Pending CN116759454A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310601186.5A CN116759454A (zh) 2023-05-25 2023-05-25 一种碳化硅沟槽mosfet及其制备方法、芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310601186.5A CN116759454A (zh) 2023-05-25 2023-05-25 一种碳化硅沟槽mosfet及其制备方法、芯片

Publications (1)

Publication Number Publication Date
CN116759454A true CN116759454A (zh) 2023-09-15

Family

ID=87956237

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310601186.5A Pending CN116759454A (zh) 2023-05-25 2023-05-25 一种碳化硅沟槽mosfet及其制备方法、芯片

Country Status (1)

Country Link
CN (1) CN116759454A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117497602A (zh) * 2023-12-29 2024-02-02 深圳天狼芯半导体有限公司 一种分离栅沟槽型mosfet及其制备方法、芯片

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117497602A (zh) * 2023-12-29 2024-02-02 深圳天狼芯半导体有限公司 一种分离栅沟槽型mosfet及其制备方法、芯片
CN117497602B (zh) * 2023-12-29 2024-04-19 深圳天狼芯半导体有限公司 一种分离栅沟槽型mosfet及其制备方法、芯片

Similar Documents

Publication Publication Date Title
JP4456013B2 (ja) 半導体装置
US9312336B2 (en) MOSFET device with reduced breakdown voltage
US5897343A (en) Method of making a power switching trench MOSFET having aligned source regions
EP0336393B1 (en) Semiconductor device having a structure which makes parasitic transistors hard to operate and method of manufacture thereof
US10861965B2 (en) Power MOSFET with an integrated pseudo-Schottky diode in source contact trench
KR20110065379A (ko) 차폐 전극 구조를 가진 절연된 게이트 전계 효과 트랜지스터 디바이스를 형성하는 방법
CN110620152A (zh) 沟槽式金属氧化物半导体场效应管
KR100883795B1 (ko) 대칭적인 트렌치 ｍｏｓｆｅｔ 디바이스 및 그 제조 방법
CN116759454A (zh) 一种碳化硅沟槽mosfet及其制备方法、芯片
CN116741837A (zh) 一种阶梯栅极碳化硅mosfet及其制备方法、芯片
JPH03109775A (ja) 絶縁ゲート型半導体装置
CN115528115A (zh) 一种ldmos功率器件及其制备方法
CN113451296B (zh) 具有横向绝缘栅极双极性晶体管的功率元件及其制造方法
CN112466924A (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
CN215118910U (zh) 沟槽型垂直双扩散金属氧化物半导体晶体管
CN114784083B (zh) 混合式垂直功率器件、制备方法及电子设备
KR101096579B1 (ko) 전력용 반도체 소자 및 그의 제조 방법
CN117855253B (zh) 屏蔽栅mos器件及其制备方法、芯片
CN113035936B (zh) 沟槽型垂直双扩散金属氧化物半导体晶体管及制备方法
US20240178277A1 (en) Semiconductor device and method of manufacturing the same
CN117673158A (zh) 碳化硅mosfet及其制备方法、芯片
KR20230114167A (ko) 트렌치 측면 및 수평 채널을 가지는 반도체 소자 및 그 제조방법
CN116247004A (zh) 一种集成型功率芯片的制备方法及芯片
CN117497408A (zh) 一种hk-igbt及其制备方法、芯片
CN117673159A (zh) 异质结碳化硅mosfet及其制备方法、芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination