CN116755507A - 一种稳压电路和供电装置 - Google Patents
一种稳压电路和供电装置 Download PDFInfo
- Publication number
- CN116755507A CN116755507A CN202311061747.3A CN202311061747A CN116755507A CN 116755507 A CN116755507 A CN 116755507A CN 202311061747 A CN202311061747 A CN 202311061747A CN 116755507 A CN116755507 A CN 116755507A
- Authority
- CN
- China
- Prior art keywords
- voltage
- current
- module
- current mirror
- switching tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000087 stabilizing effect Effects 0.000 title claims abstract description 44
- 239000003990 capacitor Substances 0.000 claims description 9
- 230000001105 regulatory effect Effects 0.000 abstract description 2
- 230000007423 decrease Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本申请提供一种稳压电路和供电装置,具有用于连接至输入电压源的输入节点及用于连接负载的输出节点,包括:恒流模块、电流镜模块和负反馈输出模块。电流镜模块连接恒流模块和负反馈输出模块,电流镜模块和负反馈输出模块均连接输入节点,负反馈输出模块还连接输出节点。其中,恒流模块输出基准电流至电流镜模块。电流镜模块基于输入电压源和基准电流输出恒定的第一电压和镜像电流至负反馈输出模块。负反馈输出模块基于输入电压源为负载提供第二电压,并根据第一电压和镜像电流使第二电压保持稳定。该稳压电路中通过负反馈输出模块根据第一电压和镜像电流调整输出电流,从而提高第二电压的稳定性。
Description
技术领域
本申请实施例涉及电子电力技术领域,特别涉及一种稳压电路和供电装置。
背景技术
随着工艺的成熟,半导体器件的最小尺寸在减小,器件的阈值电压也在减小,相应电路的最小工作电压也在减小。低电压意味着低功耗,***的待机能力增强。同时理想的电压源不随输入电压、工艺和温度的变化而变化,后级电路可以得到稳定的工作状态。
然而,现有技术的电压源中为开环结构,不具有输出钳压功能,负载电流变动时会输出电压的变化,导致输出电压不稳定。
发明内容
本申请实施例提供一种稳压电路和供电装置,能利用负反馈输出模块调整输出电压,提高输出电压的稳定性。
第一方面,本申请实施方式采用的一个技术方案是提供一种稳压电路,具有用于连接至输入电压源的输入节点及用于连接负载的输出节点,包括:恒流模块、电流镜模块和负反馈输出模块。所述电流镜模块连接所述恒流模块和所述负反馈输出模块,所述电流镜模块和所述负反馈输出模块均连接所述输入节点,所述负反馈输出模块还连接所述输出节点。其中,所述恒流模块输出基准电流至所述电流镜模块;所述电流镜模块基于所述输入电压源和所述基准电流输出恒定的第一电压和镜像电流至所述负反馈输出模块;所述负反馈输出模块基于所述输入电压源为所述负载提供第二电压,并根据所述第一电压和所述镜像电流使所述第二电压保持稳定。
在一些实施例中,所述负反馈输出模块包括第一开关管、第二开关管和开关管串联组,所述开关管串联组包括至少两个串联连接的第三开关管。所述第一开关管的控制端连接所述电流镜模块的第一端,所述第一开关管的第一端和所述第二开关管的控制端均连接所述电流镜模块的第二端,所述第一开关管的第二端连接所述电流镜模块的第三端,所述第二开关管的第一端连接所述输入节点,所述开关管串联组连接在所述第二开关管的第二端与所述第一开关管的第二端之间,所述第二开关管与所述开关管串联组的连接点还连接所述输出节点。其中,所述第一开关管基于所述第一电压、所述第二电压和所述镜像电流调整所述第二开关管的控制端的电压。所述第二开关管基于所述第二开关管的控制端的电压和所述输入电压源调整所述第二电压。
在一些实施例中,所述第二开关管为PMOS管。所述PMOS管的栅极分别连接所述第一开关管的第一端和所述电流镜模块的第二端,所述PMOS管的源极连接所述输入节点,所述PMOS管的漏极分别连接所述输出节点和所述开关管串联组。
在一些实施例中,所述负反馈输出模块还包括电容。所述电容连接在所述第二开关管的控制端与所述第二开关管的第二端之间。
在一些实施例中,所述至少两个串联连接的第三开关管包括第三A开关管和第三B开关管。所述第三A开关管的第一端连接所述第二开关管的第二端,所述第三A开关管的控制端分别连接所述第三A开关管的第二端、所述第三B开关管的控制端和所述第三B开关管的第一端,所述第三B开关管的第二端分别连接所述第一开关管的第二端和所述电流镜模块的第三端。
在一些实施例中,所述至少两个串联连接的第三开关管还包括第三C开关管。所述第三C开关管连接在所述第二开关管的第二端与所述第三A开关管的第一端之间。
在一些实施例中,所述电流镜模块包括第一电流镜单元和第二电流镜单元。所述第一电流镜单元的第一端连接所述输入节点,所述第一电流镜单元的第二端连接所述恒流模块,所述第一电流镜单元的第三端连接所述第二电流镜单元的第一端,所述第一电流镜单元的第四端连接所述负反馈输出模块的第一端,所述第二电流镜单元的第二端连接所述负反馈输出模块的第二端,所述第二电流镜单元的第三端连接所述负反馈输出模块的第三端。其中,所述第一电流镜单元基于所述输入电压源和所述基准电流分别输出所述镜像电流至所述负反馈输出模块和所述第二电流镜单元。所述第二电流镜单元基于所述镜像电流输出所述第一电压至所述负反馈输出模块。
在一些实施例中,所述第一电流镜单元包括PMOS电流镜单元或cascode电流镜单元。
在一些实施例中,所述第二电流镜单元包括NMOS电流镜单元。
第二方面,本申请实施例还提供一种供电装置,该供电装置包括如第一方面任意一项实施例所述的稳压电路。
与现有技术相比,本申请的有益效果是:区别于现有技术的情况,本申请提供一种稳压电路和供电装置,具有用于连接至输入电压源的输入节点及用于连接负载的输出节点,包括:恒流模块、电流镜模块和负反馈输出模块。电流镜模块连接恒流模块和负反馈输出模块,电流镜模块和负反馈输出模块均连接输入节点,负反馈输出模块还连接输出节点。其中,恒流模块输出基准电流至电流镜模块。电流镜模块基于输入电压源和基准电流输出恒定的第一电压和镜像电流至负反馈输出模块。负反馈输出模块基于输入电压源为负载提供第二电压,并根据第一电压和镜像电流使第二电压保持稳定。该稳压电路中通过负反馈输出模块根据第一电压和镜像电流调整输出电流,从而提高第二电压的稳定性。
附图说明
一个或多个实施例中通过与之对应的附图中的图片进行示例性说明,这些示例性说明并不构成对实施例的限定,附图中具有相同参考数字标号的元件/模块和步骤表示为类似的元件/模块和步骤,除非有特别申明,附图中的图不构成比例限制。
图1是现有技术中提供的一种供电电路的电路结构图;
图2是本申请实施例提供的一种稳压电路的结构框图;
图3是本申请实施例提供的另一种稳压电路的结构框图;
图4是本申请实施例提供的第一种稳压电路的电路结构图;
图5是本申请实施例提供的第二种稳压电路的电路结构图;
图6是本申请实施例提供的第三种稳压电路的电路结构图。
具体实施方式
下面结合具体实施例对本申请进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本申请,但不以任何形式限制本申请。应当指出的是,对本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进。这些都属于本申请的保护范围。
为了便于理解本申请,下面结合附图和具体实施例,对本申请进行更详细的说明。除非另有定义,本说明书所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是用于限制本申请。本说明书所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
需要说明的是,如果不冲突,本申请实施例中的各个特征可以相互结合,均在本申请的保护范围之内。另外,虽然在装置示意图中进行了功能模块划分,但是在某些情况下,可以以不同于装置中的模块划分。此外,本文所采用的“第一”、“第二”等字样并不对数据和执行次序进行限定,仅是对功能和作用基本相同的相同项或相似项进行区分。
目前,对于供电电路的一种实现方式中,请参阅图1,该供电电路采用NMOS管Q4作为输出负载管,其输入节点in连接输入电压源,其输出节点out连接负载。在该供电电路中,由于恒流源ib流经开关管Q1、开关管Q2和开关管Q3,那么,输入至NMOS管Q4的栅极电压vx约为VGS_Q1+VGS_Q2+VGS_Q3,其中,VGS_Q1为开关管Q1的栅源电压、VGS_Q2为开关管Q2的栅源电压、VGS_Q3为开关管Q3的栅源电压,若VGS_Q1=VGS_Q2=VGS_Q3=VGS,即vx≈3VGS,那么,输出电压vout=VGS_Q1+VGS_Q2+VGS_Q3-VGS_Q4,若VGS_Q4=VGS,那么,vout≈2VGS。
然而,在图1所示的电路中,输入电压vin需要至少大于3VGS,才能令输出电压vout达到理论值(2VGS),如果输入电压vin低于3VGS,则输出电压vout将低于2VGS,后级电路很可能无法工作。另外,在图1所示的电路中,需要NMOS管Q4尺寸较大,才能让输出电压vout具有一定的带载能力,但仍有以下缺点:因该供电电路的输出电压为开环结构,不具有输出嵌压功能,若负载电流变大,则NMOS管Q4的栅极与源极之间的电压将变大,使得输出电压vout变低,如负载电流由0uA变化到100uA,则输出电压的变化幅度可能会达到0.6V,即该电路输出电压不稳定。综上,图1所示的供电电路不适用于低输入电压工作,同时其输出电压不稳定。
为了解决上述技术问题,本申请实施例提供一种稳压电路和供电装置,该稳压电路通过负反馈输出模块调整输出电压,提高输出电压的稳定性,且后续可适用于低输入电压工作。
第一方面,本申请实施例提供一种稳压电路,请参阅图2,稳压电路具有用于连接至输入电压源的输入节点IN及用于连接负载的输出节点OUT,该稳压电路包括:恒流模块10、电流镜模块20和负反馈输出模块30。
电流镜模块20连接恒流模块10和负反馈输出模块30,电流镜模块20和负反馈输出模块30均连接输入节点IN,负反馈输出模块30还连接输出节点OUT。其中,恒流模块10输出基准电流至电流镜模块20。电流镜模块20基于输入电压源和基准电流输出恒定的第一电压和镜像电流至负反馈输出模块30。负反馈输出模块30基于输入电压源为负载提供第二电压,并根据第一电压和镜像电流使第二电压保持稳定。
具体的,请参阅图3,电流镜模块20的第一端连接负反馈输出模块30的第二端,电流镜模块20的第二端分别连接负反馈输出模块30的第一端,电流镜模块20的第三端连接负反馈输出模块30的第三端,电流镜模块20的第四端连接恒流模块10,电流镜模块20的第五端和负反馈输出模块30的第四端均连接输入节点IN,负反馈输出模块30的第五端连接输出节点OUT。
其中,恒流模块10可采用恒流源电路,也可以是前级电路提供的恒流源,其能够使输出的基准电流不随输入电压源的电压变化而变化,即基准电流保持恒定,其具体电路结构可参照现有技术,在此不做限定。
电流镜模块20输出的镜像电流与恒流模块10输出的基准电流具有一定比值关系,在本文中均为1:1,即镜像电流与基准电流大小相等,实际应用中不作限定。
在该稳压电路中,恒流模块10输出恒定的基准电流至电流镜模块20后,且电流镜模块20通过输入节点IN接收输入电压源后,将通过第二端输出恒定的镜像电流至负反馈输出模块30,且通过第一端输出恒定的第一电压至负反馈输出模块30,负反馈输出模块30通过输入节点IN接收输入电压源后,将通过输出节点OUT输出第二电压至负载,同时,负反馈输出模块30将根据第二电压、第一电压和镜像电流调整输出节点OUT的输出电流,从而调整第二电压的幅值,使第二电压保持稳定。具体的,若第二电压下降,则负反馈输出模块20将根据第二电压、第一电压和镜像电流抬高输出节点OUT的输出电流,使第二电压上升,若第二电压上升,则负反馈输出模块20将根据第二电压、第一电压和镜像电流降低输出节点OUT的输出电流,使第二电压下降,从而保证第二电压的稳定性。
可见,在该稳压电路中,负反馈输出模块30不仅可根据输入电压源为负载提供第二电压,而且还能根据第一电压和镜像电流使第二电压保持稳定,该稳压电路能够利用负反馈输出模块30调整输出电流,从而调整第二电压(即输出电压),提供输出电压的稳定性。
在其中一些实施例中,请参阅图4,负反馈输出模块30包括第一开关管31、第二开关管32和开关管串联组33,开关管串联组33包括至少两个串联连接的第三开关管。第一开关管31的控制端连接电流镜模块20的第一端,第一开关管31的第一端和第二开关管32的控制端均连接电流镜模块20的第二端,第一开关管31的第二端连接电流镜模块20的第三端,第二开关管32的第一端连接输入节点IN,开关管串联组33连接在第二开关管32的第二端与第一开关管31的第二端之间,第二开关管32与开关管串联组33的连接点还连接输出节点OUT。其中,第一开关管31基于第一电压、第二电压和镜像电流调整第二开关管32的控制端的电压。第二开关管32基于第二开关管32的控制端的电压和输入电压源调整第二电压。
在该稳压电路中,若负载电流突然增加,则输出节点OUT上的输出电压下降,由于输出电压VOUT=V33+Vx,其中,V33为开关管串联组33上的压降,Vx为第一开关管31的第二端与地之间的电压,那么,Vx也下降,由于电流镜模块20的第一端输出第一电压至第一开关管31的控制端,即第一开关管31的控制端的电压为第一电压,那么,第一开关管31的控制端与第二端之间的电压增大,故流经第一开关管31的电流增大,由于电流镜模块20的第二端输出镜像电流至第一开关管31的第一端,那么,第二开关管32的控制端的电压将下降,且第二开关管32的控制端的电压为输入电压源,故第二开关管32的控制端与第一端之间的电压将增大,导致第二开关管32输出的电流增大,从而使输出节点OUT上的输出电压增大。若负载电流突然减小,则输出节点OUT上的输出电压上升,那么,Vx也上升,由于第一开关管31的控制端的电压为第一电压,那么,第一开关管31的控制端与第二端之间的电压减小,故流经第一开关管31的电流减小,由于电流镜模块20的第二端输出镜像电流至第一开关管31的第一端,那么,第二开关管32的控制端的电压将上升,且第二开关管32的控制端的电压为输入电压源,故第二开关管32的控制端与第一端之间的电压将减小,导致第二开关管32输出的电流减小,从而使输出节点OUT上的输出电压减小。
可见,在该稳压电路中,在负载电流增大或减小时,负反馈输出模块30可保证输出节点OUT上的输出电压保持恒定。
具体的,在其中一些实施例中,如图4所示,第一开关管31可包括NMOS管M5,第一开关管31的控制端为NMOS管M5的栅极、第一端为NMOS管M5的漏极、第二端为NMOS管M5的源极。在本实施例中,采用NMOS管M5作为第一开关管31,可基于第二电压、第一电压和镜像电流调整第二开关管32的控制端的电压。
在一些实施例中,至少两个串联连接的第三开关管包括第三A开关管和第三B开关管。第三A开关管的第一端连接第二开关管32的第二端,第三A开关管的控制端分别连接第三A开关管的第二端、第三B开关管的控制端和第三B开关管的第一端,第三B开关管的第二端分别连接第一开关管31的第二端和电流镜模块20的第三端。
具体的,请继续参阅图4,第三A开关管为PMOS管M8、第三B开关管为NMOS管M9,其中,第三A开关管的控制端为PMOS管M8的栅极、第一端为PMOS管M8的源极、第二端为PMOS管M8的漏极,第三B开关管的控制端为NMOS管M9的栅极、第一端为NMOS管M9的漏极、第二端为NMOS管M9的源极,若PMOS管M8的源极与漏极之间的电压为VGS_M8、NMOS管M9的漏极与源极之间的电压为VGS_M9,且VGS_M8=VGS_M9=2VGS、电压Vx较小,则该稳压电路输出的第二电压为VOUT=VGS_M8+VGS_M9+Vx≈2VGS。
在另一些实施例中,至少两个串联连接的第三开关管还包括第三C开关管。第三C开关管连接在第二开关管32的第二端与第三A开关管的第一端之间。具体的,请参阅图5,第三C开关管为PMOS管M10,其中,PMOS管M10的控制端分别连接第三A开关管的第一端和PMOS管M10的漏极,PMOS管M10的源极连接第二开关管32的第二端。此时,若PMOS管M10的漏极与源极之间的电压为VGS_M10=VGS,该稳压电路输出的第二电压为VOUT=VGS_M8+VGS_M9+VGS_M10+Vx≈3VGS。
综上,在该稳压电路中,开关管串联组33中的第三开关管的数量与第二电压具有一定关系,因此,可通过选取开关管串联组中的第三开关管的个数,以调整该稳压电路的输出电压的大小。在实际应用中,开关管串联组33中的第三开关管的数量和类型可根据实际需要进行设置,在此不需拘泥于上述实施例中的限定。
在其中一些实施例中,请参阅图4,第二开关管32为PMOS管M7。PMOS管M7的栅极分别连接第一开关管31的第一端和电流镜模块20的第二端,PMOS管M7的源极连接输入节点IN,PMOS管M7的漏极分别连接输出节点OUT和开关管串联组33。
在该稳压电路中,采用PMOS管M7作为负载输出管,输入电压源的输入电压VIN至少需要VGS_M8+VGS_M9+Vdast_p,其中,Vdast_p为PMOS管M7的过驱动电压,其小于图1中NMOS管Q4的过驱动电压,故图4中输入电压VIN最小为2VGS+Vdast_p,而图1中输入电压需要3VGS,因此,本实施例相比于图1中采用NMOS管Q4作为负载输出管,可使电路适用于低工作电压。另外,在本实施例中,通过负反馈调整PMOS管M7的栅极电压,可调整输出节点OUT的输出电流,从而调整第二电压,使第二电压保持稳定。
在其中一些实施例中,请参阅图4,负反馈输出模块30还包括电容CO。电容CO连接在第二开关管32的控制端与第二开关管32的第二端之间。具体的,电容C0连接在PMOS管M7的栅极和PMOS管M7的漏极之间。
在该稳压电路中,负反馈输出模块30的增益约为gm5*ros3*gm7*(1/gm8+1/gm9),其中,gm5为NMOS管M5的跨导,gm7为PMOS管M7的跨导,gm8为PMOS管M8的跨导,gm9为NMOS管M9的跨导,ros3为PMOS管M3的输出阻抗,可见,该负反馈输出模块30的增益较大,可提高输出电压的精度。
另外,在该稳压电路中,负反馈输出模块30的主极点为PMOS管的栅极Vy处,主极点公式为:1/(2*pi*ro3*gm7*ro6*C0);负反馈输出模块30的次极点为输出节点OUT,公式为:gm7/(2*pi*C0),C0为电容CO的容值,ros6为NMOS管M6的输出阻抗,由于电容CO为米勒电容,其可分开负反馈输出模块30的主次极点,从而提高稳定性,且使用小尺寸的C0即可保证电路工作稳定性。
在其中一些实施例中,请参阅图4,电流镜模块20包括第一电流镜单元21和第二电流镜单元22。第一电流镜单元21的第一端连接输入节点IN,第一电流镜单元21的第二端连接恒流模块10,第一电流镜单元21的第三端连接第二电流镜单元22的第一端,第一电流镜单元21的第四端连接负反馈输出模块30的第一端,第二电流镜单元22的第二端连接负反馈输出模块30的第二端,第二电流镜单元22的第三端连接负反馈输出模块30的第三端。
其中,第一电流镜单元21基于输入电压源和基准电流分别输出镜像电流至负反馈输出模块30和第二电流镜单元22。第二电流镜单元22基于镜像电流输出第一电压至负反馈输出模块30。
具体的,第一电流镜单元21包括PMOS电流镜单元或cascode电流镜单元。
若第一电流镜单元21包括PMOS电流镜单元,则请参阅图4和图5,PMOS电流镜单元包括PMOS管M1、PMOS管M2和PMOS管M3,PMOS管M1、PMOS管M2和PMOS管M3的源极均连接输入节点IN、PMOS管M1的漏极分别连接恒流模块10的第一端、PMOS管M1的栅极、PMOS管M2的栅极和PMOS管M3的栅极,PMOS管M2的漏极连接第二电流镜单元22的第一端,PMOS管M3的漏极连接负反馈输出模块30的第一端,恒流模块10的第二端接地GND。在该第一电流镜单元21中,恒流模块10用于生成流经PMOS管M1的基准电流,继而,PMOS管M2和PMOS管M3均与PMOS管M1形成镜像,故流经PMOS管M2的镜像电流、流经PMOS管M3的镜像电流与恒流模块10的电流一致。
若第一电流镜单元21包括cascode电流镜单元,则请参阅图6,cascode电流镜单元包括PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M11、PMOS管M12和PMOS管M13,PMOS管M1、PMOS管M2和PMOS管M3的源极均连接输入节点IN,PMOS管M1的漏极分别连接PMOS管M11的源极、PMOS管M1的栅极、PMOS管M2的栅极和PMOS管M3的栅极,PMOS管M2的漏极连接PMOS管M12的源极,PMOS管M3的漏极连接PMOS管M13的源极,PMOS管M11的栅极分别连接PMOS管M11的漏极、PMOS管M12的栅极、PMOS管M13的栅极和恒流模块10的第一端,PMOS管M12的漏极连接第二电流镜单元22的第一端,PMOS管M13的漏极连接负反馈输出模块30的第一端,恒流模块10的第二端接地GND。同样的,在该第一电流镜单元21中,流经PMOS管M2的镜像电流、流经PMOS管M3的镜像电流与恒流模块10的电流一致。
可见,在实际应用中,可采用PMOS电流镜单元或cascode电流镜单元作为第一电流镜单元21产生镜像电流,提高了稳压电路的设计自由度。
另外,第二电流镜单元22可包括NMOS电流镜单元。具体的,请参阅图4,NMOS电流镜单元包括NMOS管M4和NMOS管M6,其中,NMOS管M4的漏极分别连接PMOS管M2的漏极、NMOS管M4的栅极、NMOS管M6的栅极和NMOS管M5的栅极,NMOS管M4的源极接地GND,NMOS管M6的漏极连接NMOS管M5的源极,NMOS管M6的源极接地GND。在该第二电流镜单元22中,NMOS管M4和NMOS管M6接收镜像电流后,可为NMOS管M5提供恒定的第一电压。
在此提供的第一电流镜单元21和第二电流镜单元22的具体电路结构,在应用中可自由组合搭建电路,从而提高稳压电路的设计自由度。
下面结合图4所示的实施例详细阐述本申请提供的稳压电路的具体工作过程。
首先,恒流模块10经第一电流镜单元21,在NMOS管产生与恒流模块10输出的基准电流相等的镜像电流至NMOS管M5,又VGS_M5>VTH_M5≈VTH_M6,VDS_M6=VGS_M6-VGS_M5<VGS_M6-VTH_M6,故NMOS管M6必然工作在线性区,使Vx处电压很低,那么,输出电压为VOUT=VGS_M8+VGS_M9+Vx≈VGS_M8+VGS_M9,输出电压仍为2VGS,其中,VGS_M5为NMOS管M5的栅源电压,VTH_M5为NMOS管M5的栅极阈值电压,VTH_M6为NMOS管M6的栅极阈值电压,VDS_M6为NMOS管M6的漏源电压,VGS_M6为NMOS管M6的栅源电压。
可见,该稳压电路的最小输入工作电压为约为2VGS+Vdsat_p,其小于图1所示的电路的最小输入工作电压,因此,本申请提供的稳压电路更加适用于低电压输入电源工作,同时相较于图1所示的电路中要求的输出负载管(NMOS管Q4)尺寸较大,本申请可降低对输出负载管(PMOS管M7)的尺寸要求。
另外,在该稳压电路中,若负载电流突然增加,则输出节点OUT上的输出电压下降,由于输出电压VOUT=VGS_M8+VGS_M9+Vx,那么,Vx也下降,由于NMOS管M5的栅极电压为恒定的第一电压,那么NMOS管M5的栅源电压增大,故流经NMOS管M5的电流增大,而流经PMOS管M3的电流为恒定的镜像电流,那么,PMOS管M7的栅极电压将下降,且PMOS管M7的源极连接输入电压源,故PMOS管M7的栅源电压将增大,导致PMOS管M7输出的电流增大,从而使输出节点OUT上的输出电压增大。若负载电流突然减小,则输出节点OUT上的输出电压上升,那么,Vx也上升,由于NMOS管M5的栅极电压为第一电压,那么NMOS管M5的栅源电压减小,故流经NMOS管M5的电流减小,而流经PMOS管M3的电流为恒定的镜像电流,那么,PMOS管M7的栅极电压将上升,且PMOS管M7的源极连接输入电压源,故PMOS管M7的栅源电压将减小,导致PMOS管M7输出的电流减小,从而使输出节点OUT上的输出电压减小。
可见,在本申请中,由于加入了负反馈环路,可令该稳压电路的输出电压不随输入电压和负载电流而变化,提高了输出电压的稳定性。
第二方面,本申请实施例提供一种供电装置,该供电装置包括如第一方面任意一项实施例所述的稳压电路。在本实施例中,稳压电路具有与如第一方面任意一项实施例所述的稳压电路相同的结构与功能,在此不再赘述。供电装置可以是稳压源、充电器等装置。
需要说明的是,以上所描述的装置实施例仅仅是示意性的,其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
最后应说明的是:以上实施例仅用以说明本申请的技术方案,而非对其限制;在本申请的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,步骤可以以任意顺序实现,并存在如上所述的本申请的不同方面的许多其它变化,为了简明,它们没有在细节中提供;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (10)
1.一种稳压电路,具有用于连接至输入电压源的输入节点及用于连接负载的输出节点,其特征在于,包括:恒流模块、电流镜模块和负反馈输出模块;
所述电流镜模块连接所述恒流模块和所述负反馈输出模块,所述电流镜模块和所述负反馈输出模块均连接所述输入节点,所述负反馈输出模块还连接所述输出节点;
其中,所述恒流模块输出基准电流至所述电流镜模块;
所述电流镜模块基于所述输入电压源和所述基准电流输出恒定的第一电压和镜像电流至所述负反馈输出模块;
所述负反馈输出模块基于所述输入电压源为所述负载提供第二电压,并根据所述第一电压和所述镜像电流使所述第二电压保持稳定。
2.根据权利要求1所述的稳压电路,其特征在于,所述负反馈输出模块包括第一开关管、第二开关管和开关管串联组,所述开关管串联组包括至少两个串联连接的第三开关管;
所述第一开关管的控制端连接所述电流镜模块的第一端,所述第一开关管的第一端和所述第二开关管的控制端均连接所述电流镜模块的第二端,所述第一开关管的第二端连接所述电流镜模块的第三端,所述第二开关管的第一端连接所述输入节点,所述开关管串联组连接在所述第二开关管的第二端与所述第一开关管的第二端之间,所述第二开关管与所述开关管串联组的连接点还连接所述输出节点;
其中,所述第一开关管基于所述第一电压、所述第二电压和所述镜像电流调整所述第二开关管的控制端的电压;
所述第二开关管基于所述第二开关管的控制端的电压和所述输入电压源调整所述第二电压。
3.根据权利要求2所述的稳压电路,其特征在于,所述第二开关管为PMOS管;
所述PMOS管的栅极分别连接所述第一开关管的第一端和所述电流镜模块的第二端,所述PMOS管的源极连接所述输入节点,所述PMOS管的漏极分别连接所述输出节点和所述开关管串联组。
4.根据权利要求2或3所述的稳压电路,其特征在于,所述负反馈输出模块还包括电容;
所述电容连接在所述第二开关管的控制端与所述第二开关管的第二端之间。
5.根据权利要求4所述的稳压电路,其特征在于,所述至少两个串联连接的第三开关管包括第三A开关管和第三B开关管;
所述第三A开关管的第一端连接所述第二开关管的第二端,所述第三A开关管的控制端分别连接所述第三A开关管的第二端、所述第三B开关管的控制端和所述第三B开关管的第一端,所述第三B开关管的第二端分别连接所述第一开关管的第二端和所述电流镜模块的第三端。
6.根据权利要求5所述的稳压电路,其特征在于,所述至少两个串联连接的第三开关管还包括第三C开关管;
所述第三C开关管连接在所述第二开关管的第二端与所述第三A开关管的第一端之间。
7.根据权利要求1所述的稳压电路,其特征在于,所述电流镜模块包括第一电流镜单元和第二电流镜单元;
所述第一电流镜单元的第一端连接所述输入节点,所述第一电流镜单元的第二端连接所述恒流模块,所述第一电流镜单元的第三端连接所述第二电流镜单元的第一端,所述第一电流镜单元的第四端连接所述负反馈输出模块的第一端,所述第二电流镜单元的第二端连接所述负反馈输出模块的第二端,所述第二电流镜单元的第三端连接所述负反馈输出模块的第三端;
其中,所述第一电流镜单元基于所述输入电压源和所述基准电流分别输出所述镜像电流至所述负反馈输出模块和所述第二电流镜单元;
所述第二电流镜单元基于所述镜像电流输出所述第一电压至所述负反馈输出模块。
8.根据权利要求7所述的稳压电路,其特征在于,所述第一电流镜单元包括PMOS电流镜单元或cascode电流镜单元。
9.根据权利要求7所述的稳压电路,其特征在于,所述第二电流镜单元包括NMOS电流镜单元。
10.一种供电装置,其特征在于,包括如权利要求1-9任意一项所述的稳压电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311061747.3A CN116755507B (zh) | 2023-08-23 | 2023-08-23 | 一种稳压电路和供电装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311061747.3A CN116755507B (zh) | 2023-08-23 | 2023-08-23 | 一种稳压电路和供电装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116755507A true CN116755507A (zh) | 2023-09-15 |
CN116755507B CN116755507B (zh) | 2023-12-15 |
Family
ID=87951971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311061747.3A Active CN116755507B (zh) | 2023-08-23 | 2023-08-23 | 一种稳压电路和供电装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116755507B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117007892A (zh) * | 2023-09-26 | 2023-11-07 | 深圳市思远半导体有限公司 | 检测电路、电源管理芯片及电子设备 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005084869A (ja) * | 2003-09-08 | 2005-03-31 | Sony Corp | 定電圧電源回路 |
US20100097047A1 (en) * | 2008-10-16 | 2010-04-22 | Freescale Semiconductor,Inc | Series regulator circuit |
US20110309818A1 (en) * | 2010-06-17 | 2011-12-22 | Huawei Technologies Co., Ltd. | Low-voltage source bandgap reference voltage circuit and integrated circuit |
JP2012216034A (ja) * | 2011-03-31 | 2012-11-08 | Toshiba Corp | 定電流源回路 |
CN111857230A (zh) * | 2020-08-11 | 2020-10-30 | 上海艾为电子技术股份有限公司 | 线性稳压器及电子设备 |
CN113050747A (zh) * | 2019-12-26 | 2021-06-29 | 比亚迪半导体股份有限公司 | 基准电压电路 |
CN215576341U (zh) * | 2021-09-28 | 2022-01-18 | 岱昆半导体(上海)有限公司 | 一种稳压源电路 |
CN114578892A (zh) * | 2022-05-05 | 2022-06-03 | 深圳芯能半导体技术有限公司 | 一种线性稳压电路 |
-
2023
- 2023-08-23 CN CN202311061747.3A patent/CN116755507B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005084869A (ja) * | 2003-09-08 | 2005-03-31 | Sony Corp | 定電圧電源回路 |
US20100097047A1 (en) * | 2008-10-16 | 2010-04-22 | Freescale Semiconductor,Inc | Series regulator circuit |
US20110309818A1 (en) * | 2010-06-17 | 2011-12-22 | Huawei Technologies Co., Ltd. | Low-voltage source bandgap reference voltage circuit and integrated circuit |
JP2012216034A (ja) * | 2011-03-31 | 2012-11-08 | Toshiba Corp | 定電流源回路 |
CN113050747A (zh) * | 2019-12-26 | 2021-06-29 | 比亚迪半导体股份有限公司 | 基准电压电路 |
CN111857230A (zh) * | 2020-08-11 | 2020-10-30 | 上海艾为电子技术股份有限公司 | 线性稳压器及电子设备 |
CN215576341U (zh) * | 2021-09-28 | 2022-01-18 | 岱昆半导体(上海)有限公司 | 一种稳压源电路 |
CN114578892A (zh) * | 2022-05-05 | 2022-06-03 | 深圳芯能半导体技术有限公司 | 一种线性稳压电路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117007892A (zh) * | 2023-09-26 | 2023-11-07 | 深圳市思远半导体有限公司 | 检测电路、电源管理芯片及电子设备 |
CN117007892B (zh) * | 2023-09-26 | 2023-12-15 | 深圳市思远半导体有限公司 | 检测电路、电源管理芯片及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN116755507B (zh) | 2023-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110100219B (zh) | 稳压器以及电源 | |
US20190044502A1 (en) | Low output impedance, high speed and high voltage generator for use in driving a capacitive load | |
CN109144157B (zh) | 具有反馈路径的电压调节器 | |
CN110928358B (zh) | 低压差电压调节电路 | |
CN116755507B (zh) | 一种稳压电路和供电装置 | |
US7336133B2 (en) | Buffered cascode current mirror | |
CN111176358A (zh) | 一种低功耗低压差线性稳压器 | |
JP2008288900A (ja) | 差動増幅器 | |
EP2630727A1 (en) | Folded cascode operational amplifier | |
CN108268078B (zh) | 一种低成本低功耗的低压差线性稳压器 | |
CN108445959B (zh) | 一种可选接片外电容的低压差线性稳压器 | |
CN114356016B (zh) | 低功耗cmos超宽温度范围瞬态增强型ldo电路 | |
El Khadiri et al. | A low noise, high PSR low-dropout regulator for low-cost portable electronics | |
CN113922769A (zh) | 一种放大电路与电子设备 | |
CN113885639A (zh) | 基准电路、集成电路及电子设备 | |
CN114629456A (zh) | 输出级电路和ab类放大器 | |
CN109416552B (zh) | 低压差线性稳压器 | |
CN113437950B (zh) | 一种低功耗架构 | |
KR101102970B1 (ko) | 레귤레이터 앰프 및 레귤레이터 회로 | |
EP4345569A1 (en) | Gate driver for a low dropout voltage regulator | |
US20240039494A1 (en) | Operational Amplifier | |
JP7227732B2 (ja) | クランプ回路 | |
CN108508960B (zh) | 一种高电源抑制比的电源管理电路 | |
Subbiah et al. | Low power on-chip load tracking-zero compensation method for low dropout regulator | |
KR20070113966A (ko) | 연산 증폭기 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |