CN116744564A - 使用极薄光阻的电路基板全板镀铜减除法制程 - Google Patents

使用极薄光阻的电路基板全板镀铜减除法制程 Download PDF

Info

Publication number
CN116744564A
CN116744564A CN202210214440.1A CN202210214440A CN116744564A CN 116744564 A CN116744564 A CN 116744564A CN 202210214440 A CN202210214440 A CN 202210214440A CN 116744564 A CN116744564 A CN 116744564A
Authority
CN
China
Prior art keywords
layer
photoresist layer
copper plating
photoresist
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210214440.1A
Other languages
English (en)
Inventor
李家铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Junjie Electronic Technology Co ltd
Original Assignee
Guangzhou Junjie Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Junjie Electronic Technology Co ltd filed Critical Guangzhou Junjie Electronic Technology Co ltd
Priority to CN202210214440.1A priority Critical patent/CN116744564A/zh
Publication of CN116744564A publication Critical patent/CN116744564A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本申请提供一种电路基板全板镀铜减除法制程,包括:在一电路基板的一铜箔层上形成至少一镀铜层;在该镀铜层表面形成一光阻层,该光阻层的厚度不大于10μm;对该光阻层进行曝光处理,使该光阻层一部份成为保留区且另一部份成为待移除区;将该待移除区的光阻层移除而裸露其原先覆盖的所述镀铜层;以蚀刻液移除裸露的所述镀铜层及所述裸露的镀铜层原先覆盖的所述铜箔层;以及移除该保留区的光阻层。

Description

使用极薄光阻的电路基板全板镀铜减除法制程
技术领域
本申请是关于一种电路基板的铜层图形化技术,特别是关于一种电路基板全板镀铜减除法制程。
背景技术
电路基板的电路图形化处理中,经常需要对电镀铜层进行贴附/涂布光阻、曝光、显影、蚀刻等一系列处理,其中,全板镀铜减除法是其中一种常见的电路图形化制程。
现有的全板镀铜减除制程中,在电镀铜层上所形成的光阻层一般都在15μm以上,这是因为在该技术领域中普遍存在着一种技术偏见:如果使用过薄的光阻层,薄光阻层容易在蚀刻制程中,因受到蚀刻液的喷洗而导致破损;另一方面,该技术领域所属技术人员也普遍认为薄光阻层的制作良率偏低。
除此之外,现有的全板镀铜减除制程中,光阻曝光时所使用的光束并非是理想的平行光,其光束无可避免地具有平行半角及倾斜角,这使得曝光制程无可避免地产生曝光误差,从而导致难以制作具有较小线宽分辨率(L/S Resolution)的电路图形。
发明内容
本申请所要解决的技术问题在于提供一种能制作具有较小线宽分辨率的电路基板全板镀铜减除法制程。
为了达成上述的目的,本申请提供一种电路基板全板镀铜减除法制程,包括:
在一电路基板的一铜箔层上形成至少一镀铜层;
在该镀铜层表面形成一光阻层,该光阻层的厚度不大于10μm;
对该光阻层进行曝光处理,使该光阻层一部份成为保留区且另一部份成为待移除区;
将该待移除区的光阻层移除而裸露其原先覆盖的所述镀铜层;
以蚀刻液移除裸露的所述镀铜层及所述裸露的镀铜层原先覆盖的所述铜箔层;以及
移除该保留区的光阻层。
本申请一改本技术领域的技术偏见,舍弃使用厚度较厚的光阻层,改采用厚度不大于10μm的极薄光阻层。本申请的发明人发现,在全板镀铜减除法制程中,极薄光阻层所覆盖的镀铜层并没有预先形成孔洞,因此极薄光阻层并不易在蚀刻液喷洗的过程中破损;但另一方面,极薄光阻层出于其厚度极薄的特性,使得曝光时光束需要穿透光阻层的垂直距离(即光阻的厚度方向)显著减少,因此纵使光束存在平行半角及倾斜角,也会因为所穿越的垂直距离缩短而一并减少横向曝光误差,曝光误差一旦明显降低,即有助于实现更精细的线宽分辨率。
有关本申请的其它功效及实施例的详细内容,配合图式说明如下。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1至图8是本申请其中一实施例的制程示意图。
符号说明
10:电路基板 11:铜箔层 12:镀铜层
20:光阻层 201:保留区 202:待移除区
21:PET膜 31:曝光机 32:光罩
40:蚀刻液
具体实施方式
在下文的实施方式中所述的位置关系,包括:上,下,左和右,若无特别指明,皆是以图式中组件绘示的方向为基准。
请参考图1至图8,所绘示者是本申请的电路基板全板镀铜减除法制程的其中一实施例。
首先,请参考图1,在一电路基板10的一铜箔层11上形成至少一镀铜层12,镀铜层12例如是以电镀方式形成,镀铜层12的数量可视需求增加。需说明的是,所述铜箔层11可以是以化学镀铜法形成的。
请参考图2、图3,在镀铜层12的表面形成一光阻层20,光阻层20的厚度不大于10μm。本实施例中,光阻层20被形成于镀铜层12表面前是被涂布于一PET膜21,其中,光阻层的厚度均匀度较佳可被控制于±2μm或更高的均匀度。
而后,如图4所示,PET膜21被移除,亦即,PET膜21是在光阻层20被形成于镀铜层12表面后、进行后续曝光处理前被移除,从而使得后续曝光处理时,光阻层20的表面不具有该PET膜。
如图5所示,使用曝光机31及光罩32对光阻层20进行曝光处理,使光阻层20一部份成为保留区201且另一部份成为待移除区202。本实施例中,曝光处理是以非接触式曝光方式进行,但并不以此为限。需说明的是,本实施例所使用的光阻层20适用于正显影制程(正性光阻),亦即,受光束照射的区域会溶解于显影液中,从而,本实施例中,受光束照射的区域为待移除区;在其他可能的实施方式中,也可以使用适用于负显影制程的光阻层(负性光阻),此时,未受光束照射的区域会溶解于显影液中,亦即,未受光束照射的区域为待移除区;从而,正性光阻及负性光阻的保留区及待移除区会是相反的,并不局限于本实施例所示的位置。
接着,请参考图6,将待移除区202的光阻层20移除而裸露其原先覆盖的镀铜层12。
如图7所示,以蚀刻液40移除裸露的镀铜层12及所述裸露镀铜层12原先覆盖的铜箔层11,亦即,未被保留区201的光阻层20覆盖的镀铜层12及铜箔层11被蚀刻液移除了。需说明的是,在蚀刻制程中,保留区201的光阻层20底部受到镀铜层12的支撑,因此不易在蚀刻液冲洗的过程中产生破损。
最后,如图8所示,移除保留区的光阻层,完成至少一部份所需的电路图形化处理。
以上所述的实施例及/或实施方式,仅是用以说明实现本申请技术的较佳实施例及/或实施方式,并非对本申请技术的实施方式作任何形式上的限制,任何本领域技术人员,在不脱离本申请内容所公开的技术手段的范围,当可作些许的更动或修饰为其它等效的实施例,但仍应视为与本申请实质相同的技术或实施例。

Claims (3)

1.一种使用极薄光阻的电路基板全板镀铜减除法制程,其特征在于,包括:
在一电路基板的一铜箔层上形成至少一镀铜层;
在该镀铜层的表面形成一光阻层,该光阻层的厚度不大于10μm;
对该光阻层进行曝光处理,使该光阻层一部份成为保留区且另一部份成为待移除区;
将该待移除区的光阻层移除而裸露其原先覆盖的所述镀铜层;
以蚀刻液移除裸露的所述镀铜层及所述裸露的镀铜层原先覆盖的所述铜箔层;以及
移除该保留区的光阻层。
2.根据权利要求1所述使用极薄光阻的电路基板全板镀铜减除法制程,其特征在于,所述光阻层的厚度均匀度为±2μm。
3.根据权利要求1所述使用极薄光阻的电路基板全板镀铜减除法制程,其特征在于,该光阻层被形成于该镀铜层表面前是被涂布于一PET膜,并且,在该光阻层被形成于该镀铜层表面后、该光阻层进行曝光处理前,该PET膜被移除而使该光阻层进行曝光处理时,该光阻层的表面不具有该PET膜。
CN202210214440.1A 2022-03-04 2022-03-04 使用极薄光阻的电路基板全板镀铜减除法制程 Pending CN116744564A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210214440.1A CN116744564A (zh) 2022-03-04 2022-03-04 使用极薄光阻的电路基板全板镀铜减除法制程

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210214440.1A CN116744564A (zh) 2022-03-04 2022-03-04 使用极薄光阻的电路基板全板镀铜减除法制程

Publications (1)

Publication Number Publication Date
CN116744564A true CN116744564A (zh) 2023-09-12

Family

ID=87899964

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210214440.1A Pending CN116744564A (zh) 2022-03-04 2022-03-04 使用极薄光阻的电路基板全板镀铜减除法制程

Country Status (1)

Country Link
CN (1) CN116744564A (zh)

Similar Documents

Publication Publication Date Title
US8143533B2 (en) Method for forming resist pattern, method for producing circuit board, and circuit board
KR100803455B1 (ko) 금속 마스크의 제조방법 및 금속 마스크
US3772101A (en) Landless plated-through hole photoresist making process
US3615471A (en) Method for making optical masks
CN104812178A (zh) 具有分段式金手指的电路板的制作方法
CN106816425A (zh) 线路板结构及其制作方法
CN113133224A (zh) Fpcb板导通孔选镀工艺
CN109496080B (zh) 一种线路板电镀工艺方法
CN108551725B (zh) 一种印制电路板线路电镀镍金的方法及其印制电路板线路
CN116744564A (zh) 使用极薄光阻的电路基板全板镀铜减除法制程
JP4676317B2 (ja) レジストパターンの形成方法、回路基板の製造方法及び回路基板
JPH04181749A (ja) 2層tab製造用フォトマスク
CN116744565A (zh) 无膜式干式光阻曝光制程
TW202335066A (zh) 使用極薄光阻的電路基板全板鍍銅減除法製程
JP2002076575A (ja) 半導体装置用基板の製造方法
JP2005005453A (ja) プリント配線板およびその製造方法
JP2017123387A (ja) 配線基板の製造方法、配線基板
TWI823259B (zh) 無膜式乾式光阻曝光製程
JPH0357292A (ja) プリント基板の製造方法
JP4628993B2 (ja) 回路基板の製造方法
KR100693481B1 (ko) 인쇄회로기판의 제조방법
JP4421706B2 (ja) 表面にメッキパターンを備えた金属部品の製造方法
KR20000063830A (ko) 감광막을 이용한 연성 인쇄회로기판의 구리 회로배선 형성방법.
JP5239217B2 (ja) 半導体実装基板の製造方法
TW202249552A (zh) 配線電路基板的製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination