CN116743158A - 提取输入信号频率相位的方法及数字信号传输*** - Google Patents
提取输入信号频率相位的方法及数字信号传输*** Download PDFInfo
- Publication number
- CN116743158A CN116743158A CN202311022786.2A CN202311022786A CN116743158A CN 116743158 A CN116743158 A CN 116743158A CN 202311022786 A CN202311022786 A CN 202311022786A CN 116743158 A CN116743158 A CN 116743158A
- Authority
- CN
- China
- Prior art keywords
- phase
- frequency
- locked loop
- data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 230000008054 signal transmission Effects 0.000 title claims abstract description 20
- 238000006243 chemical reaction Methods 0.000 claims abstract description 33
- 238000001514 detection method Methods 0.000 claims abstract description 16
- 230000000630 rising effect Effects 0.000 claims description 8
- 238000005070 sampling Methods 0.000 claims description 8
- 235000008694 Humulus lupulus Nutrition 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 230000000737 periodic effect Effects 0.000 claims description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 12
- 230000005540 biological transmission Effects 0.000 abstract description 5
- 238000000605 extraction Methods 0.000 abstract description 2
- 230000007704 transition Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明涉及高速数字传输***技术领域,尤其涉及一种提取输入信号频率相位的方法及数字信号传输***,该提取输入信号频率相位的方法包括:发送端输入数据;数据选择性通过转换模块,并由转换模块转化为相应的信号;信号发送给接收端的检测模块,然后输入给接收端的锁相环;锁相环锁定数据的频率和相位。该方法无需借助辅助时钟或者单独的时钟信号,有利于简化信号频率和相位的提取办法,同时,该方法能够实现随机锁定,对输入的数据的频率范围没有限制,有利于扩大该方法的适用范围,提高了该方法的灵活性。本发明还提供一种数字信号传输***用于实现上述提取输入信号频率相位的方法,该数字信号传输***结构简单,且有利于扩大其适用范围。
Description
技术领域
本发明涉及高速数字传输***技术领域,尤其涉及一种提取输入信号频率相位的方法及数字信号传输***。
背景技术
在高速数字传输***里面,Clock Data Recover (CDR)时钟和数据恢复接收是***的根本,也是技术难点。涵盖了模拟电路设计和数字编码,控制等广泛内容。无误地接收发送端发出的数据,首先接收端需要有和数据同步频率的时钟信号,并且时钟信号要和接收到的数据相位对齐,这样才能正确无误地把数据采样接收下来。因此,如何获取同步时钟频率,和准确的数据相位是数字传输的难点。
锁相环是CDR电路的主要组成部分,一般被用来锁定时钟频率。当锁相环输入时钟信号的时候,锁相环可以同时锁定频率和相位。但在CDR应用中,输入是数据,锁相环无法直接锁定频率。现有的CDR解决方案有以下几种:
第一,发送端发送时钟信号和数据给接收端,比如HDMI协议。接收端用锁相环接收时钟信号,锁定频率,再用Phase Interpolator (PI)相位插值器电路对齐数据相位。这样的缺点是要多发一路时钟信号,这在很多应用中是无法实现的。并且数据需要特殊编码以保证足够的0、1转换以确定正确相位,比如8B10B,Manchester编码。
第二,发送端先发送时钟信号,等接收端锁相环锁定频率以后,再发数据。接收端锁相环有两个模式,先开启频率锁定模式,锁定时钟信号的频率,再开启相位锁定模式,锁定数据相位。这样的缺点是发送端不能确定接收端是否频率锁定了,该在何时切换成数据。并且在数据模式如果接收端失锁,就无法恢复,因为无法通知发送端重新发送时钟信号。所以很多***需要单独的辅助通道完成发送端和接收端的握手协议,比如Display Port协议。同时数据需要特殊编码以保证足够的0、1转换以确定正确相位,比如8B10B,Manchester编码。
第三,发送端和接收端都有自己的***时钟,并严格规定***时钟的频率误差和发送数据的频率。这样接收端就可以基本和发送数据频率同步,但有微小误差。在这种情况下,锁相环在相位锁定模式可以锁定发送数据的频率和相位。这种方法的缺点是,发送端和接收端都需要辅助时钟,增加***成本。并且发送的数据必须是固定频率和特殊编码以保证足够的0、1转换以确定正确相位,比如8B10B,Manchester编码。
为解决上述问题,亟待提供一种提取输入信号频率相位的方法及数字信号传输***,解决依赖辅助时钟且无法适用于数据频率范围较大的问题。
发明内容
本发明的一个目的是提出一种提取输入信号频率相位的方法,利用锁相环直接进行频率和相位的锁定,以达到无需辅助时钟,且不限用于任何数据频率范围的效果,扩大了适用范围。
本发明的另一个目的是提出一种数字信号传输***,通过上述提取输入信号频率相位的方法,以达到结构简单,且有利于扩大其适用范围的效果。
为达此目的,本发明采用以下技术方案:
一种提取输入信号频率相位的方法,包括如下步骤:
S1,发送端输入数据;
S2,所述数据在满足预设条件时选择性通过转换模块,并由所述转换模块转化为相应的信号,所述预设条件为所述数据为01或10跳变的编码;
S3,所述信号发送给接收端的检测模块,然后输入给所述接收端的锁相环;以及
S4,所述锁相环锁定所述数据的频率和相位。
作为一种可选方案,步骤S2中,所述数据为01或10跳变的编码时,所述数据通过所述转换模块,且所述转换模块能够将其转化为01跳变加10跳变的信号。
作为一种可选方案,步骤S4中所述锁相环锁定所述数据的频率和相位的方法包括以下步骤:
S41,初始化所述锁相环的压控振荡器到最高频率;以及
S42,判断所述锁相环是否锁定所述信号,并根据判断结构确定是否完成锁定。
作为一种可选方案,步骤S42中,如果所述锁相环和所述信号的周期性上升沿同步,则所述锁相环锁定所述信号的频率和相位,完成锁定。
作为一种可选方案,步骤S42中,如果所述锁相环没有锁定所述信号的频率,则步骤S42后还包括:
S43,所述锁相环走向低频;
S44,判断所述锁相环的频率是否大于所述锁相环的最低频率;以及
S45,如果是,则重说步骤S42和步骤S44。
作为一种可选方案,如果步骤S44中,所述锁相环的频率等于最低频率,则重复步骤S41~步骤S45,直到所述锁相环锁定所述信号的频率和相位。
作为一种可选方案,步骤S4还包括:
S5,所述锁相环发送结果向所述接收端的采样模块。
作为一种可选方案,步骤S2中,如果所述数据不满足预设条件时,包括所述数据为具有固定频率的编码时,则所述数据直接发送给采样模块。
作为一种可选方案,所述检测模块为频率相位检测器,和/或所述转换模块为XOR电路。
一种数字信号传输***,用于实现如上所述的提取输入信号频率相位的方法,所述数字信号传输***包括:
发送端,用于发送数据;以及
接收端,所述接收端包括依次连接的转换模块、检测模块和锁相环,所述连接为信号连接和/或电连接,所述锁相环被配置为锁定所述数据的频率和相位。
本发明的有益效果为:
本发明提供一种提取输入信号频率相位的方法,该提取输入信号频率相位的方法包括如下步骤:S1,发送端输入数据;S2,数据选择性通过转换模块,并由转换模块转化为相应的信号;S3,信号发送给接收端的检测模块,然后输入给接收端的锁相环;以及S4,锁相环锁定数据的频率和相位。该方法通过转换模块转换信号后,使发送端输出的数据转换成类似时钟信号,以便于锁相环能够锁定其频率和相位,无需借助辅助时钟或者单独的时钟信号,有利于简化信号频率和相位的提取办法。同时,该方法能够实现随机锁定,对输入的数据的频率范围没有限制,有利于扩大该方法的适用范围,提高了该方法的灵活性。
本发明还提供一种数字信号传输***,用于实现上述提取输入信号频率相位的方法。该数字信号传输***包括发送端和接收端。其中,发送端用于发送数据,接收端包括一箱连接的转换模块、检测模块以及锁相环,这里的连接可以是信号连接、电连接或者同时存在信号连接和电连接,以实现从发送端输出的数据能够通过在转换模块、检测模块以及锁相环之间转换、识别并锁定其频率和相位,且锁相环用于锁定数据的频率和相位。该数字信号传输***结构简单,且有利于扩大其适用范围。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对本发明实施例描述中所需要使用的附图作简单的介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据本发明实施例的内容和这些附图获得其他的附图。
图1是本发明实施例提供的数字信号传输***的结构示意图;
图2是本发明实施例提供的提取输入信号频率相位的方法的逻辑图;
图3是本发明实施例提供的XOR数据转化示意图;
图4是本发明实施例提供的锁相环锁定数据的频率和相位的方法的逻辑图;
图5为本发明实施例提供的Manchester 编码的每一个BIT的电平变化示意图;
图6为Automotive High-Definition Link 编码里面的电平变化示意图。
图中标记如下:
100-发送端;
200-接收端;210-转换模块;220-检测模块;230-锁相环;240-采样模块。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分结构而非全结构。
在本发明的描述中,除非另有明确的规定和限定,术语“相连”、“连接”、“固定”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内结构的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
在本实施例的描述中,术语“上”、“下”、“左”、“右”等方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述和简化操作,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”仅仅用于在描述上加以区分,并没有特殊的含义。
如图1所示,本实施例提供一种数字信号传输***,该数字信号传输***包括发送端100和接收端200。其中,发送端100用于发送数据,接收端200用于接收来自发送端100的数据并锁定频率和相位。具体地,接收端200包括一箱连接的转换模块210、检测模块220以及锁相环230,这里的连接可以是信号连接、电连接或者同时存在信号连接和电连接,以实现从发送端100输出的数据能够通过在转换模块210、检测模块220以及锁相环230之间转换、识别并锁定其频率和相位。
请参见图1和图2,本实施例还提供一种提取输入信号频率相位的方法,通过上述数字信号传输***实现提取从发送端100输入信号的频率相位。具体地,该提取输入信号频率相位的方法包括如下步骤:
S1,发送端100输入数据;
S2,数据在满足预设条件时选择性通过转换模块210,并由转换模块210转化为相应的信号,所述预设条件为所述数据为01或10跳变的编码;
S3,信号发送给接收端200的检测模块220,然后输入给接收端200的锁相环230;以及
S4,锁相环230锁定数据的频率和相位。
该方法通过转换模块210转换信号后,使发送端100输出的数据转换成类似时钟信号,以便于锁相环230能够锁定其频率和相位,无需借助辅助时钟或者单独的时钟信号,有利于简化信号频率和相位的提取办法。同时,该方法能够实现随机锁定,对输入的数据的频率范围没有限制,有利于扩大该方法的适用范围,提高了该方法的灵活性。
通过上述提取输入信号频率相位的方法,有利于简化数字信号传输***,扩大其适用范围。
具体而言,步骤S2中,如果数据为01或10跳变的编码,则数据通过转换模块210,且转换模块210能够将其转化为01跳变加10跳变的信号,即利用数据传输编码中固定周期的电平转换,转化成类似时钟信号,使该方法能够适用于所有符合上述规律的输入数据,有利于保证本方法的适用范围。例如,Manchester 编码,每一个BIT都会有一个电平变化,0→01;1→10,参见图5。
可选地,检测模块210为频率相位检测器,以便于能够自动实现频率相位的检测。同时,转换模块210可以为XOR电路,XOR电路能够实现将01或10跳变的编码转化为01跳变加10跳变的类似于时钟信号的信号,以便于锁相环230锁定信号,从而简化该方法的实施难度。如图3所示,因为锁相环230只能锁定时钟信号的上升沿或下降沿,01或10电平变化通过XOR电路可以产生类似时钟的信号,即使是延时的数据,也不会对转换结果造成影响,有利于保证转化的精确性。S0、S1可以视为时钟信号的上升沿。这样就可以把数据转化成类似时钟信号。里面有固定频率的时钟上升沿,还有其他数据的没有固定频率的上升沿。
与此同时,步骤S2中,如果数据不满于预设条件时,包括数据为具有固定频率的编码时,则数据直接发送给采样模块240,从而使该方法能够适用于不同类型的数据,也就是说只有数据在满足为01或10跳变的编码这种情况下时,才通过转换模块210进行转换,在其他情况下数据都是直接发送给采样模块,例如一般数据是具有固定频率的编码。示例性地,Automotive High-Definition Link 编码里面S0、S1的电平变化,如图6,S0、S1是固定周期的跳变,其他可以是任意N BIT的数字,其中Random data N bits含义为随机数据N位数。这样周期性出现的电平变化和发送数据的频率有倍数关系,可以从中提取和数据同步的频率信息。
如图4所示,由于类似时钟信号还含有其他上升沿,锁相环230会受到干扰。为了避免这一问题,本实施例中,步骤S4中锁相环230锁定数据的频率和相位的方法包括以下步骤:
S41,初始化锁相环230的压控振荡器到最高频率;以及
S42,判断锁相环230是否锁定信号,并根据判断结构确定是否完成锁定。
该步骤使锁相环230从压控振荡器到最高频率开始逐一尝试锁定信号,有利于提高该提取输入信号频率相位的方法的准确性。
步骤S42中,如果锁相环230和信号的周期性上升沿同步,则锁相环230锁定信号的频率和相位,完成锁定。
步骤S42中,如果锁相环230没有锁定信号的频率,则步骤S42后还包括:
S43,锁相环230走向低频;
S44,判断锁相环230的频率是否大于锁相环230的最低频率;以及
S45,如果是,则重说步骤S42和步骤S44。
即锁相环230通过逐渐向低频调整再尝试锁定信号频率和相位,以达到注意锁定的效果,从而避免发生遗漏,提高稳定性和准确性。
当锁相环230在不能锁定信号频率和相位并持续走向低频时,经过一段时间,锁相环230的频率会达到最低值,同时在这一过程中可能存在一直未能实现锁定的频率和相位的目的。为了解决这一问题,如果步骤S44中,锁相环230的频率等于最低频率,则重复步骤S41~步骤S45,直到锁相环230锁定信号的频率和相位。改变锁相环230锁定轨迹,从最高频到最低频查找锁定,以便实现锁定,使该方法实现随机锁定,对数据的数据频率没有限定,有利于最大化该方法的适用范围。可选地,锁相环230每次调低的最低频率可能不同,避免锁定最低频率后锁相环无法锁定。
步骤S4还包括:
S5,锁相环230发送结果向接收端的采样模块240。从而实现锁相环230锁定结果的保存和记录。
注意,以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解,本发明不受上述实施方式的限制,上述实施方式和说明书中描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下,本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明范围内,本发明的要求保护范围由所附的权利要求书及其等效物界定。
Claims (10)
1.一种提取输入信号频率相位的方法,其特征在于,包括如下步骤:
S1,发送端(100)输入数据;
S2,所述数据在满足预设条件时选择性通过转换模块(210),并由所述转换模块(210)转化为相应的信号,所述预设条件为所述数据为01或10跳变的编码;
S3,所述信号发送给接收端(200)的检测模块(220),然后输入给所述接收端(200)的锁相环(230);以及
S4,所述锁相环(230)锁定所述数据的频率和相位。
2.根据权利要求1所述的提取输入信号频率相位的方法,其特征在于,步骤S2中,当如果所述数据为01或10跳变的编码时,所述数据通过所述转换模块(210),且所述转换模块(210)能够将其转化为01跳变加10跳变的信号。
3. 根据权利要求1所述的提取输入信号频率相位的方法,其特征在于,步骤S4中所述锁相环(230)锁定所述数据的频率和相位的方法包括以下步骤:
S41,初始化所述锁相环(230)的压控振荡器到最高频率;以及
S42,判断所述锁相环(230)是否锁定所述信号,并根据判断结构确定是否完成锁定。
4.根据权利要求3所述的提取输入信号频率相位的方法,其特征在于,步骤S42中,如果所述锁相环(230)和所述信号的周期性上升沿同步,则所述锁相环(230)锁定所述信号的频率和相位,完成锁定。
5.根据权利要求3所述的提取输入信号频率相位的方法,其特征在于,步骤S42中,如果所述锁相环(230)没有锁定所述信号的频率,则步骤S42后还包括:
S43,所述锁相环(230)走向低频;
S44,判断所述锁相环(230)的频率是否大于所述锁相环(230)的最低频率;以及
S45,如果是,则重复步骤S42和步骤S44。
6.根据权利要求5所述的提取输入信号频率相位的方法,其特征在于,如果步骤S44中,所述锁相环(230)的频率等于最低频率,则重复步骤S41~步骤S45,直到所述锁相环(230)锁定所述信号的频率和相位。
7.根据权利要求1~6任一项所述的提取输入信号频率相位的方法,其特征在于,步骤S4还包括:
S5,所述锁相环(230)向所述接收端(200)的采样模块(240)发送结果。
8.根据权利要求1~6任一项所述的提取输入信号频率相位的方法,其特征在于,步骤S2中,如果所述数据不满足预设条件,包括所述数据为具有固定频率的编码时,所述数据直接发送给采样模块(240)。
9.根据权利要求1~6任一项所述的提取输入信号频率相位的方法,其特征在于,所述检测模块(220)为频率相位检测器,和/或所述转换模块(210)为XOR电路。
10. 一种数字信号传输***,其特征在于,用于实现如权利要求1~8任一项所述的提取输入信号频率相位的方法,所述数字信号传输***包括:
发送端(100),用于发送数据;以及
接收端(200),所述接收端(200)包括依次连接的转换模块(210)、检测模块(220)和锁相环(230),所述连接为信号连接和/或电连接,所述锁相环(230)被配置为锁定所述数据的频率和相位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311022786.2A CN116743158B (zh) | 2023-08-15 | 2023-08-15 | 提取输入信号频率相位的方法及数字信号传输*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311022786.2A CN116743158B (zh) | 2023-08-15 | 2023-08-15 | 提取输入信号频率相位的方法及数字信号传输*** |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116743158A true CN116743158A (zh) | 2023-09-12 |
CN116743158B CN116743158B (zh) | 2023-11-07 |
Family
ID=87919026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311022786.2A Active CN116743158B (zh) | 2023-08-15 | 2023-08-15 | 提取输入信号频率相位的方法及数字信号传输*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116743158B (zh) |
Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4688232A (en) * | 1985-03-08 | 1987-08-18 | International Computers Limited | Decoder for Manchester encoded data |
US4862484A (en) * | 1988-01-21 | 1989-08-29 | Harris Corporation | Apparatus for clock recovery from digital data |
US5164966A (en) * | 1991-03-07 | 1992-11-17 | The Grass Valley Group, Inc. | Nrz clock and data recovery system employing phase lock loop |
JPH09148924A (ja) * | 1995-11-20 | 1997-06-06 | Fujitsu General Ltd | Pll回路 |
US5821818A (en) * | 1995-11-29 | 1998-10-13 | International Business Machines Corporation | Phase locked loop ciruit for a liquid crystal display |
US20060103476A1 (en) * | 2004-11-15 | 2006-05-18 | Via Technologies Inc. | Phase lock loop and the control method thereof |
US20100091921A1 (en) * | 2007-03-17 | 2010-04-15 | Nxp, B.V. | Fast powering-up of data commuication system |
CN102187580A (zh) * | 2008-10-13 | 2011-09-14 | 萨热姆防务安全公司 | 用于重建nrz信号时钟的装置和相关的传输*** |
US20140023169A1 (en) * | 2010-11-23 | 2014-01-23 | Power-One Italy S.P.A. | Method and Circuit for Clock Recovery of a Data Stream Description |
US20150023458A1 (en) * | 2013-07-18 | 2015-01-22 | Rf Micro Devices, Inc. | Clock and data recovery using dual manchester encoded data streams |
CN105634480A (zh) * | 2015-12-21 | 2016-06-01 | 航天恒星科技有限公司 | 宽带电荷泵锁相环及动态阈值自动频率调谐方法 |
CN106341128A (zh) * | 2016-09-13 | 2017-01-18 | 龙迅半导体(合肥)股份有限公司 | 一种音频时钟恢复的方法和装置 |
CN107078743A (zh) * | 2014-08-19 | 2017-08-18 | ams有限公司 | 用于时钟和数据恢复的电路布置和方法 |
CN111698053A (zh) * | 2020-06-16 | 2020-09-22 | 中国科学院国家授时中心 | 一种利用曼彻斯特编码的光纤时间频率传递***及方法 |
CN113114232A (zh) * | 2021-03-17 | 2021-07-13 | 中国电子科技集团公司第二十九研究所 | 一种压控振荡器频率校准电路和校准方法 |
US20230079791A1 (en) * | 2020-06-24 | 2023-03-16 | Zte Corporation | Clock sending apparatus and method, and clock receiving apparatus and method |
-
2023
- 2023-08-15 CN CN202311022786.2A patent/CN116743158B/zh active Active
Patent Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4688232A (en) * | 1985-03-08 | 1987-08-18 | International Computers Limited | Decoder for Manchester encoded data |
US4862484A (en) * | 1988-01-21 | 1989-08-29 | Harris Corporation | Apparatus for clock recovery from digital data |
US5164966A (en) * | 1991-03-07 | 1992-11-17 | The Grass Valley Group, Inc. | Nrz clock and data recovery system employing phase lock loop |
JPH09148924A (ja) * | 1995-11-20 | 1997-06-06 | Fujitsu General Ltd | Pll回路 |
US5821818A (en) * | 1995-11-29 | 1998-10-13 | International Business Machines Corporation | Phase locked loop ciruit for a liquid crystal display |
US20060103476A1 (en) * | 2004-11-15 | 2006-05-18 | Via Technologies Inc. | Phase lock loop and the control method thereof |
US20100091921A1 (en) * | 2007-03-17 | 2010-04-15 | Nxp, B.V. | Fast powering-up of data commuication system |
CN102187580A (zh) * | 2008-10-13 | 2011-09-14 | 萨热姆防务安全公司 | 用于重建nrz信号时钟的装置和相关的传输*** |
US20140023169A1 (en) * | 2010-11-23 | 2014-01-23 | Power-One Italy S.P.A. | Method and Circuit for Clock Recovery of a Data Stream Description |
US20150023458A1 (en) * | 2013-07-18 | 2015-01-22 | Rf Micro Devices, Inc. | Clock and data recovery using dual manchester encoded data streams |
CN107078743A (zh) * | 2014-08-19 | 2017-08-18 | ams有限公司 | 用于时钟和数据恢复的电路布置和方法 |
CN105634480A (zh) * | 2015-12-21 | 2016-06-01 | 航天恒星科技有限公司 | 宽带电荷泵锁相环及动态阈值自动频率调谐方法 |
CN106341128A (zh) * | 2016-09-13 | 2017-01-18 | 龙迅半导体(合肥)股份有限公司 | 一种音频时钟恢复的方法和装置 |
CN111698053A (zh) * | 2020-06-16 | 2020-09-22 | 中国科学院国家授时中心 | 一种利用曼彻斯特编码的光纤时间频率传递***及方法 |
US20230079791A1 (en) * | 2020-06-24 | 2023-03-16 | Zte Corporation | Clock sending apparatus and method, and clock receiving apparatus and method |
CN113114232A (zh) * | 2021-03-17 | 2021-07-13 | 中国电子科技集团公司第二十九研究所 | 一种压控振荡器频率校准电路和校准方法 |
Also Published As
Publication number | Publication date |
---|---|
CN116743158B (zh) | 2023-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2183674B1 (en) | Transmitter and receiver connected through a serial channel | |
US4608702A (en) | Method for digital clock recovery from Manchester-encoded signals | |
US6628112B2 (en) | System and method for detecting phase offset in a phase-locked loop | |
US4821297A (en) | Digital phase locked loop clock recovery scheme | |
US20050135527A1 (en) | Data recovery method and data recovery circuit | |
US20060198463A1 (en) | Device for converting a transmitted signal into a digital signal | |
JPH10308731A (ja) | クロック信号発生方法およびクロック発生器 | |
US5621755A (en) | CMOS technology high speed digital signal transceiver | |
US5905759A (en) | Data decoding circuit, voltage-controlled oscillation circuit, data decoding system and electronic equipment | |
CN102684653A (zh) | 一种数字同步脉冲无线低抖动传输方法 | |
CN116743158B (zh) | 提取输入信号频率相位的方法及数字信号传输*** | |
US7415089B2 (en) | High-speed serial link clock and data recovery | |
CN114142852B (zh) | 一种适用于pam4信号的高速突发模式时钟数据恢复电路 | |
TW200306733A (en) | PLL for clock recovery with initialization sequence | |
US4873524A (en) | Decoding unit for CMI-encoded signals | |
CN116527038A (zh) | 数字时钟频率***、高速串行接口芯片 | |
EP1154596B1 (en) | Digital signal detector, digital demodulator, method for detecting a digital signal, and method for synchronus detecting by a digital demodulator | |
US11646862B2 (en) | Reception device and transmission and reception system | |
KR101985082B1 (ko) | 위상 고정 루프 회로를 이용하지 않는 순수 디지털 클록 데이터 복원 장치 | |
US7136446B2 (en) | Method and apparatus for data and clock recovery in a biphase-coded data signal | |
US6959051B2 (en) | Clock regenerator for use in demodulating digital modulated signals | |
EP2164215A1 (en) | Method and device for serial transmission of digital data | |
JP2778509B2 (ja) | 時間ダイバーシティ通信方法及びその装置 | |
JP3157029B2 (ja) | データ受信装置 | |
EP0534180A2 (en) | MSK signal demodulating circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: Room 409, Building 2, No. 2966 Jinke Road, Pudong New Area, Shanghai, August 2012 Applicant after: Kangzhi integrated circuit (Shanghai) Co.,Ltd. Address before: Room 302, Building 1, No. 2966 Jinke Road, China (Shanghai) Pilot Free Trade Zone, Pudong New Area, Shanghai, 201208 Applicant before: Kangzhi integrated circuit (Shanghai) Co.,Ltd. |
|
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |