CN116722742A - 具有n沟道高侧开关的高电压开关调节器 - Google Patents

具有n沟道高侧开关的高电压开关调节器 Download PDF

Info

Publication number
CN116722742A
CN116722742A CN202310203848.3A CN202310203848A CN116722742A CN 116722742 A CN116722742 A CN 116722742A CN 202310203848 A CN202310203848 A CN 202310203848A CN 116722742 A CN116722742 A CN 116722742A
Authority
CN
China
Prior art keywords
circuit
switches
series
switch
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310203848.3A
Other languages
English (en)
Inventor
B·阮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Empower Semiconductor Inc
Original Assignee
Empower Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Empower Semiconductor Inc filed Critical Empower Semiconductor Inc
Publication of CN116722742A publication Critical patent/CN116722742A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/01—Resonant DC/DC converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Amplifiers (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

本公开涉及具有n沟道高侧开关的高电压开关调节器。在一个方面，一种电路包括：功率输入端子和输出端子；高侧电路，该高侧电路耦合在功率输入端子与输出端子之间，其中，该高侧电路包括第一多个串联连接的开关；和低侧电路，该低侧电路耦合在输出端子与接地之间，其中，该低侧电路包括第二多个串联连接的开关，其中功率输入端子与输出端子之间的第一电压分布在第一多个串联连接的开关上，其中输出端子与接地之间的第二电压分布在第二多个串联连接的开关上。在另一方面，高侧电路和低侧电路被布置成将施加到第一多个开关和第二多个开关中的每个开关的最大电压限制为功率输入端子处的电压的分数。

Description

具有n沟道高侧开关的高电压开关调节器
相关申请的交叉引用
本申请要求于2022年3月7日提交的名称为“High Voltage SwitchingRegulatorWith N-Channel High-Side Switches(具有n沟道高侧开关的高电压开关调节器)”的美国临时专利申请序列号63/317,460的优先权，该专利申请全文出于所有目的以引用方式并入本文。
技术领域
所描述的实施方案整体涉及电压调节器，并且更具体地，本实施方案涉及高电压开关调节器。
背景技术
当今消费者可获得各种各样的电子装置。这些装置中的许多具有由已调节的低电压DC电源供电的集成电路。这些低电压电源常常由使用来自电池或其他电源的更高电压输入的专用功率转换器电路产生。在一些应用中，专用功率转换器电路可能是电子装置的最大功率耗散组件之一，且有时会比其供电的集成电路消耗更多空间。随着电子装置变得更复杂和更紧凑，需要更高效的功率转换器电路。
发明内容
在一些实施方案中，公开了一种电路。该电路包括：功率输入端子和输出端子；高侧电路，该高侧电路耦合在功率输入端子与输出端子之间，其中，该高侧电路包括第一多个串联连接的开关；和低侧电路，该低侧电路耦合在输出端子与接地之间，其中，该低侧电路包括第二多个串联连接的开关，其中，功率输入端子与输出端子之间的第一电压分布在第一多个串联连接的开关上，其中，输出端子与接地之间的第二电压分布在第二多个串联连接的开关上。
在一些实施方案中，高侧电路和低侧电路被布置成将施加到第一多个开关中的每个开关和第二多个开关中的每个开关的最大电压限制为功率输入端子处的电压的分数。
在一些实施方案中，该分数的值为1/3或更小。
在一些实施方案中，第一多个串联连接的开关中的每个开关是N沟道金属氧化物半导体晶体管(NMOS)。
在一些实施方案中，第二多个串联连接的开关中的每个开关是N沟道金属氧化物半导体晶体管(NMOS)。
在一些实施方案中，电路还包括第一自举电路，该第一自举电路被布置成由第一对自举控制开关控制，该第一对自举控制开关使第一自举电路选择性地在充电配置与放电配置之间转换，该充电配置为第一自举电路充电，该放电配置提供用于接通第一多个串联连接的开关中的第二开关的电荷。
在一些实施方案中，公开了一种电路。该电路包括：功率输入端子和输出端子；高侧电路，该高侧电路耦合在功率输入端子与输出端子之间，其中该高侧电路包括第一多个串联连接的开关；低侧电路，该低侧电路耦合在输出端子与接地之间，其中该低侧电路包括第二多个串联连接的开关；和高侧驱动器电路，该高侧驱动器电路连接到第一多个串联连接的开关中的第一开关的栅极端子；其中，第一多个串联连接的开关中的第二开关的栅极端子通过第一自举电容器连接到第一多个串联连接的开关中的第一开关的漏极端子。
在一些实施方案中，该电路还包括低侧驱动器电路，该低侧驱动器电路连接到第二多个串联连接的开关中的第一开关的栅极端子。
在一些实施方案中，第二多个串联连接的开关中的第二开关的栅极端子通过第二自举电容器连接到第二多个串联连接的开关中的第一开关的漏极端子。
在一些实施方案中，高侧电路和低侧电路被布置成将施加到第一多个串联连接的开关中的每个开关和第二多个串联连接的开关中的每个开关的最大电压限制为功率输入端子处的电压的分数。
在一些实施方案中，该电路还包括第一自举电路，该第一自举电路被布置成由第一对自举控制开关控制，该第一对自举控制开关使第一自举电路选择性地在充电配置与放电配置之间转换，该充电配置为第一自举电路充电，该放电配置提供用于接通第一多个串联连接的开关中的第二开关的电荷。
在一些实施方案中，公开了一种电路。该电路包括：功率输入端子和输出端子；高侧电路，该高侧电路耦合在功率输入端子与输出端子之间，其中该高侧电路包括第一多个串联连接的开关；低侧电路，该低侧电路耦合在输出端子与接地之间，其中该低侧电路包括第二多个串联连接的开关；并且其中，功率输入端子与输出端子之间的第一电压分布在第一多个串联连接的开关上；其中，输出端子与接地之间的第二电压分布在第二多个串联连接的开关上；高侧驱动器电路，该高侧驱动器电路连接到第一多个串联连接的开关中的第一开关的栅极端子；其中，第一多个串联连接的开关中的第二开关的栅极端子通过第一自举电容器连接到第一多个串联连接的开关中的第一开关的漏极端子。
附图说明
图1示出根据本公开的实施方案的串联堆叠的DC-DC电压调节器电路；
图2示出由图1的DC-DC电压调节器电路使用的高侧和低侧控制信号的时序图；
图3示出根据本公开的实施方案的在当图1的电压调节器电路的高侧区段有效时的第一时间段期间图1的电压调节器电路的等效电路；
图4示出根据本公开的实施方案的在当图1的电压调节器电路的低侧区段有效时的第二时间段期间图1的电压调节器电路的等效电路；
图5A示出根据本公开的实施方案的图1的电压调节器电路的第一自举开关和第二自举开关的示意图；
图5B示出根据本公开的实施方案的图1的电压调节器电路的第三自举开关和第四自举开关的示意图；并且
图6示出根据本公开的实施方案的图1的电压调节器电路的第五自举开关和第六自举开关的示意图。
具体实施方式
本文中所公开的电路和相关技术整体涉及电压调节器。更确切地说，本文中所公开的电路、装置和相关技术涉及串联堆叠的直流到直流(DC-DC)电压调节器。在一些实施方案中，串联堆叠的DC-DC电压调节器可采用在短沟道互补金属氧化物半导体(CMOS)工艺中形成的开关，然而可使用任何其他合适类型的半导体开关并且其在本发明的范围内。在各种实施方案中，开关可包括N沟道金属氧化物半导体晶体管(NMOS)。在一些实施方案中，串联堆叠的DC-DC电压调节器可以是将共源共栅NMOS晶体管用于高侧开关和低侧开关两者的降压转换器。与使用PMOS晶体管的电压调节器相比，使用NMOS晶体管作为高侧开关可使得电压调节器能够在相对宽的输入电压范围内操作。此外，与使用PMOS晶体管的电压调节器相比，使用NMOS晶体管可允许相对较高的操作效率，因为与其PMOS对应物相比，NMOS晶体管具有相对较高的沟道迁移率和相对较低的阈值电压。
在一些实施方案中，公开了可实现串联堆叠的NMOS电压调节器中的电压应力平衡的电路和相关技术。电压应力平衡可允许功率输入电压跨若干NMOS晶体管分布，使得单个晶体管可遇到相对较低的电压，这些相对较低的电压完全处于其操作的安全操作区域(SOA)内。在各种实施方案中，公开了一种用于自驱动堆叠式NMOS晶体管中的一些NMOS晶体管的方法，其中电压调节器自身被布置成驱动堆叠式NMOS晶体管中的一些NMOS晶体管。以此方式，可消除对NMOS晶体管的单独驱动器的使用，从而导致电压调节器的相对较高的操作效率。在一些实施方案中，可在堆叠式NMOS电压调节器中采用自举电容器以提供对堆叠式NMOS晶体管中的一些NMOS晶体管的驱动。此外，可使用堆叠式NMOS晶体管来执行对自举电容器的电荷的补充。这可导致功率损耗减少，使得电压调节器的整体操作效率得到改善。本文中描述了各种发明性实施方案，包括方法、过程、***、装置等。
现将相对于附图描述若干例示性实施方案，该附图形成本发明的一部分。以下描述仅提供实施方案，且并不意图限制本公开的范围、适用性或配置。实际上，实施例的以下描述将为所属领域的技术人员提供用于实施一个或多个实施例的启迪性描述。应理解，可在不脱离本公开的精神和范围的情况下对元件的功能和布置做出各种改变。在以下描述中，出于解释的目的，阐述特定细节以便提供对某些发明性实施例的透彻理解。然而，将显而易见，可在没有这些特定细节的情况下实践各种实施例。图和描述并不旨在为限制性的。本文中使用词语“示例”或“示例性”来表示“充当示例、实例或说明”。本文中描述为“示例性”或“示例”的任何实施方案或设计未必被解释为比其他实施方案或设计优选或有利。
图1示出根据本公开的实施方案的串联堆叠的DC-DC电压调节器电路100。电压调节器电路100可在输入节点102处接收输入电压Vin并且在输出节点158处提供输出电压Vo。电压调节器电路100可包括高侧区段，该高侧区段可包括以串联堆叠配置连接的第一NMOS晶体管104、第二NMOS晶体管124以及第三NMOS晶体管144。电压调节器电路100可进一步包括低侧区段，该低侧区段可包括以串联堆叠配置连接的第四NMOS晶体管164、第五NMOS晶体管186以及第六NMOS晶体管190。在一些实施方案中，可在高侧区段和低侧区段中的每一者中使用四个或更多个堆叠式NMOS晶体管。电压调节器电路100的操作电压可大于堆叠中所使用的单个NMOS晶体管的击穿电压的值的三倍。如受益于本公开的本领域的普通技术人员所了解的，电压调节器电路100的操作电压可更高，这取决于所使用的堆叠式晶体管的数量。
第一NMOS晶体管104可具有漏极106、栅极108和源极110。第一NMOS晶体管104的漏极106可连接到输入节点102。第二NMOS晶体管124可具有漏极122、栅极126和源极128。第一NMOS晶体管104的源极110可在节点119处连接到第二NMOS晶体管124的漏极122。第三NMOS晶体管144可具有漏极142、栅极146和源极148。第二NMOS晶体管124的源极128可在节点138处连接到第三NMOS晶体管144的漏极142。第三NMOS晶体管144的源极可连接到具有电压Vx的中间节点156。
第四NMOS晶体管164可具有漏极166、栅极170和源极168。第四NMOS晶体管164的漏极166可连接到中间节点156。第五NMOS晶体管186可具有漏极185、栅极188和源极187。第四NMOS晶体管164的源极168可在节点145处连接到第五NMOS晶体管186的漏极185。第六NMOS晶体管190可具有漏极189、栅极192和源极191。第五NMOS晶体管186的源极187可在节点147处连接到第六NMOS晶体管190的漏极189。第六NMOS晶体管190的源极可连接到接地节点195。
电压调节器电路100可进一步包括连接在输出节点158与中间节点156之间的电感器159。输出电容器160可连接在输出节点158与接地节点195之间。负载电阻器162可连接在输出节点158与接地节点195之间。电压调节器电路100可包括第一驱动器150和第二驱动器193。第一驱动器150的功率节点可连接到节点130，并且第一驱动器150的低节点可连接到中间节点156。高侧驱动器的输入节点152可由控制信号高侧接通(HS_ON)驱动，并且第一驱动器150的输出端可连接到第三NMOS晶体管144的栅极146。第二驱动器193的功率节点可连接到节点180，并且第二驱动器193的低节点可连接到接地节点195。低侧驱动器的输入节点194可由控制信号低侧接通(LS_ON)驱动，并且第二驱动器193的输出端可连接到栅极192。在一些实施方案中，控制器(未示出)可生成控制信号HS_ON和LS_ON。电压调节器电路100可分别使用第一驱动器150和第二驱动器193进行操作，以驱动其六个NMOS晶体管中的两个NMOS晶体管，而其他四个NMOS晶体管可以是自驱动的。以此方式，可节省功率，从而导致电压调节器电路100的操作效率相对较高。所公开的自驱动方法包括使用自举开关和电容器将相应NMOS晶体管的端子(栅极、源极、漏极)处的电压设置为期望值，而不使用驱动器来驱动NMOS晶体管。下面在图3和图4中进一步描述这种自驱动方法。
电压调节器电路100可进一步包括第一自举电容器140、第二自举电容器120和第三自举电容器139。电压调节器电路100可包括连接在节点112与节点118之间的第一自举开关114、连接在节点119与节点118之间的第二自举开关116、连接在节点130与节点136之间的第三自举开关132、连接在节点138与节点136之间的第四自举开关134、连接在节点172与节点176之间的第五自举开关174以及连接在节点172与节点180之间的第六自举开关178。节点118可连接到电压VDMH。在一些实施方案中，电压VDMH可以是具有值2Vin/3的DC电压。节点136可连接到电压VDML。在一些实施方案中，电压VDML可以是具有值Vin/3的DC电压。节点176可连接到电压VDMH并且节点180可连接到电压VDML。如受益于本公开的本领域的普通技术人员所了解的，可使用用于VDMH和VDML的其他合适电压值。
电压调节器电路100可进一步包括生成时钟信号197(Φ1)的第一时钟发生器电路196和生成时钟信号199(Φ2)的第二时钟发生器电路198。Φ1可用于驱动第一自举开关114、第二自举开关116、第三自举开关132、第四自举开关134以及第六自举开关178。Φ2可用于驱动第五自举开关174。在一些实施方案中，第一时钟发生器电路196可从控制器(未示出)接收控制信号并且基于所接收的控制信号生成Φ1。在各种实施方案中，第二时钟发生器电路198可从控制器(未示出)接收控制信号并且基于所接收的控制信号生成Φ2。
图2示出可用于操作图1所示的电压调节器电路100的信号HS_ON、LS_ON、Φ1和Φ2的时序图200。如图2所示，在第一时间段202期间，HS_ON和Φ2信号为高，而LS_ON和Φ1信号为低。在第二时间段204期间，HS_ON和Φ2信号为低，而LS_ON和Φ1信号为高。Φ2可被生成为使得其在HS_ON变高之后变高，并且在HS_ON变低之前变低。Φ2与HS_ON之间的定时差可相对较小。例如，如果HS_ON保持高达5ns，则Φ2与HS_ON之间的定时差可在0.2ns至0.3ns的范围内。Φ1可被生成为使得其在LS_ON变低之前变低，并且在LS_ON变高之后变高。Φ1与LS_ON之间的定时差可相对较小。例如，如果LS_ON保持低至6ns，则Φ1与LS_ON之间的定时差可在0.2ns至0.3ns的范围内。受益于本公开的本领域的普通技术人员将了解，可使用HS_ON和LS_ON的其他合适的持续时间，并且可使用Φ2与HS_ON之间以及Φ1与LS_ON之间的其他合适的时间差。
图3示出在图2所示的第一时间段202期间图1所示的电压调节器电路100的等效电路300。如图3所示，描述了根据本公开的实施方案的在HS_ON和Φ2信号为高而LS_ON和Φ1信号为低的第一时间段202期间电压调节器电路100的操作。同时参考图1、图2和图3，通过第一驱动器150将HS_ON施加到第三NMOS晶体管144的栅极146，并且由于HS_ON为高，第三NMOS晶体管144被接通，从而将节点138拉到与Vx相同的电压。如下文进一步详细描述的，第一自举电容器140、第二自举电容器120和第三自举电容器139中的每一者两端的电压可具有值Vin/3，因此NMOS晶体管124的栅极到源极电压为Vin/3。因此，NMOS晶体管124被接通。因此，节点119被下拉至与Vx相同的电压。因此，第一NMOS晶体管104接通，因为其栅极到源极电压的值与第二自举电容器120两端的电压相同(即，Vin/3)。因此，所有三个NMOS晶体管104、124和144接通，从而导致Vx被上拉至与Vin相同的电压。接通这三个NMOS晶体管104、124和144的栅极电荷是从第一自举电容器140和第二自举电容器120汲取的。这三个NMOS晶体管104、124和144的栅极电压比Vin高出值Vin/3，即，这三个NMOS晶体管中的每一者的栅极电压为4Vin/3。
在第一时间段202期间，由于LS_ON信号为低，低侧区段NMOS晶体管164、186和190断开。为了使电压Vx均等地分布在低侧区段NMOS晶体管164、186和190的漏极到源极上，NMOS晶体管164的栅极170可通过第五自举开关174耦合到VDMH，因为Φ2为高，因此在该时间段期间第五自举开关174接通。以此方式，可将节点172处的电压设置为已知电压。此外，可设置节点147处的电压，因为节点172处的电压是已知的并且节点147通过第三自举电容器139连接到节点172。
图4示出在图2所示的第二时间段204期间图1所示的电压调节器电路100的等效电路400。如图4所示，描述了根据本公开的实施方案的在HS_ON和Φ2信号为低而LS_ON和Φ1信号为高的第二时间段204期间电压调节器电路100的操作。同时参考图1、图2和图4，通过第二驱动器193将LS_ON施加到第六NMOS晶体管190的栅极192，并且由于LS_ON为高，第六NMOS晶体管190被接通。第五NMOS晶体管186也被接通，因为其栅极188连接到具有值Vin/3的VDML，并且其被第六晶体管190下拉的源极187处于接地状态。第四NMOS晶体管164也被接通，因为其栅极170通过由于Φ1为高而接通的第六自举开关178连接到VDML，并且其被第五晶体管186下拉的源极168处于接地状态。第三自举电容器139的电荷可通过第六自举开关178和第六NMOS晶体管190进行补充，使得它可将其电压维持在或大致维持在VDML＝Vin/3。
在第二时间段204期间，在高侧区段中，因为Φ1为高，第一自举开关114、第二自举开关116、第三自举开关132和第四自举开关134分别接通。由于第三自举开关132接通，因此可从VDML补充第一自举电容器140的电荷。由于第一自举开关114接通，因此可从VDMH补充第二自举电容器120的电荷。因此，第一自举电容器140和第二自举电容器120两端的电压值处于或大致处于Vin/3。第二自举开关116和第四自举开关134可分别用于将节点119和节点138处的电压分别设置为2Vin/3和Vin/3。以此方式，可在第一NMOS晶体管104、第二NMOS晶体管124和第三NMOS晶体管144之间均等地分配电压应力。
在一些实施方案中，相比于低侧区段，可在高侧区段中使用更高数量的自举开关，以便在NMOS晶体管的漏极到源极之间均等地分配电压应力，因为相比于低侧区段中的栅极电压，108、126以及146处的栅极电压可分别经历相对更高的电压摆动，例如高达4Vin/3。因此，在高侧区段中的NMOS晶体管的开关节点(包括漏极和源极)之间可存在相对较多的电荷共享。因此，第二自举开关116和第四自举开关134可分别用于平衡高侧区段中的电压应力。
图5A示出根据本公开的实施方案的电路100的第一自举开关114和第二自举开关116的示意图。如图5A所示，第一自举开关114可包括串联连接的NMOS晶体管502和504。第二自举开关116可包括NMOS晶体管506。NMOS晶体管502、504和506可使用薄氧化物短沟道MOSFET来实现。以此方式，可节省管芯面积并且可减少功率损耗。NMOS晶体管502、504和506的击穿电压可以为Vin/3。如受益于本公开的本领域的普通技术人员所了解的，可使用NMOS晶体管502、504和506的击穿电压的其他合适值以及其他合适的开关类型和配置。
在所示出的实施方案中，第一自举开关114可包括两个NMOS晶体管502和504的堆叠，因为节点112可具有VDMH(2Vin/3)与4Vin/3之间的电压摆动，总电压应力为2Vin/3。NMOS晶体管502的栅极可连接到Vin，以便限制NMOS晶体管502和504上的电压应力。第二自举开关116可包括单个NMOS晶体管506，因为节点119可具有在VDMH(2Vin/3)与Vin之间的电压摆动，总电压应力为Vin/3。
NMOS晶体管504和506可由节点520处的电压控制。由于节点520处的电压可在两个DC电压电平之间摆动，因此可使用第一DC电平移位器500根据接收自控制器的信号生成节点520处的电压，其中所接收的信号通常可具有0V与Vin/3之间的值。如受益于本公开的本领域的普通技术人员所了解的，可使用用于所接收的信号的其他合适值。
图5B示出根据本公开的实施方案的电路100的第三自举开关132和第四自举开关134的示意图。如图5B所示，第三自举开关132可包括串联连接的NMOS晶体管516、508和510。第四自举开关134可包括串联连接的NMOS晶体管514和512。在所示出的实施方案中，第三自举开关132可包括三个NMOS晶体管516、508和510的堆叠，因为节点130可具有在VDMHL(Vin/3)与4Vin/3之间的电压摆动，总电压应力为Vin。NMOS晶体管508的栅极可连接到VDMH，以便将NMOS晶体管510上的电压应力限制为小于Vin/3。NMOS晶体管516的栅极可连接到节点119。节点119的变化可与节点130类似。以此方式，当高侧区段断开时，可将NMOS晶体管516上的电压应力限制为小于Vin/3。当高侧区段接通时，节点119处于Vin，从而将NMOS晶体管516和508上的电压应力限制为小于Vin/3。
如图5B所示，第四自举开关134可包括串联连接的NMOS晶体管514和512。NMOS晶体管514的栅极可连接到VDMH。以此方式，可将NMOS晶体管514和512上的电压应力限制为小于Vin/3。节点522处的电压控制NMOS晶体管510和512的栅极。第二电平移位器518可在节点522处生成电压以在VDML与VDMH之间摆动。
图6示出根据本公开的实施方案的电路100的第五自举开关174和第六自举开关178的示意图。如图6所示，第五自举开关174可包括PMOS晶体管602，而第六自举开关178可包括NMOS晶体管604。单个薄氧化物MOSFET可用于第五自举开关和第六自举开关中的每一者，因为节点172可在2Vin/3与Vin/3之间摆动。PMOS晶体管602的栅极610处的电压可由第三电平移位器606生成，其中PMOS晶体管602的栅极610处的电压可在VDMH与VDML之间摆动。NMOS晶体管604的栅极612处的控制电压可由第四电平移位器608生成，其中NMOS晶体管604的栅极612处的电压可在VDMH与VDML之间摆动。
受益于本公开的本领域的普通技术人员将理解，可存在控制电路100中的开关以便在开关之间均等地分配电压应力从而保持开关在它们的安全操作区域(SOA)内操作的替代方法。本领域的普通技术人员将进一步理解，可使用控制电路100中的开关的替代方法，以便优化轻负载效率，或使面积最小化，以及/或者使电磁干扰(EMI)最小化，并且此类方法在本公开的范围内。具体地，尽管在本文已经描述了示出特定的开关数量和配置的示例，但是应当理解，这些图仅用于示例性目的，并且其他实施方案可采用更少数量或更多数量的开关，以将开关维持在它们的SOA内。
尽管本文关于串联堆叠的DC-DC电压调节器电路的一个特定配置描述和示出了串联堆叠的DC-DC电压调节器电路，但是本公开的实施方案可适合与DC-DC电压调节器的其他配置一起使用。
在一些实施方案中，所描述的开关可由硅或任何其他合适的半导体材料形成。在各种实施方案中，图1、图5A、图5B和图6中所公开的MOSFET可全部形成于一个单个管芯阱内和/或单个单片管芯上。在一些实施方案中，所公开的串联堆叠的DC-DC电压调节器电路(包括晶体管和控制电路)可单片地集成到单个管芯上。在各种实施方案中，高侧区段和低侧区段可形成于单独的相应单个管芯上。在一些实施方案中，高侧区段和低侧区段与控制电路以及它们的任何组合可成组地形成于单独的管芯上，例如，高侧区段和低侧区段可形成于单个管芯上，并且控制电路可形成于单独的管芯上，或者高侧区段和低侧区段可形成于与控制电路相同的管芯上。在各种实施方案中，高侧区段和低侧区段以及控制电路可全部集成到一个电子封装中，例如但不限于集成到四边扁平无引脚(QFN)封装中，或集成到双边扁平无引脚(DFN)封装中，集成到球栅阵列(BGA)封装中。
在前述说明书中，已参考可随实施方式而变化的许多具体细节描述了本公开的实施方案。因此，本说明书和附图应视为示例性的而非限制性的意义。本公开的范围以及申请人预期为本公开的范围的唯一且排他的指示符是从本申请发布的一组权利要求的文字和等效范围，是此类权利要求发布的特定形式，包括任何随后的修正。在不脱离本公开的实施方案的精神和范围的情况下，可以以任何合适的方式组合特定实施方案的具体细节。
另外，诸如“底部”或“顶部”等的空间相对术语可用于描述元件和/或特征与另一元件和/或特征的关系，例如，如图中所示。将理解的是，空间相对术语旨在涵盖除了图中所描绘的取向之外的设备在使用和/或操作中的不同取向。例如，如果图中的设备被翻转，则被描述为“底部”表面的元件然后可以被取向为在其他元件或特征“上方”。设备可以以其他方式取向(例如，旋转90度或成其他取向)，并且在本文使用的空间相对描述符被相应地解释。
如本文所用，术语“和”、“或”以及“和/或”可以包括多种含义，这些含义也预期至少部分地取决于使用此类术语的上下文。通常，如果用于关联诸如A、B或C之类的列表，则“或”旨在表示A、B和C(此处以包括的意义使用)以及A、B或C(此处以排他的意义使用)。此外，如本文所用，术语“一个或多个”可以用于描述单数的任何特征、结构或特性，或者可以用于描述特征、结构或特性的一些组合。然而，应注意，这仅为示例性示例，并且受权利要求保护的主题不限于该示例。此外，如果用于关联诸如A、B或C之类的列表，则术语“……中的至少一者”可被解释为意指A、B和/或C的任何组合，诸如A、B、C、AB、AC、BC、AA、AAB、ABC、AABBCCC等。
在整个说明书中，对“一个示例”、“示例”、“某些示例”或“示例性实施方式”的提及意味着结合特征和/或示例描述的特定特征、结构或特性可以被包括在受权利要求保护的主题的至少一个特征和/或示例中。因此，短语“在一个示例中”、“在示例中”、“在某些示例中”、“在某些实施方式中”或其他类似短语在本说明书通篇各处的出现不一定都是指相同的特征、示例和/或限制。此外，特定特征、结构或特性可以在一个或多个示例和/或特征中组合。
在前述详细描述中，已阐述许多具体细节以提供对受权利要求保护的主题的透彻理解。然而，本领域技术人员将理解，可以在没有这些具体细节的情况下实践受权利要求保护的主题。在其他情况下，未详细描述本领域的普通技术人员将了解的方法和装置以免模糊受权利要求保护的主题。因此，预期受权利要求保护的主题不限于所公开的特定示例，而是这样的受权利要求保护的主题还可包含落在所附权利要求书的范围内的所有方面及其等效物。

Claims (20)

1.一种电路，所述电路包括：
功率输入端子和输出端子；
高侧电路，所述高侧电路耦合在所述功率输入端子与所述输出端子之间，其中所述高侧电路包括第一多个串联连接的开关；和
低侧电路，所述低侧电路耦合在所述输出端子与接地之间，其中所述低侧电路包括第二多个串联连接的开关；
其中，所述功率输入端子与所述输出端子之间的第一电压分布在所述第一多个串联连接的开关上；
其中，所述输出端子与所述接地之间的第二电压分布在所述第二多个串联连接的开关上。
2.根据权利要求1所述的电路，其中，所述高侧电路和所述低侧电路被布置成将施加到所述第一多个开关中的每个开关和所述第二多个开关中的每个开关的最大电压限制为所述功率输入端子处的电压的分数。
3.根据权利要求2所述的电路，其中，所述分数的值是1/3或更小。
4.根据权利要求1所述的电路，其中，所述第一多个串联连接的开关中的每个开关是N沟道金属氧化物半导体晶体管(NMOS)。
5.根据权利要求1所述的电路，其中，所述第二多个串联连接的开关中的每个开关是N沟道金属氧化物半导体晶体管(NMOS)。
6.根据权利要求1所述的电路，还包括第一自举电路，所述第一自举电路被布置成由第一对自举控制开关控制，所述第一对自举控制开关使所述第一自举电路选择性地在充电配置与放电配置之间转换，所述充电配置为所述第一自举电路充电，所述放电配置提供用于接通所述第一多个串联连接的开关中的第二开关的电荷。
7.一种电路，所述电路包括：
功率输入端子和输出端子；
高侧电路，所述高侧电路耦合在所述功率输入端子与所述输出端子之间，其中所述高侧电路包括第一多个串联连接的开关；
低侧电路，所述低侧电路耦合在所述输出端子与接地之间，其中所述低侧电路包括第二多个串联连接的开关；和
高侧驱动器电路，所述高侧驱动器电路连接到所述第一多个串联连接的开关中的第一开关的栅极端子；
其中，所述第一多个串联连接的开关中的第二开关的栅极端子通过第一自举电容器连接到所述第一多个串联连接的开关中的所述第一开关的漏极端子。
8.根据权利要求7所述的电路，还包括低侧驱动器电路，所述低侧驱动器电路连接到所述第二多个串联连接的开关中的第一开关的栅极端子。
9.根据权利要求8的电路，其中，所述第二多个串联连接的开关中的第二开关的栅极端子通过第二自举电容器连接到所述第二多个串联连接的开关中的所述第一开关的漏极端子。
10.根据权利要求7所述的电路，其中，所述高侧电路和所述低侧电路被布置成将施加到所述第一多个串联连接的开关中的每个开关和所述第二多个串联连接的开关中的每个开关的最大电压限制为所述功率输入端子处的电压的分数。
11.根据权利要求10所述的电路，其中，所述分数的值是1/3或更小。
12.根据权利要求7所述的电路，其中，所述第一多个串联连接的开关中的每个开关是N沟道金属氧化物半导体晶体管(NMOS)。
13.根据权利要求7所述的电路，其中，所述第二多个串联连接的开关中的每个开关是N沟道金属氧化物半导体晶体管(NMOS)。
14.根据权利要求7所述的电路，还包括第一自举电路，所述第一自举电路被布置成由第一对自举控制开关控制，所述第一对自举控制开关使所述第一自举电路选择性地在充电配置与放电配置之间转换，所述充电配置为所述第一自举电路充电，所述放电配置提供用于接通所述第一多个串联连接的开关中的所述第二开关的电荷。
15.一种电路，所述电路包括：
功率输入端子和输出端子；
高侧电路，所述高侧电路耦合在所述功率输入端子与所述输出端子之间，其中所述高侧电路包括第一多个串联连接的开关；
低侧电路，所述低侧电路耦合在所述输出端子与接地之间，其中所述低侧电路包括第二多个串联连接的开关；并且
其中，所述功率输入端子与所述输出端子之间的第一电压分布在所述第一多个串联连接的开关上；
其中，所述输出端子与所述接地之间的第二电压分布在所述第二多个串联连接的开关上；
高侧驱动器电路，所述高侧驱动器电路连接到所述第一多个串联连接的开关中的第一开关的栅极端子；
其中，所述第一多个串联连接的开关中的第二开关的栅极端子通过第一自举电容器连接到所述第一多个串联连接的开关中的所述第一开关的漏极端子。
16.根据权利要求15所述的电路，其中，所述高侧电路和所述低侧电路被布置成将施加到所述第一多个串联连接的开关中的每个开关和所述第二多个串联连接的开关中的每个开关的最大电压限制为所述功率输入端子处的电压的分数。
17.根据权利要求16所述的电路，其中，所述分数的值是1/3或更小。
18.根据权利要求15所述的电路，其中，所述第一多个串联连接的开关中的每个开关是N沟道金属氧化物半导体晶体管(NMOS)。
19.根据权利要求15所述的电路，其中，所述第二多个串联连接的开关中的每个开关是N沟道金属氧化物半导体晶体管(NMOS)。
20.根据权利要求15所述的电路，还包括第一自举电路，所述第一自举电路被布置成由第一对自举控制开关控制，所述第一对自举控制开关使所述第一自举电路选择性地在充电配置与放电配置之间转换，所述充电配置为所述第一自举电路充电，所述放电配置提供用于接通所述第一多个串联连接的开关中的所述第二开关的电荷。
CN202310203848.3A 2022-03-07 2023-03-06 具有n沟道高侧开关的高电压开关调节器 Pending CN116722742A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202263317460P 2022-03-07 2022-03-07
US63/317,460 2022-03-07

Publications (1)

Publication Number Publication Date
CN116722742A true CN116722742A (zh) 2023-09-08

Family

ID=87572238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310203848.3A Pending CN116722742A (zh) 2022-03-07 2023-03-06 具有n沟道高侧开关的高电压开关调节器

Country Status (4)

Country Link
US (1) US20230283182A1 (zh)
CN (1) CN116722742A (zh)
DE (1) DE102023105374A1 (zh)
TW (1) TW202401961A (zh)

Also Published As

Publication number Publication date
DE102023105374A1 (de) 2023-09-07
US20230283182A1 (en) 2023-09-07
TW202401961A (zh) 2024-01-01

Similar Documents

Publication Publication Date Title
EP3485561B1 (en) Driving charge pump circuits
US9917584B2 (en) Voltage converter integrated circuit with an integrated bootstrap capacitor
US7911192B2 (en) High voltage power regulation using two power switches with low voltage transistors
US7737767B2 (en) Control circuit and control method for charge pump circuit
US9236796B2 (en) Charge pump and method of having negative output voltage tracking positive output voltage thereof
US20090153122A1 (en) Dropper-type regulator
US20080094041A1 (en) Switched Capacitor Controller and Method Therefor
US20150311794A1 (en) Adaptive boost driver charging circuit
US10673334B2 (en) Method for operating a power converter circuit and power converter circuit
JP2005304226A (ja) 電源ドライバ回路及びスイッチング電源装置
US11196339B1 (en) Charge-pump for a gate driver of a switched DC/DC converter
US10686377B1 (en) Start-up method and apparatus for boost converters
US20160294285A1 (en) Efficient multi-mode dc-dc converter
US20130099846A1 (en) Driving circuit, semiconductor device having driving circuit, and switching regulator and electronic equipment using driving circuit and semiconductor device
JP6296082B2 (ja) 駆動装置
JP2009272415A (ja) 半導体装置
US20190081564A1 (en) Method and circuitry for sensing and controlling a current
JP2005304218A (ja) 電源ドライバ装置及びスイッチング電源装置
US11870343B1 (en) Switched capacitor recirculating converter circuits
US8183840B2 (en) Voltage converter
JP2018207276A (ja) ゲート駆動回路
US9627970B2 (en) Voltage converter and method for voltage conversion
US20230283182A1 (en) High voltage switching regulator with n-channel high-side switches
US20130162234A1 (en) Buck regulation of a boost regulator
JP2004072829A (ja) 半導体集積回路および電源回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination