CN116705935A - 一种倒装常压led芯片及其制备方法 - Google Patents

一种倒装常压led芯片及其制备方法 Download PDF

Info

Publication number
CN116705935A
CN116705935A CN202310817590.6A CN202310817590A CN116705935A CN 116705935 A CN116705935 A CN 116705935A CN 202310817590 A CN202310817590 A CN 202310817590A CN 116705935 A CN116705935 A CN 116705935A
Authority
CN
China
Prior art keywords
layer
type semiconductor
semiconductor layer
flip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310817590.6A
Other languages
English (en)
Inventor
杨谏
李敏华
付鸿飞
何安旺
刘兆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Qianzhao Photoelectric Co ltd
Original Assignee
Jiangxi Qianzhao Photoelectric Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Qianzhao Photoelectric Co ltd filed Critical Jiangxi Qianzhao Photoelectric Co ltd
Priority to CN202310817590.6A priority Critical patent/CN116705935A/zh
Publication of CN116705935A publication Critical patent/CN116705935A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供了一种倒装常压LED芯片及其制备方法，该倒装常压LED芯片利用绝缘膜层将倒装常压LED芯片全部包围起来，仅保留两个凹槽用于设置P电极和N电极，在后续焊接时能防止焊料溢出，与N型半导体层和P型半导体层连通而导致漏电等问题，可以达到与常规DE工序相同的作用，因此在本发明中无需采用DE工序，进而无需缩小P型半导体层的面积，提高了倒装常压LED芯片的发光面积；并且形成绝缘膜层的成本比DE工序成本低，进一步降低制备成本；绝缘膜层还能在封装后隔绝水汽进入，提高倒装常压LED芯片的可靠性；此外对边缘MESA做图形化处理，原本光路径为侧面出光的光经过图形化DBR后会变成背面出光，进而提高背面光强。

Description

一种倒装常压LED芯片及其制备方法
技术领域
本发明涉及半导体LED芯片制造技术领域，更具体地说，涉及一种倒装常压LED芯片及其制备方法。
背景技术
随着科学技术的不断发展，LED(Light Emitting Diode，发光二极管)作为新型的发光器件，与传统的发光器件相比，LED具有节能、环保、显色性与响应速度好等优点被广泛应用于人们的生活和工作中，为人们的日常生活带来了极大的便利。
目前现有技术中，在倒装常压LED芯片的制备过程中，通常对P型氮化镓层进行MESA光刻工艺形成MESA平台，再通过DE工序(DEEP ETCH，深刻蚀技术)对N型氮化镓层进行刻蚀，使暴露出衬底，然后再沉积DBR层覆盖在N型氮化镓层和P型氮化镓层暴露出的表面，从而可以防止固晶时焊料溢出，与N型氮化镓层和P型氮化镓层连通而导致漏电等问题，提高了LED芯片的可靠性。
但是，目前倒装常压LED芯片的制备过程中的DE工序会将MESA平台刻蚀掉2μm-5μm，MESA平台和位于MESA平台上的透明导电层的面积均会缩小4μm-10μm，使得LED发光面积大大降低，从而导致亮度下降，并且DE工序的成本也较高。
因此，如何在提高倒装常压LED芯片可靠性的同时提高发光面积且降低成本，是本领域技术人员亟待解决的技术问题。
发明内容
有鉴于此，为解决上述问题，本发明提供一种倒装常压LED芯片及其制备方法，技术方案如下：
一种倒装常压LED芯片，所述倒装常压LED芯片包括：
衬底；
位于所述衬底一侧的外延层，所述外延层包括在第一方向上，依次位于所述衬底一侧的N型半导体层、多量子阱层和P型半导体层，所述第一方向垂直于所述衬底所在平面，且由所述衬底指向所述外延层；
所述外延层具有第一凹槽，所述第一凹槽在所述第一方向上贯穿部分所述P型半导体层和部分所述多量子阱层，暴露出部分所述N型半导体层；
绝缘膜层，所述绝缘膜层覆盖所述倒装常压LED芯片的侧壁、所述衬底背离所述外延层一侧的表面、以及所述外延层背离所述衬底一侧的表面；
其中，所述绝缘膜层包括第二凹槽和第三凹槽，所述倒装常压LED芯片还包括P电极和N电极，所述P电极位于所述第二凹槽且与所述P型半导体层连接，所述N电极位于所述第三凹槽且与所述N型半导体层连接。
优选的，在上述倒装常压LED芯片中，所述绝缘膜层为单层结构或叠层结构；
所述绝缘膜层为叠层结构时，每层所述绝缘膜层的折射率的取值范围为1-1.67；
在第二方向上，所述叠层结构中的所述绝缘膜层的折射率依次减小，所述第二方向由所述外延层指向所述绝缘膜层。
优选的，在上述倒装常压LED芯片中，所述第一凹槽将所述P型半导体层分割为中间区域和边缘区域；
位于所述边缘区域的P型半导体层包括多个独立的P型半导体层单元。
优选的，在上述倒装常压LED芯片中，所述外延层还包括：
在所述第一方向上，依次位于所述P型半导体层背离所述多量子阱层一侧的电流阻挡层、透明导电层和DBR层；
所述DBR层覆盖所述透明导电层和所述P型半导体层的侧壁、所述透明导电层背离所述衬底一侧的表面、以及暴露出的部分所述N型半导体层的表面；
所述DBR层包括第一通孔和第二通孔，所述P电极通过所述第二凹槽和所述第一通孔与所述透明导电层连接，所述N电极通过所述第三凹槽和所述第二通孔与所述N型半导体层连接。
优选的，在上述倒装常压LED芯片中，所述倒装常压LED芯片还包括：
位于所述P电极背离所述衬底一侧的第一焊盘；
位于所述N电极背离所述衬底一侧的第二焊盘。
本申请还提供了一种倒装常压LED芯片的制备方法，所述制备方法用于制备上述任一项所述的倒装常压LED芯片，所述制备方法包括：
提供一衬底；
在所述衬底的一侧形成外延层，所述外延层包括在第一方向上，依次位于所述衬底一侧的N型半导体层、多量子阱层和P型半导体层，所述第一方向垂直于所述衬底所在平面，且由所述衬底指向所述外延层；
对所述外延层进行处理形成第一凹槽，所述第一凹槽在所述第一方向上贯穿部分所述P型半导体层和部分所述多量子阱层，暴露出部分所述N型半导体层；
形成绝缘膜层，所述绝缘膜层覆盖所述倒装常压LED芯片的侧壁、所述衬底背离所述外延层一侧的表面、以及所述外延层背离所述衬底一侧的表面；
对所述绝缘膜层进行处理形成第二凹槽和第三凹槽，所述倒装常压LED芯片还包括P电极和N电极，所述P电极位于所述第二凹槽且与所述P型半导体层连接，所述N电极位于所述第三凹槽且与所述N型半导体层连接。
优选的，在上述倒装常压LED芯片的制备方法中，所述形成绝缘膜层包括：采用ALD设备形成所述绝缘膜层；
其中，采用所述ALD设备形成所述绝缘膜层的工艺温度的取值范围为25℃-300℃，采用所述ALD设备形成所述绝缘膜层的沉积速率的取值范围为0.05A/s-5A/s。
优选的，在上述倒装常压LED芯片的制备方法中，所述第一凹槽将所述P型半导体层分割为中间区域和边缘区域，所述制备方法还包括：
对所述边缘区域的P型半导体层进行处理，形成多个独立的P型半导体层单元。
优选的，在上述倒装常压LED芯片的制备方法中，在形成所述第一凹槽之后，且在形成所述绝缘膜层之前，所述制备方法还包括：
在所述第一方向上，依次在所述P型半导体层背离所述多量子阱层的一侧形成电流阻挡层、透明导电层和DBR层，所述DBR层覆盖所述透明导电层和所述P型半导体层的侧壁、所述透明导电层背离所述衬底一侧的表面、以及暴露出的部分所述N型半导体层的表面；
对所述DBR层进行处理形成第一通孔和第二通孔，所述P电极通过所述第二凹槽和所述第一通孔与所述透明导电层连接，所述N电极通过所述第三凹槽和所述第二通孔与所述N型半导体层连接。
优选的，在上述倒装常压LED芯片的制备方法中，所述制备方法还包括：
在所述P电极背离所述衬底的一侧形成第一焊盘；
在所述N电极背离所述衬底的一侧形成第二焊盘。
相较于现有技术，本发明实现的有益效果为：
本发明提供的一种倒装常压LED芯片及其制备方法，所述倒装常压LED芯片包括：衬底，位于所述衬底一侧的外延层，以及覆盖所述倒装常压LED芯片的侧壁、所述衬底背离所述外延层一侧的表面、以及所述外延层背离所述衬底一侧的表面的绝缘膜层，所述外延层包括N型半导体层、多量子阱层和P型半导体层；本发明提供的这种倒装常压LED芯片，利用绝缘膜层将所述倒装常压LED芯片全部包围起来，仅保留第二凹槽和第三凹槽用于设置P电极和N电极，在后续焊接时可以防止焊料溢出，与N型半导体层和P型半导体层连通而导致漏电等问题，可以达到与常规DE工序相同的作用，因此在本申请中无需采用DE工序；并且绝缘膜层还能够在封装后隔绝水汽的进入，从而提高倒装常压LED芯片的可靠性；另外由于本申请不采用DE工序，所以也就不会减小P型半导体层的面积，提高了倒装常压LED芯片的发光面积，并且形成绝缘膜层的成本还比DE工序的成本低，以进一步降低倒装常压LED芯片的制备成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中提供的一种倒装常压LED芯片的结构示意图；
图2为本发明实施例提供的一种倒装常压LED芯片的结构示意图；
图3为本发明实施例提供的一种倒装常压LED芯片的透射率的对比示意图；
图4为本发明实施例提供的另一种倒装常压LED芯片的结构示意图；
图5为本发明实施例提供的一种采用DE工序与未采用DE工序的倒装常压LED芯片的对比结构示意图；
图6为本发明实施例提供的一种倒装常压LED芯片的制备方法的流程示意图；
图7为本发明实施例提供的一种形成P型半导体层单元后的俯视结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
基于背景技术记载的内容而言，发明人在本发明的发明创造过程中发现，在现有的倒装常压LED芯片的制备过程中，如图1所示，图1为现有技术中提供的一种倒装常压LED芯片的结构示意图，通常在基底1上依次形成N型氮化镓层2、有源层3和P型氮化镓层4，之后对P型氮化镓层4进行MESA光刻工艺形成MESA平台，使暴露出部分N型氮化镓层2，再通过DE工序对N性氮化镓层2进行刻蚀，使暴露出部分基底1，然后再沉积DBR反射层5覆盖在N型氮化镓层2和P型氮化镓层4暴露出的表面，从而可以防止固晶时焊料溢出，与N型氮化镓层2和P型氮化镓层4连通而导致漏电等问题，提高了LED芯片的可靠性；但是，目前倒装常压LED芯片的制备过程中的DE工序会将MESA平台刻蚀掉2μm-5μm，MESA平台和位于MESA平台上的ITO透明导电层6的尺寸单边会内缩4μm-10μm，使得LED发光面积大大降低，从而导致亮度下降，并且DE工序的成本也较高；因此，如何在提高倒装常压LED芯片可靠性的同时提高发光面积且降低成本，是本领域技术人员亟待解决的技术问题。
基于此本申请提供了一种倒装常压LED芯片及其制备方法，可以在提高倒装常压LED芯片可靠性的同时提高发光面积，并且还能降低成本。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
本发明实施例提供了一种倒装常压LED芯片，参考图2，图2为本发明实施例提供的一种倒装常压LED芯片的结构示意图，结合图2，所述倒装常压LED芯片包括：
衬底7；位于所述衬底7一侧的外延层8，所述外延层8包括在第一方向A上，依次位于所述衬底7一侧的N型半导体层9、多量子阱层10和P型半导体层11，所述第一方向A垂直于所述衬底7所在平面，且由所述衬底7指向所述外延层8。
具体的，在本发明实施例中，所述衬底7包括但不限定为蓝宝石衬底，所述N型半导体层9的材料包括但不限定为氮化镓材料等，所述P型半导体层11的材料包括但不限定为氮化镓材料等。
所述外延层8具有第一凹槽，所述第一凹槽在所述第一方向A上贯穿部分所述P型半导体层11和部分所述多量子阱层10，暴露出部分所述N型半导体层9。
绝缘膜层12，所述绝缘膜层12覆盖所述倒装常压LED芯片的侧壁、所述衬底7背离所述外延层8一侧的表面、以及所述外延层8背离所述衬底7一侧的表面。
其中，所述绝缘膜层12包括第二凹槽和第三凹槽，所述倒装常压LED芯片还包括P电极13和N电极14，所述P电极13位于所述第二凹槽且与所述P型半导体层11连接，所述N电极14位于所述第三凹槽且与所述N型半导体层9连接。
具体的，在本发明实施例中，所述外延层8还包括在所述第一方向A上，依次位于所述P型半导体层11背离所述多量子阱层10一侧的电流阻挡层16和透明导电层17；所述第二凹槽在所述第一方向A上贯穿所述绝缘膜层12，暴露出部分所述透明导电层17，所述P电极13位于所述第二凹槽内的所述透明导电层17上，实现与P型半导体层11的连接；所述第三凹槽在所述第一方向A上贯穿所述绝缘膜层12，暴露出部分所述N型半导体层9，所述N电极14位于所述第三凹槽内的所述N型半导体层9上；所述绝缘膜层12的材料包括但不限定为Al2O3材料或AlN材料或SiO2材料或SiN材料等。
通过上述描述可知，本发明提供的一种倒装常压LED芯片包括：衬底7，位于所述衬底7一侧的外延层8，以及覆盖所述倒装常压LED芯片的侧壁、所述衬底7背离所述外延层8一侧的表面、以及所述外延层8背离所述衬底7一侧的表面的绝缘膜层12，所述外延层8包括N型半导体层9、多量子阱层10和P型半导体层11；本发明提供的这种倒装常压LED芯片，利用绝缘膜层12将所述倒装常压LED芯片全部包围起来，仅保留第二凹槽和第三凹槽用于设置P电极13和N电极14，在后续焊接时可以防止焊料溢出，与N型半导体层9和P型半导体层11连通而导致漏电等问题，可以达到与常规DE工序相同的作用，因此在本申请中无需采用DE工序；并且绝缘膜层12还能够在封装后隔绝水汽的进入，从而提高倒装常压LED芯片的可靠性；另外由于本申请不采用DE工序，所以也就不会减小P型半导体层11的面积，提高了倒装常压LED芯片的发光面积，并且形成绝缘膜层12的成本还比DE工序的成本低，以进一步降低倒装常压LED芯片的制备成本。
可选的，在本发明提供的另一实施例中，对上述一种倒装常压LED芯片的中的绝缘膜层12进行进一步说明，参考图2，详细介绍如下：
所述绝缘膜层12为单层结构或叠层结构；所述绝缘膜层12为叠层结构时，每层所述绝缘膜层12的折射率的取值范围为1-1.67；在第二方向上，所述叠层结构中的所述绝缘膜层12的折射率依次减小，所述第二方向由所述外延层8指向所述绝缘膜层12。
具体的，在本发明实施例中，当所述绝缘膜层12为单层结构时，所述绝缘膜层12的折射率可以在1-1.67的范围取任意值，所述绝缘膜层12包括但不限定为Al2O3材料层或AlN材料层或SiO2材料层或SiN材料层等，所述绝缘膜层12在所述第二方向上的厚度可以在50埃-5000埃的范围取任意值；当所述绝缘膜层12为叠层结构时，每层所述绝缘膜层12的折射率都可以在1-1.67的范围取任意值，所述叠层结构包括但不限定为同一种材料的叠层结构或多种材料层组合而成的叠层结构，所述绝缘膜层12的层数可以在1-10层的范围取任意值，每层所述绝缘层12在所述第二方向上的厚度都可以在50埃-5000埃的范围取任意值；如图3所示，图3为本发明实施例提供的一种倒装常压LED芯片的透射率的对比示意图，图3中横坐标表示光谱中的波长，纵坐标表示倒装常压LED芯片的透射率，由图3可以得到设置有绝缘膜层12的倒装常压LED芯片的透射率比未设置有绝缘膜层12的倒装常压LED芯片的透射率高。
可选的，在本发明提供的另一实施例中，对上述一种倒装常压LED芯片的结构进行进一步说明，参考图4，图4为本发明实施例提供的另一种倒装常压LED芯片的结构示意图，结合图4，详细介绍如下：
所述第一凹槽将所述P型半导体层11分割为中间区域和边缘区域；位于所述边缘区域的P型半导体层11包括多个独立的P型半导体层单元15。
具体的，在本发明实施例中，所述第一凹槽围绕所述中间区域的P型半导体层11，所述边缘区域的P型半导体层11围绕所述第一凹槽；所述P型半导体层单元15的形状包括但不限定为圆柱形、多棱柱形、梯台形等形状；所述P型半导体层单元15的尺寸可以在3μm-100μm的范围取任意值，所述P型半导体层单元15在所述第一方向A上的厚度可以在3μm-100μm的范围取任意值，所述P型半导体单元15在所述第三方向上的宽度可以为3μm-100μm的范围取任意值，其中所述第三方向平行于所述衬底7所在平面；相邻的两个P型半导体层单元15的间距可以在10μm-100μm的范围取任意值。
所述外延层8还包括在所述第一方向A上，依次位于所述P型半导体层11背离所述多量子阱层10一侧的电流阻挡层16、透明导电层17和DBR层18。
具体的，在本发明实施例中，如图5所示，图5为本发明实施例提供的一种采用DE工序与未采用DE工序的倒装常压LED芯片的对比结构示意图，图5中a示例了一种采用DE工序的倒装常压LED芯片的俯视示意图，图5中b示例了一种未采用DE工序的倒装常压LED芯片的俯视示意图，通过图5中a和b两种俯视示意图对比可以得到，由于本发明减少了DE工序，无需再对N型半导体层9进行刻蚀，N型半导体层9的面积相比于采用DE工序后N型氮化镓层2的面积大，P型半导体层11的面积无需缩小，透明导电层17的面积也无需缩小，从而可以增大5％-30％的倒装常压LED芯片的发光面积；另外倒装常压LED芯片发光面积的增大比例与倒装常压LED芯片的尺寸相关，例如尺寸为150*250的未采用DE工序的倒装常压LED芯片相比于采用DE工序的倒装常压LED芯片，可以增大15％的发光面积。
所述DBR层18覆盖所述透明导电层17和所述P型半导体层11的侧壁、所述透明导电层17背离所述衬底7一侧的表面、以及暴露出的部分所述N型半导体层9的表面；所述DBR层18包括第一通孔和第二通孔，所述P电极13通过所述第二凹槽和所述第一通孔与所述透明导电层17连接，所述N电极14通过所述第三凹槽和所述第二通孔与所述N型半导体层9连接。
具体的，在本发明实施例中，由于边缘区域的P型半导体层11为多个独立的P型半导体层单元15，所述DBR层18覆盖在所述P型半导体层单元15上可以得到边缘DBR反射镜；如图1所示，采用DE工序的倒装常压LED芯片中，光经过DBR反射层5反射后会从侧面出光，而设置了P型半导体层单元15后，如图3所示，光在P型半导体层单元15中经过DBR层18反射后向衬底7背离N型半导体层9一侧的表面出光，进而侧面出光率下降，提高了背面光强，非常适用于要求背面高光效的产品应用，如车灯等。
所述倒装常压LED芯片还包括：位于所述P电极13背离所述衬底7一侧的第一焊盘19；位于所述N电极14背离所述衬底7一侧的第二焊盘20。
具体的，在本发明实施例中，由于现有技术中考虑到封装时的可靠性，焊盘与DE刻蚀位置之间的距离一般会设置8μm-20μm，而本发明未采用DE工序，焊盘的面积可以依据倒装常压LED芯片的尺寸放大，焊盘的面积增大可以提高倒装常压LED芯片的散热和推力，进而提高芯片的可靠性。
可选的，基于本发明上述实施例，在本发明另一实施例中还提供了一种倒装常压LED芯片的制备方法，用于制备上述实施例所述的倒装常压LED芯片，参考图6，图6为本发明实施例提供的一种倒装常压LED芯片的制备方法的流程示意图，结合图6，所述制备方法包括：
S100：提供一衬底7。
具体的，在该步骤S100中，所述衬底7包括但不限定为蓝宝石衬底。
S200：在所述衬底7的一侧形成外延层8，所述外延层8包括在第一方向A上，依次位于所述衬底7一侧的N型半导体层9、多量子阱层10和P型半导体层11，所述第一方向A垂直于所述衬底7所在平面，且由所述衬底7指向所述外延层8。
具体的，在该步骤S200中，所述N型半导体层9的材料包括但不限定为氮化镓材料等，所述P型半导体层11的材料包括但不限定为氮化镓材料等。
S300：对所述外延层8进行处理形成第一凹槽，所述第一凹槽在所述第一方向A上贯穿部分所述P型半导体层11和部分所述多量子阱层10，暴露出部分所述N型半导体层9。
具体的，在该步骤S300中，包括但不限定于采用MESA光刻工艺对所述P型半导体层11进行刻蚀形成第一凹槽，所述第一凹槽在所述第一方向A上贯穿部分所述P型半导体层11和部分所述多量子阱层10，暴露出部分所述N型半导体层9，所述第一凹槽还将所述P型半导体层11分割为中间区域和边缘区域；在采用MESA光刻工艺对所述P型半导体层11进行刻蚀形成第一凹槽的同时，还对边缘区域的P型半导体层11进行处理，形成多个独立的P型半导体层单元15，如图7所示，图7为本发明实施例提供的一种形成P型半导体层单元后的俯视结构示意图，在采用MESA光刻工艺形成P型半导体层单元15时，利用MESA光罩定义出P型半导体层11边缘区域的图形后，使用正胶及刻蚀程序把图形转移到P型半导体层11上，从而形成P型半导体层单元15，其图形可以为圆形、方形或梯形等任意形状，图形的孔径和线宽都可以在3μm-100μm的范围取任意值，相邻两个图形的间距可以在10μm-100μm的范围取任意值。
S400：在所述第一方向A上，依次在所述P型半导体层11背离所述多量子阱层10的一侧形成电流阻挡层16、透明导电层17和DBR层18，所述DBR层18覆盖所述透明导电层17和所述P型半导体层11的侧壁、所述透明导电层17背离所述衬底7一侧的表面、以及暴露出的部分所述N型半导体层9的表面。
具体的，由于在步骤S300中所述第一凹槽将所述P型半导体层11分成了中间区域和边缘区域，在该步骤S400中，在中间区域的P型半导体层11背离所述衬底7的一侧依次形成电流阻挡层16和透明导电层17；另外，在形成DBR层18之前，在所述透明导电层17背离所述衬底7的一侧形成P电极13，在所述第一凹槽暴露出的N型半导体层9背离所述衬底7一侧的表面形成N电极14，然后再形成DBR层18，所述DBR层18覆盖所述P电极13暴露出的表面、所述N电极14暴露出的表面、所述透明导电层17和所述P型半导体层11的侧壁、所述透明导电层17背离所述衬底7一侧的表面、以及暴露出的部分所述N型半导体层9的表面。
S500：对所述DBR层18进行处理形成第一通孔和第二通孔，所述第一通孔暴露出P电极13，所述第二通孔暴露出N电极14；在所述P电极13背离所述衬底7的一侧形成第一焊盘19；在所述N电极14背离所述衬底7的一侧形成第二焊盘20。
具体的，在该步骤S500中，所述第一焊盘19覆盖在所述P电极13背离所述衬底7一侧的表面，以及覆盖部分所述DBR层18背离所述衬底7一侧的表面；所述第二焊盘20覆盖在所述N电极14背离所述衬底7一侧的表面，以及覆盖部分所述DBR层18背离所述衬底7一侧的表面。
S600：形成绝缘膜层12，所述绝缘膜层12覆盖所述倒装常压LED芯片的侧壁、所述衬底7背离所述外延层8一侧的表面、以及所述外延层8背离所述衬底7一侧的表面。
具体的，在上述步骤S500形成第一焊盘19和第二焊盘20后，需要进行研磨和切割成芯粒，并将切割后的芯粒翻到高温膜或常温蓝膜上，设置有第一焊盘19和第二焊盘20的一侧面向所述高温膜或所述常温蓝膜，然后再形成绝缘膜层12；在该步骤S600中，包括但不限定于采用ALD设备形成所述绝缘膜层12，采用所述ALD设备形成所述绝缘膜层12的工艺温度可以在25℃-300℃的范围取任意值，采用所述ALD设备形成所述绝缘膜层12的沉积速率可以在0.05A/s-5A/s的范围取任意值；另外，还需要对所述绝缘膜层12进行处理形成第二凹槽和第三凹槽，所述第二凹槽暴露出所述第一焊盘19，所述第二凹槽暴露出所述第二焊盘20。
以上对本发明所提供的一种倒装常压LED芯片及其制备方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素，或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种倒装常压LED芯片，其特征在于，所述倒装常压LED芯片包括：
衬底；
位于所述衬底一侧的外延层，所述外延层包括在第一方向上，依次位于所述衬底一侧的N型半导体层、多量子阱层和P型半导体层，所述第一方向垂直于所述衬底所在平面，且由所述衬底指向所述外延层；
所述外延层具有第一凹槽，所述第一凹槽在所述第一方向上贯穿部分所述P型半导体层和部分所述多量子阱层，暴露出部分所述N型半导体层；
绝缘膜层，所述绝缘膜层覆盖所述倒装常压LED芯片的侧壁、所述衬底背离所述外延层一侧的表面、以及所述外延层背离所述衬底一侧的表面；
其中，所述绝缘膜层包括第二凹槽和第三凹槽，所述倒装常压LED芯片还包括P电极和N电极，所述P电极位于所述第二凹槽且与所述P型半导体层连接，所述N电极位于所述第三凹槽且与所述N型半导体层连接。
2.根据权利要求1所述的倒装常压LED芯片，其特征在于，所述绝缘膜层为单层结构或叠层结构；
所述绝缘膜层为叠层结构时，每层所述绝缘膜层的折射率的取值范围为1-1.67；
在第二方向上，所述叠层结构中的所述绝缘膜层的折射率依次减小，所述第二方向由所述外延层指向所述绝缘膜层。
3.根据权利要求1所述的倒装常压LED芯片，其特征在于，所述第一凹槽将所述P型半导体层分割为中间区域和边缘区域；
位于所述边缘区域的P型半导体层包括多个独立的P型半导体层单元。
4.根据权利要求1所述的倒装常压LED芯片，其特征在于，所述外延层还包括：
在所述第一方向上，依次位于所述P型半导体层背离所述多量子阱层一侧的电流阻挡层、透明导电层和DBR层；
所述DBR层覆盖所述透明导电层和所述P型半导体层的侧壁、所述透明导电层背离所述衬底一侧的表面、以及暴露出的部分所述N型半导体层的表面；
所述DBR层包括第一通孔和第二通孔，所述P电极通过所述第二凹槽和所述第一通孔与所述透明导电层连接，所述N电极通过所述第三凹槽和所述第二通孔与所述N型半导体层连接。
5.根据权利要求1所述的倒装常压LED芯片，其特征在于，所述倒装常压LED芯片还包括：
位于所述P电极背离所述衬底一侧的第一焊盘；
位于所述N电极背离所述衬底一侧的第二焊盘。
6.一种倒装常压LED芯片的制备方法，其特征在于，所述制备方法用于制备权利要求1-5任一项所述的倒装常压LED芯片，所述制备方法包括：
提供一衬底；
在所述衬底的一侧形成外延层，所述外延层包括在第一方向上，依次位于所述衬底一侧的N型半导体层、多量子阱层和P型半导体层，所述第一方向垂直于所述衬底所在平面，且由所述衬底指向所述外延层；
对所述外延层进行处理形成第一凹槽，所述第一凹槽在所述第一方向上贯穿部分所述P型半导体层和部分所述多量子阱层，暴露出部分所述N型半导体层；
形成绝缘膜层，所述绝缘膜层覆盖所述倒装常压LED芯片的侧壁、所述衬底背离所述外延层一侧的表面、以及所述外延层背离所述衬底一侧的表面；
对所述绝缘膜层进行处理形成第二凹槽和第三凹槽，所述倒装常压LED芯片还包括P电极和N电极，所述P电极位于所述第二凹槽且与所述P型半导体层连接，所述N电极位于所述第三凹槽且与所述N型半导体层连接。
7.根据权利要求6所述的制备方法，其特征在于，所述形成绝缘膜层包括：采用ALD设备形成所述绝缘膜层；
其中，采用所述ALD设备形成所述绝缘膜层的工艺温度的取值范围为25℃-300℃，采用所述ALD设备形成所述绝缘膜层的沉积速率的取值范围为0.05A/s-5A/s。
8.根据权利要求6所述的制备方法，其特征在于，所述第一凹槽将所述P型半导体层分割为中间区域和边缘区域，所述制备方法还包括：
对所述边缘区域的P型半导体层进行处理，形成多个独立的P型半导体层单元。
9.根据权利要求6所述的制备方法，其特征在于，在形成所述第一凹槽之后，且在形成所述绝缘膜层之前，所述制备方法还包括：
在所述第一方向上，依次在所述P型半导体层背离所述多量子阱层的一侧形成电流阻挡层、透明导电层和DBR层，所述DBR层覆盖所述透明导电层和所述P型半导体层的侧壁、所述透明导电层背离所述衬底一侧的表面、以及暴露出的部分所述N型半导体层的表面；
对所述DBR层进行处理形成第一通孔和第二通孔，所述P电极通过所述第二凹槽和所述第一通孔与所述透明导电层连接，所述N电极通过所述第三凹槽和所述第二通孔与所述N型半导体层连接。
10.根据权利要求6所述的制备方法，其特征在于，所述制备方法还包括：
在所述P电极背离所述衬底的一侧形成第一焊盘；
在所述N电极背离所述衬底的一侧形成第二焊盘。
CN202310817590.6A 2023-07-05 2023-07-05 一种倒装常压led芯片及其制备方法 Pending CN116705935A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310817590.6A CN116705935A (zh) 2023-07-05 2023-07-05 一种倒装常压led芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310817590.6A CN116705935A (zh) 2023-07-05 2023-07-05 一种倒装常压led芯片及其制备方法

Publications (1)

Publication Number Publication Date
CN116705935A true CN116705935A (zh) 2023-09-05

Family

ID=87832290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310817590.6A Pending CN116705935A (zh) 2023-07-05 2023-07-05 一种倒装常压led芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN116705935A (zh)

Similar Documents

Publication Publication Date Title
KR102641239B1 (ko) 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
TWI819258B (zh) 發光二極體晶片
US8138518B2 (en) Light emitting diode, package structure and manufacturing method thereof
CA2470095C (en) Light-emitting diode with planar omni-directional reflector
US8895329B2 (en) Patterned substrate for light emitting diode and light emitting diode employing the same
US20130330866A1 (en) Light emitting device and fabrication method thereof
CN110459660B (zh) 一种发光二极管及制作工艺、发光装置
KR20120053571A (ko) 복수의 메사 구조체를 갖는 발광 다이오드 칩
JP2012513681A (ja) オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法
TW202029533A (zh) 發光元件及其製造方法
US9991425B2 (en) Light emitting device having wide beam angle and method of fabricating the same
CN113555484B (zh) 高光效倒装led芯片及其制备方法
JP2013540365A (ja) オプトエレクトロニクス素子及びその製造方法
KR20080027584A (ko) 수직형 발광 다이오드 및 그 제조방법
KR101203138B1 (ko) 발광소자와 그 제조방법
JP2010206133A (ja) 発光素子とその製造方法、及び電子機器
US20230092504A1 (en) Light Emitting Diode and Fabrication Method Thereof
KR100809508B1 (ko) 평면 프레즈넬 렌즈를 구비한 발광 소자 및 그 제조방법
CN113488569B (zh) 一种倒装结构发光二极管芯片及其制备方法
CN116705935A (zh) 一种倒装常压led芯片及其制备方法
CN116093213A (zh) 一种dbr倒装芯片的制造方法
TWI455377B (zh) 發光二極體結構及其製作方法
KR100413435B1 (ko) 발광다이오드 및 그 제조방법
US11239392B2 (en) Optoelectronic semiconductor chip, high-voltage semiconductor chip and method for producing an optoelectronic semiconductor chip
JPH0697498A (ja) 半導体発光素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination