CN116632057A - Igbt器件 - Google Patents

Igbt器件 Download PDF

Info

Publication number
CN116632057A
CN116632057A CN202310511908.8A CN202310511908A CN116632057A CN 116632057 A CN116632057 A CN 116632057A CN 202310511908 A CN202310511908 A CN 202310511908A CN 116632057 A CN116632057 A CN 116632057A
Authority
CN
China
Prior art keywords
region
contact hole
igbt device
island
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310511908.8A
Other languages
English (en)
Inventor
李�昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202310511908.8A priority Critical patent/CN116632057A/zh
Publication of CN116632057A publication Critical patent/CN116632057A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种IGBT器件，包括：漂移区，体区和集电区。在俯视面上，体区被分割成多个互相隔离的孤岛结构，各孤岛结构的周侧环绕有环形沟槽。在环形沟槽的至少部分区域段中形成有栅极结构。N+掺杂的发射区设置在部分孤岛结构的表面并和对应的栅极结构自对准，以控制发射区的面积。在部分所述孤岛结构的表面设置有第一接触孔，第一接触孔用于引出体区，以控制第一接触孔的面积，通过降低第一接触孔的面积占比来增加注入载流子浓度。本发明能调节平台区面积占比，增强注入载流子浓度，从而改善器件的电流能力。

Description

IGBT器件
技术领域
本发明涉及一种半导体集成电路器件，特别是涉及一种绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor,IGBT)器件。
背景技术
IGBT器件中通过增强注入载流子浓度能改善电流能力，现有技术中，通过减少P型体区(P-Body)或称为P型体区(P-Base)的面积占比，也即栅极沟槽之间平台区(Mesa)台面不断变窄，从而形成于Mesa区的P型体区的面积会变小，从而能增强注入载流子浓度，其原因为，P型体区如果和发射极接触，则能形成P型体区底部的漂移区到P型体区顶部的发射极之间的空穴泄漏路径，这样，背面集电区注入到漂移区中的空穴浓度会减少，也即注入载流子浓度会降低，从而P型体区的面积增加时，注入载流子浓度会降低，反之则会增加。
发明内容
本发明所要解决的技术问题是提供一种IGBT器件，能调节平台区面积占比，增强注入载流子浓度，从而改善器件的电流能力。
为解决上述技术问题，本发明提供的IGBT器件包括：N型掺杂的漂移区，P型掺杂的体区。
所述体区位于所述漂移区的顶部表面上，P+掺杂的集电区形成于所述漂移区的底部表面之下。
在俯视面上，所述体区被分割成多个互相隔离的孤岛结构，各所述孤岛结构的周侧环绕有环形沟槽，各所述环形沟槽连通在一起；所述环形沟槽的深度大于所述体区的深度，所述环形沟槽实现相邻的所述孤岛结构之间的隔离。
在所述环形沟槽的至少部分区域段中形成有栅极结构。
N+掺杂的发射区设置在部分所述孤岛结构的表面并和对应的所述栅极结构自对准，以控制所述发射区的面积。
在部分所述孤岛结构的表面设置有第一接触孔，所述第一接触孔用于引出所述体区，以控制所述第一接触孔的面积，通过降低所述第一接触孔的面积占比来增加注入载流子浓度。
进一步的改进是，所述栅极结构由形成于所述环形沟槽侧面和底部表面的栅介质层和填充于所述环形沟槽中的栅极导电材料层组成。
进一步的改进是，所述栅极结构形成于所述环形沟槽的全部区域中；或者，所述栅极结构形成于所述环形沟槽的部分区域段中，在所述栅极结构外部的所述环形沟槽中填充有隔离介质层。
进一步的改进是，在部分所述孤岛结构中同时设置有所述发射区和所述第一接触孔。
进一步的改进是，在部分所述孤岛结构中仅设置了所述发射区以及未设置所述第一接触孔。
进一步的改进是，在部分所述孤岛结构中仅设置了所述第一接触孔以及未设置所述发射区。
进一步的改进是，在部分所述孤岛结构中未设置所述第一接触孔以及所述发射区。
进一步的改进是，在所述第一接触孔底部的所述体区表面形成有由P+掺杂区组成的体引出区。
进一步的改进是，在俯视面上，所述环形沟槽的内侧侧面的俯视面结构包括：圆形、椭圆形或多边形。
进一步的改进是，所述多边形包括矩形。
进一步的改进是，所述第一接触孔的顶部连接到由正面金属层组成的发射极。
进一步的改进是，在同时设置所述发射区和所述第一接触孔的所述孤岛结构中，所述发射区和所述体引出区都通过所述第一接触孔连接到所述发射极。
进一步的改进是，在剖面结构上，至少在所述环形岛结构内侧的所述有源岛和底部的所述漂移区之间设置有载流子存储层，所述载流子存储层为N型掺杂且N型掺杂浓度大于所述漂移区的掺杂浓度。
进一步的改进是，在所述漂移区中设置有多个P型柱，各所述P型柱之间的所述漂移区组成N型柱，由所述P型柱和所述N型柱交替排列形成超结结构。
进一步的改进是，在所述载流子存储层中设置有多个P型柱，各所述P型柱之间的所述载流子存储层组成N型柱，由所述P型柱和所述N型柱交替排列形成超结结构。
本发明通过环形沟槽将体区分割成多个互相隔离的孤岛结构，由于各孤岛结构之间会通过环形沟槽互相隔离，故体区不再是一个各个区域都互相连通的开放式结构即opencell，而是成为以各个孤岛结构为单元区域的互相闭合的结构即close cell，这样对一个孤岛结构的设置不会对其他孤岛结构的设置造成不利影响，从而能在选定的孤岛结构中独立设置对应的发射区以及引出体区的第一接触孔，从能孤立调节发射区的面积以及第一接触孔的面积也即能调节平台区面积占比，通过降低第一接触孔的面积以及面积占比，相反，能增加呈浮置的孤岛结构的面积和面积占比，浮置的孤岛结构中的体区不会形成空穴泄漏路径，所以，本发明能调节空穴导通路径并最大限度减少空穴导通路径，从而能增强注入载流子浓度并从而改善器件的电流能力。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A是现有第一种用于增强载流子浓度的IGBT器件的结构示意图；
图1B是现有第二种用于增强载流子浓度的IGBT器件的结构示意图；
图1C是现有第三种用于增强载流子浓度的IGBT器件的结构示意图；
图2是本发明实施例IGBT器件的俯视面结构示意图。
具体实施方式
在详细描述本发明实施例之前，现结合三种现有较新的采用窄Mesa台面来增强载流子浓度的IGBT器件来说明申请人对现有窄Mesa台面的IGBT器件的分析，现有使Mesa台面不断变窄的IGBT器件的结构众多，下面结合附图对三种较新的现有结构进行说明：
如图1A所示，是现有第一种用于增强载流子浓度的IGBT器件的结构示意图；现有第一种用于增强载流子浓度的IGBT器件也称为电子注入增强绝缘栅双极晶体管(IEGT)，具有伪栅极结构(dummy gate)，包括：
N型掺杂的漂移区101；
位于漂移区101顶部的P型体区102以及位于漂移区101底部的P型掺杂的集电区108，在漂移区101和集电区108之间通常还设置有N型缓冲层103，N型缓冲层103的掺杂浓度会大于漂移区101的掺杂浓度。
栅极结构由形成于栅极沟槽中的栅介质层104和多晶硅栅105叠加而成。
N+掺杂的源区106仅自对准形成在部分栅极结构侧面的P型体区102的表面。图1A中显示了源区106仅位于两侧的两个所述多晶硅栅105外侧的P型体区102的顶部表面上，在中间两个标记105a对应的所述多晶硅栅两侧的P型体区102的表面都没有形成所述源区106，故中间区域的所述多晶硅栅105a和栅介质层104叠加形成的栅极结构为伪栅极结构，伪栅极结构的多晶硅栅105a不会通过顶部对应的接触孔107连接到由正面金属层组成的栅极，图1A中栅极也采用G表示。同样，两侧的两个所述多晶硅栅105内侧的P型体区单独采用标记102a表示。可以看出，所述伪栅极结构和所述P型体区102a的表面都被介质层如氧化层覆盖，故所述P型体区102a都是浮置结构。
而所述源区106和位于两侧的两个所述多晶硅栅105外侧的P型体区102都通过顶部的接触孔107连接到由正面金属层组成的发射极，图1A中发射极也采用E表示。
所述集电区108的背面形成有由背面金属层组成的集电极，图1A中集电极也采用C表示。
图1A中，所述伪栅极结构和浮置的所述P型体区102a的设置能减少空穴泄漏路径也即空穴导通路径，故能增强注入载流子浓度能改善电流能力。
如图1B所示，是现有第二种用于增强载流子浓度的IGBT器件的结构示意图；现有第二种用于增强载流子浓度的IGBT器件也称为沟槽注入增强栅双极晶体管(TrenchHiGT)，具有浮置P型基区(Floating P-base)，和现有第一种用于增强载流子浓度的IGBT器件相比，现有第二种用于增强载流子浓度的IGBT器件中省略了伪栅极结构，现有第二种用于增强载流子浓度的IGBT器件同样能增强注入载流子浓度。
如图1C所示，是现有第三种用于增强载流子浓度的IGBT器件的结构示意图；现有第三种用于增强载流子浓度的IGBT器件也称为侧栅(Side gate)IGBT，具有鳍式P型体区(Fin P-body)和宽沟槽(wide trench)，和现有第一种用于增强载流子浓度的IGBT器件相比，现有第三种用于增强载流子浓度的IGBT器件中：
设置于较宽的沟槽109，两个多晶硅栅105之间P型体区都被去除并形成了沟槽，通常，多晶硅栅105之间的沟槽的内侧表面形成有介质层110。现有第三种用于增强载流子浓度的IGBT器件同样能增强注入载流子浓度。
通过对上面三种现有窄mesa增强注入载流子浓度的实质发现，发现问题的关键在于缩小P型体区(Pbody)的引出面积，但是上面三种结构都是对器件的横截面上的结构进行改进，这种普通横截面上的结构创新存在较大限制，因为终归需要引出的Pbody区域来制作器件沟道，有源区等，这些位置结构较复杂，步进(Pitch)难以无限缩小，受限较大。
IGBT器件中另外一个常用手段是通过减少N型注入区(NP)即发射区的面积，也即减少有效沟道占比来降低饱和电流，改善器件短路能力。但是一般这些改善虽然减少了NP的面积，但是Pbody的引出面积却未有效减少。
如图2所示，是本发明实施例IGBT器件的俯视面结构示意图，本发明实施例IGBT器件包括：N型掺杂的漂移区，P型掺杂的体区。
所述体区位于所述漂移区的顶部表面上，P+掺杂的集电区形成于所述漂移区的底部表面之下。
在俯视面上，所述体区被分割成多个互相隔离的孤岛结构101，也即所述孤岛结构101是由分割后的所述体区组成。各所述孤岛结构101的周侧环绕有环形沟槽102，各所述环形沟槽102连通在一起；所述环形沟槽102的深度大于所述体区的深度，所述环形沟槽102实现相邻的所述孤岛结构101之间的隔离。
本发明实施例中，在俯视面上，所述环形沟槽102的内侧侧面的俯视面结构包括：圆形、椭圆形或多边形。在一些较佳实施例中，所述多边形包括矩形。图2中，所述环形沟槽102的内侧侧面的俯视面结构为正方形，所述孤岛结构101和周侧的所述环形沟槽102会形成一个虚线框104所示的单元结构，整个所述体区由各所述单元结构104拼接而成。
在所述环形沟槽102的至少部分区域段中形成有栅极结构103。
本发明实施例中，所述栅极结构103由形成于所述环形沟槽102侧面和底部表面的栅介质层和填充于所述环形沟槽102中的栅极导电材料层组成。
所述栅极结构103形成于所述环形沟槽102的全部区域中。在其他实施例中也能为：所述栅极结构103形成于所述环形沟槽102的部分区域段中，在所述栅极结构103外部的所述环形沟槽102中填充有隔离介质层。
N+掺杂的发射区105设置在部分所述孤岛结构101的表面并和对应的所述栅极结构103自对准，以控制所述发射区105的面积。所以，本发明实施例能实现对所述发射区105的面积的调节并最后能最大限度降低所述发射区105的面积。
在部分所述孤岛结构101的表面设置有第一接触孔106，所述第一接触孔106用于引出所述体区，以控制所述第一接触孔106的面积，所以，本发明实施例能实现对用于引出所述体区的所述第一接触孔106的面积的调节并最后能最大限度降低所述第一接触孔106的面积，通过降低所述第一接触孔106的面积占比来增加注入载流子浓度。
本发明实施例中，在部分所述孤岛结构101中同时设置有所述发射区105和所述第一接触孔106，如图2中第1行第2列、第2行第1和3列的所述孤岛结构101中就同时设置有所述发射区105和所述第一接触孔106。
在部分所述孤岛结构101中仅设置了所述发射区105以及未设置所述第一接触孔106。如图2中第1行第4列的所述孤岛结构101中就仅设置了所述发射区105以及未设置所述第一接触孔106。
在部分所述孤岛结构101中仅设置了所述第一接触孔106以及未设置所述发射区105。如图2中第2行第2列的所述孤岛结构101中就仅设置了所述第一接触孔106以及未设置所述发射区105。
在部分所述孤岛结构101中未设置所述第一接触孔106以及所述发射区105。如图2中第1行第1和3列、第2行第4列的所述孤岛结构101中就未设置所述第一接触孔106以及所述发射区105。
本发明实施例中，在所述第一接触孔106底部的所述体区表面形成有由P+掺杂区组成的体引出区。
所述第一接触孔106的顶部连接到由正面金属层组成的发射极。
在同时设置所述发射区105和所述第一接触孔106的所述孤岛结构101中，所述发射区105和所述体引出区都通过所述第一接触孔106连接到所述发射极。
在一些实施例中，在剖面结构上，至少在所述环形岛结构内侧的所述有源岛和底部的所述漂移区之间设置有载流子存储层，所述载流子存储层为N型掺杂且N型掺杂浓度大于所述漂移区的掺杂浓度。在所述载流子存储层中设置有多个P型柱，各所述P型柱之间的所述载流子存储层组成N型柱，由所述P型柱和所述N型柱交替排列形成超结结构。
在一些实施例中，在所述漂移区中设置有多个P型柱，各所述P型柱之间的所述漂移区组成N型柱，由所述P型柱和所述N型柱交替排列形成超结结构。
本发明实施例通过环形沟槽102将体区分割成多个互相隔离的孤岛结构101，由于各孤岛结构101之间会通过环形沟槽102互相隔离，故体区不再是一个各个区域都互相连通的开放式结构即open cell，而是成为以各个孤岛结构101为单元区域的互相闭合的结构即close cell，这样对一个孤岛结构101的设置不会对其他孤岛结构101的设置造成不利影响，从而能在选定的孤岛结构101中独立设置对应的发射区105以及引出体区的第一接触孔106，从能孤立调节发射区105的面积以及第一接触孔106的面积也即能调节平台区面积占比，通过降低第一接触孔106的面积以及面积占比，相反，能增加呈浮置的孤岛结构101的面积和面积占比，浮置的孤岛结构101中的体区不会形成空穴泄漏路径，所以，本发明实施例能调节空穴导通路径并最大限度减少空穴导通路径，从而能增强注入载流子浓度并从而改善器件的电流能力。
本发明实施例适合于close cell情况，以矩形close cell为例,能根据需要在某些cell内制作N型注入区(NP)和接触孔(CT)，某些Cell内不制作CT或者NP，以此来控制Pbody CT引出的比列，用于增强注入载流子浓度，close cell由于每个元胞本身就是隔离的孤岛，特别适合此调节，只要CT不引出即可实现目的。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种IGBT器件，其特征在于，包括：N型掺杂的漂移区，P型掺杂的体区；
所述体区位于所述漂移区的顶部表面上，P+掺杂的集电区形成于所述漂移区的底部表面之下；
在俯视面上，所述体区被分割成多个互相隔离的孤岛结构，各所述孤岛结构的周侧环绕有环形沟槽，各所述环形沟槽连通在一起；所述环形沟槽的深度大于所述体区的深度，所述环形沟槽实现相邻的所述孤岛结构之间的隔离；
在所述环形沟槽的至少部分区域段中形成有栅极结构；
N+掺杂的发射区设置在部分所述孤岛结构的表面并和对应的所述栅极结构自对准，以控制所述发射区的面积；
在部分所述孤岛结构的表面设置有第一接触孔，所述第一接触孔用于引出所述体区，以控制所述第一接触孔的面积，通过降低所述第一接触孔的面积占比来增加注入载流子浓度。
2.如权利要求1所述的IGBT器件，其特征在于：所述栅极结构由形成于所述环形沟槽侧面和底部表面的栅介质层和填充于所述环形沟槽中的栅极导电材料层组成。
3.如权利要求2所述的IGBT器件，其特征在于：所述栅极结构形成于所述环形沟槽的全部区域中；或者，所述栅极结构形成于所述环形沟槽的部分区域段中，在所述栅极结构外部的所述环形沟槽中填充有隔离介质层。
4.如权利要求1所述的IGBT器件，其特征在于：在部分所述孤岛结构中同时设置有所述发射区和所述第一接触孔。
5.如权利要求4所述的IGBT器件，其特征在于：在部分所述孤岛结构中仅设置了所述发射区以及未设置所述第一接触孔。
6.如权利要求5所述的IGBT器件，其特征在于：在部分所述孤岛结构中仅设置了所述第一接触孔以及未设置所述发射区。
7.如权利要求6所述的IGBT器件，其特征在于：在部分所述孤岛结构中未设置所述第一接触孔以及所述发射区。
8.如权利要求7所述的IGBT器件，其特征在于：在所述第一接触孔底部的所述体区表面形成有由P+掺杂区组成的体引出区。
9.如权利要求1所述的IGBT器件，其特征在于：在俯视面上，所述环形沟槽的内侧侧面的俯视面结构包括：圆形、椭圆形或多边形。
10.如权利要求9所述的IGBT器件，其特征在于：所述多边形包括矩形。
11.如权利要求8所述的IGBT器件，其特征在于：所述第一接触孔的顶部连接到由正面金属层组成的发射极。
12.如权利要求11所述的IGBT器件，其特征在于：在同时设置所述发射区和所述第一接触孔的所述孤岛结构中，所述发射区和所述体引出区都通过所述第一接触孔连接到所述发射极。
13.如权利要求1所述的IGBT器件，其特征在于：在剖面结构上，至少在所述环形岛结构内侧的所述有源岛和底部的所述漂移区之间设置有载流子存储层，所述载流子存储层为N型掺杂且N型掺杂浓度大于所述漂移区的掺杂浓度。
14.如权利要求1所述的IGBT器件，其特征在于：在所述漂移区中设置有多个P型柱，各所述P型柱之间的所述漂移区组成N型柱，由所述P型柱和所述N型柱交替排列形成超结结构。
15.如权利要求13所述的IGBT器件，其特征在于：在所述载流子存储层中设置有多个P型柱，各所述P型柱之间的所述载流子存储层组成N型柱，由所述P型柱和所述N型柱交替排列形成超结结构。
CN202310511908.8A 2023-05-09 2023-05-09 Igbt器件 Pending CN116632057A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310511908.8A CN116632057A (zh) 2023-05-09 2023-05-09 Igbt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310511908.8A CN116632057A (zh) 2023-05-09 2023-05-09 Igbt器件

Publications (1)

Publication Number Publication Date
CN116632057A true CN116632057A (zh) 2023-08-22

Family

ID=87616309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310511908.8A Pending CN116632057A (zh) 2023-05-09 2023-05-09 Igbt器件

Country Status (1)

Country Link
CN (1) CN116632057A (zh)

Similar Documents

Publication Publication Date Title
US11735584B2 (en) Semiconductor device
JP6021908B2 (ja) 絶縁ゲート型バイポーラトランジスタ
US10062774B2 (en) Trench-type insulated gate semiconductor device including an emitter trench and an overlapped floating region
US10418441B2 (en) Semiconductor device and method for manufacturing the semiconductor device
KR101745776B1 (ko) 전력용 반도체 소자
US8232593B2 (en) Power semiconductor device
TWI453919B (zh) 用於快速開關的帶有可控注入效率的二極體結構
KR101840903B1 (ko) 절연 게이트 바이폴라 트랜지스터
JP6102092B2 (ja) 半導体装置及びその製造方法
JP5805756B2 (ja) パワー半導体デバイス
WO2019154219A1 (zh) Igbt功率器件及其制造方法
JPH05243561A (ja) 電力用半導体素子
KR20090118811A (ko) 반도체 장치
JP2016040820A (ja) 半導体装置
JP2020038986A (ja) 半導体装置
JP2987040B2 (ja) 絶縁ゲート型半導体装置
US6472693B1 (en) Semiconductor device and method of manufacturing the same
US20240063267A1 (en) Semiconductor device and method for producing same
US20220352315A1 (en) Semiconductor device and method for producing same
CN116632057A (zh) Igbt器件
JP5568904B2 (ja) 半導体装置
JP2015084410A (ja) 半導体装置
CN116525666A (zh) Igbt器件
CN215834533U (zh) 抗闩锁igbt器件
JPH04317375A (ja) 絶縁ゲート付サイリスタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination