CN116631339A - 像素电路及其驱动方法、显示基板和显示装置 - Google Patents

像素电路及其驱动方法、显示基板和显示装置 Download PDF

Info

Publication number
CN116631339A
CN116631339A CN202310774165.3A CN202310774165A CN116631339A CN 116631339 A CN116631339 A CN 116631339A CN 202310774165 A CN202310774165 A CN 202310774165A CN 116631339 A CN116631339 A CN 116631339A
Authority
CN
China
Prior art keywords
transistor
circuit
voltage
node
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310774165.3A
Other languages
English (en)
Inventor
周仁杰
黄星维
王仓鸿
祝贵祥
李建军
刘弟伟
张鼎
谢广发
程刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Mianyang BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Mianyang BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Mianyang BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202310774165.3A priority Critical patent/CN116631339A/zh
Publication of CN116631339A publication Critical patent/CN116631339A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本公开提供了一种像素电路及其驱动方法、显示基板和显示装置，该像素电路包括：驱动子电路、数据写入子电路、存储子电路、补偿子电路、初始化子电路以及参考电压写入子电路。初始化子电路连接至第二节点，被配置为在初始化控制信号的控制下，向第二节点写入初始化电压；参考电压写入子电路连接至第一节点，被配置为在参考电压控制信号的控制下，向第一节点写入参考电压；补偿子电路被配置为在第一节点的电压以及补偿控制信号的控制下，向第一节点写入补偿电压；数据写入子电路被配置为在扫描信号的控制下，从第二节点向存储子电路写入数据电压，以将该数据电压写入第一节点；驱动子电路被配置为基于数据电压以及补偿电压驱动发光元件发光。

Description

像素电路及其驱动方法、显示基板和显示装置
技术领域
本公开涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示基板和显示装置。
背景技术
随着有源矩阵有机发光二极管(Active-matrix organic light-emittingdiode，AMOLED)在显示领域的广泛应用，人们对显示效果的要求也越来越高。因此，改善AMOLED显示产品所存在的显示不良问题成为显示领域的重要研究方向之一。
发明内容
第一方面，本公开一实施例提供了一种像素电路，包括：驱动子电路、数据写入子电路、存储子电路、补偿子电路、初始化子电路以及参考电压写入子电路，所述驱动子电路连接至第一节点，所述数据写入子电路连接至第二节点，所述存储子电路分别连接所述第一节点与所述第二节点，其中：
所述初始化子电路连接至所述第二节点，被配置为在初始化控制信号的控制下，向所述第二节点写入初始化电压；
所述参考电压写入子电路连接至所述第一节点，被配置为在参考电压控制信号的控制下，向所述第一节点写入参考电压；
所述补偿子电路被配置为在所述第一节点的电压以及补偿控制信号的控制下，向所述第一节点写入补偿电压；
所述数据写入子电路被配置为在扫描信号的控制下，从所述第二节点向所述存储子电路充入数据电压，以在所述补偿电压的基础上，将所述数据电压写入所述第一节点；
所述驱动子电路被配置为基于所述补偿电压以及所述数据电压驱动发光元件发光。
可选的，所述初始化子电路包括：初始化晶体管，
所述初始化晶体管的第一极被配置为接收所述初始化电压，所述初始化晶体管的第二极与所述第二节点连接，所述初始化晶体管的栅极被配置为接收所述初始化控制信号。
可选的，所述参考电压写入子电路包括：参考电压写入晶体管，
所述参考电压写入晶体管的第一极被配置为接收所述参考电压，所述参考电压写入晶体管的第二极与所述第一节点连接，所述参考电压写入晶体管的栅极被配置为接收所述参考电压控制信号。
可选的，所述驱动子电路包括：驱动晶体管，所述驱动晶体管的第一极与第一电源端连接，所述驱动晶体管的第二极与所述发光元件连接，所述驱动晶体管的栅极与所述第一节点连接。
可选的，所述补偿电压为从所述第一电源端输入的电源电压以及所述驱动晶体管的阈值电压之和。
可选的，所述补偿子电路包括：补偿晶体管以及第一电容，
所述补偿晶体管的第一极与所述驱动晶体管的第二极连接，所述补偿晶体管的第二极与所述第一节点连接，所述补偿晶体管的栅极被配置为接收所述补偿控制信号；
所述第一电容的第一端连接到所述第一电源端，所述第一电容的第二端连接到所述第一节点。
可选的，所述数据写入子电路包括数据写入晶体管，所述存储子电路包括：第二电容；
所述数据写入晶体管的第一极被配置为接收所述数据电压，所述数据写入晶体管的第二极与所述第二节点连接，所述数据写入晶体管的栅极被配置为接收所述扫描信号；
所述第二电容的第一端与所述第一节点连接，所述第二电容的第二端与所述第二节点连接。
可选的，像素电路还包括：发光控制子电路，所述发光控制子电路被配置为在发光控制信号的控制下，控制所述驱动子电路驱动所述发光元件发光。
可选的，所述发光控制子电路包括：发光控制晶体管，
所述发光控制晶体管的第一极与所述驱动晶体管的第二极连接，所述发光控制晶体管的第二极与所述发光元件的第一端连接，所述发光控制晶体管的栅极被配置为接收所述发光控制信号；所述发光元件的第二端连接至第二电源端。
可选的，像素电路还包括：复位子电路，所述复位子电路与所述发光元件的第一端连接，被配置为在所述扫描信号的控制下，对所述发光元件的第一端进行复位。
第二方面，本公开一实施例提供了一种像素电路，包括：驱动晶体管、数据写入晶体管、初始化晶体管、参考电压写入晶体管、补偿晶体管、复位晶体管、发光控制晶体管、第一电容以及第二电容；
所述驱动晶体管的第一极连接至第一电源端，所述驱动晶体管的第二极连接至所述发光控制晶体管的第一极以及所述补偿晶体管的第一极，所述驱动晶体管的栅极连接至所述第一电容的第二端、所述第二电容的第一端、所述补偿晶体管的第二极以及所述参考电压写入晶体管的第二极；
所述数据写入晶体管的第一极被配置为接收数据电压，所述数据写入晶体管的第二极连接至所述第二电容的第二端以及所述初始化晶体管的第二极，所述数据写入晶体管的栅极被配置为接收扫描信号；
所述初始化晶体管的第一极被配置为接收初始化电压，所述初始化晶体管的栅极被配置为接收初始化控制信号；
所述参考电压写入晶体管的第一极被配置为接收参考电压，所述参考电压写入晶体管的栅极被配置为接收参考电压控制信号；
所述补偿晶体管的栅极被配置为接收补偿控制信号，所述第一电容的第一端连接到所述第一电源端；
所述发光控制晶体管的第二极连接至发光元件的第一端，所述发光元件的第二端连接至第二电源端，所述发光控制晶体管的栅极被配置为接收发光控制信号；
所述复位晶体管的第一极被配置为接收复位电压，所述复位晶体管的第二极与所述发光元件的第一端连接，所述复位晶体管的栅极被配置接收复位信号；
其中，所述驱动晶体管、所述数据写入晶体管、所述初始化晶体管、所述复位晶体管以及所述发光控制晶体管为P型晶体管，所述参考电压写入晶体管以及所述补偿晶体管为N型晶体管。
第三方面，本公开一实施例提供了一种像素驱动方法，应用于驱动上述第一方面所述的像素电路，所述方法包括：
在初始化阶段，向所述第一节点写入所述参考电压以及向所述第二节点写入所述初始化电压；
在补偿阶段，在所述第二节点被配置为所述初始化电压的基础上，向所述第一节点写入补偿电压；
在数据写入阶段，从所述第二节点向所述存储子电路充入数据电压，以在所述补偿电压的基础上，将所述数据电压写入所述第一节点；
在发光阶段，基于所述补偿电压以及所述数据电压驱动所述发光元件发光。
第四方面，本公开一实施例提供了一种显示基板，包括衬底基板、发光元件以及上述第一方面或第二方面提供的像素电路；所述发光元件和所述像素电路设置在所述衬底基板上。
第五方面，本公开一实施例提供了一种显示装置，包括上述第四方面提供的显示基板。
本公开实施例中提供的技术方案，至少具有如下技术效果或优点：
本公开实施例提供的像素电路及其驱动方法、显示基板和显示装置，通过初始化子电路以及参考电压写入子电路，在对第一节点进行电压补偿以及数据写入之前，分别对第一节点和第二节点进行初始化，从而改善驱动子电路中的晶体管的迟滞效应，以及减小耦合电容对数据电压的影响；通过将数据写入子电路连接至第二节点，并在第一节点与第二节点之间连接存储子电路，实现在进行数据写入之前，先通过补偿子电路向第一节点写入补偿电压，再在该补偿电压的基础上，将数据电压继续写入到第一节点，即在第一节点处实现补偿电压与数据电压的叠加，从而基于补偿电压以及数据电压驱动发光元件发光，实现了对第一节点的电压补偿，如可以对电源电压以及驱动子电路中的晶体管的阈值电压进行补偿，有利于改善显示亮度不均的问题，实现更好的显示效果。
上述说明仅是本公开实施例提供的技术方案的概述，为了能够更清楚了解本公开实施例的技术手段，而可依照说明书的内容予以实施，并且为了让本公开实施例的上述和其它目的、特征和优点能够更明显易懂，以下特举本公开实施例的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为本公开实施例中像素电路的一种示例性电路框图；
图2为本公开实施例中像素电路的一种示例性电路结构图；
图3为本公开实施例中像素电路的另一种示例性电路结构图；
图4为本公开实施例中一种像素驱动方法的流程图；
图5为用于驱动图2中的像素电路的驱动时序图；
图6为用于驱动图3中的像素电路的驱动时序图；
图7为本公开实施例中一种显示基板的结构示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
还需要说明的是，本公开实施例中采用的晶体管可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，薄膜晶体管可以包括氧化物半导体薄膜晶体管、非晶硅薄膜晶体管或多晶硅薄膜晶体管等。晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在物理结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管，除作为控制极的栅极，直接描述了其中一极为第一极，另一极为第二极，所以本公开的实施例中全部或部分晶体管的第一极和第二极根据需要是可以互换的。
为了保持本公开实施例的以下说明清楚且简明，本公开省略了部分已知功能和已知部件的详细说明。
下面结合附图对本公开的示例性实施例进行详细说明，本公开并不限于这些具体的实施例。
图1为本公开实施例中像素电路的一种示例性电路框图。如图1所示，该像素电路100包括：驱动子电路11、数据写入子电路13、存储子电路12、补偿子电路16、初始化子电路14以及参考电压写入子电路15。
其中，驱动子电路11连接至第一节点N1，数据写入子电路13连接至第二节点N2，存储子电路12分别连接第一节点N1与第二节点N2。初始化子电路14连接至第二节点，被配置为在初始化控制信号G2的控制下，向第二节点写入初始化电压Vinit。参考电压写入子电路15连接至第一节点N1，被配置为在参考电压控制信号G1的控制下，向第一节点N1写入参考电压Vref。补偿子电路16被配置为在第一节点N1的电压以及补偿控制信号G3的控制下，向第一节点N1写入补偿电压。例如，补偿电压可以为电源电压Vdd以及驱动子电路11中的驱动晶体管的阈值电压之和。数据写入子电路13被配置为在扫描信号的控制下，从第二节点N2向存储子电路12充入数据电压Vdata，以在补偿电压的基础上，将数据电压写入第一节点N1。驱动子电路11被配置为基于补偿电压以及数据电压驱动发光元件发光。
例如，该像素电路100可以应用于显示基板20，如源矩阵有机发光二极管(Active-matrix organic light-emitting diode，AMOLED)显示基板20。
例如，发光元件EL可以为发光二极管，发光二极管例如可以为有机发光二极管(Organic Light Emitting Diode，OLED)或者量子点有机发光二极管(Quantum Dot LightEmitting Diodes，QLED)等，本实施例对此不做限制。例如，发光元件EL可以采用不同颜色的发光材料，以发出不同颜色的光，从而进行彩色显示。
例如，可以在初始化阶段，分别在初始化控制信号G2以及参考电压控制信号G1的控制下，通过初始化子电路14向第二节点N2写入初始化电压Vinit，对第二节点N2进行初始化。通过参考电压写入子电路15向第一节点N1写入参考电压Vref，对第一节点N1进行初始化。
初始化电压Vinit与参考电压Vref为稳定的直流电压。在一些示例中，初始化电压Vinit与参考电压Vref可以为不同电压，例如，初始化电压Vinit与参考电压Vref可以均为负压且Vref的电压值大于Vinit的电压值。这样初始化电压Vinit与参考电压Vref可以分别进行调节，再搭配可调节的数据电压Vdata，使得对于驱动IC来讲，第一节点N1的电压可调节范围更广，调节的更加精确，有利于改善显示不均，拖影等问题。
当然，在其他示例中，初始化电压Vinit与参考电压Vref也可以为相同电压，本实施例对此不做限制。
通过初始化子电路14以及参考电压写入子电路15，在对第一节点N1进行电压补偿以及数据写入之前，分别对第一节点N1和第二节点N2进行初始化，从而改善驱动子电路11中的驱动晶体管以及数据写入子电路13中的数据写入晶体管的迟滞效应，以及减小耦合电容对数据电压的影响。
并且，通过将数据写入子电路13连接至第二节点N2，并在第一节点N1与第二节点N2之间连接存储子电路12，能够在进行数据写入之前，先通过补偿子电路16向第一节点写入补偿电压，再在该补偿电压的基础上，将数据电压继续写入到第一节点，即在第一节点处实现补偿电压与数据电压的叠加，从而基于数据电压以及补偿电压，驱动发光元件发光，实现了对第一节点的电压补偿，如可以对电源电压Vdd以及驱动子电路11中的驱动晶体管的阈值电压Vth进行补偿，有利于改善显示亮度不均的问题，实现更好的显示效果。
图2为本公开实施例中像素电路100的一种示例性电路结构图。需要说明的是，图2所示的像素电路100中的驱动子电路11、数据写入子电路13、存储子电路12、补偿子电路16、初始化子电路14以及参考电压写入子电路15等仅为示意性的，驱动子电路11、数据写入子电路13、存储子电路12、补偿子电路16、初始化子电路14以及参考电压写入子电路15等电路的具体结构可以根据实际应用需求进行设定，本公开的实施例对此不作具体限定。
例如，按照晶体管的特性，晶体管可以分为N型晶体管和P型晶体管，P型晶体管低电平导通，高电平截止，而N型晶体管低电平截止，高电平导通。为了清楚起见，图2示出的像素电路100以驱动晶体管、数据写入晶体管、初始化晶体管、复位晶体管以及发光控制晶体管为P型晶体管(例如，低温多晶硅(Low Temperature Poly-Silicon，LTPS)P型MOS晶体管)，参考电压写入晶体管以及补偿晶体管为N型晶体管(例如，低温多晶氧化物(LowTemperature Polycrystalline Oxide，LTPO)N型MOS晶体管)为例详细阐述了本公开的技术方案。
例如，如图2所示，参考电压写入子电路15可以包括：参考电压写入晶体管T1，参考电压写入晶体管T1的第一极连接到参考电压端VREF以接收参考电压Vref。参考电压写入晶体管T1的第二极与第一节点连接，参考电压写入晶体管T1的栅极被配置为接收参考电压控制信号G1。
例如，如图2所示，初始化子电路14可以包括：初始化晶体管T2。初始化晶体管T2的第一极连接到初始化电压端VINIT以接收初始化电压Vinit。初始化晶体管T2的第二极与第二节点连接，初始化晶体管T2的栅极被配置为接收初始化控制信号G2。以初始化晶体管T2采用P型晶体管为例，初始化控制信号G2为低电平时，初始化晶体管T2导通，初始化控制信号G2为高电平时，初始化晶体管T2截止。
例如，在初始化阶段，控制参考电压写入晶体管T1导通，可以向第一节点N1写入参考电压Vref，从而使得驱动晶体管T6栅极初始化，改善TFT的迟滞效应。例如，从一个长时间工作在上黑下白画面，突然切换到100灰阶画面。当工作在黑色的OLED像素单元从0灰阶切换到100灰阶；同时当工作在白色的OLED像素单元从255灰阶切换到100灰阶；那么由于长时间偏置的电压不一样，导致两个灰阶切换的速度不一样，便会出现残影或拖影。总的来说就是驱动晶体管的Vgs(即栅极与源极的电压差)电压受到影响，保持源极电压不变，将栅极电压每次初始化使得其复位到真正的电压，那么便解决了迟滞效应。
并且，在初始化阶段，控制初始化晶体管T2导通，向第二节点N2写入初始化电压Vinit，可以使得参考电压Vref在存储子电路12上面稳定，同时，也可以减少耦合电容对数据电压Vdata的影响。
本实施例中，参考电压控制信号G1和初始化控制信号G2为不同信号，即参考电压写入晶体管T1的栅极和初始化晶体管T2的栅极连接不同控制信号线，以分别实现对上述在第一节点N1写入参考电压Vref以及在上述第二节点N2写入初始化电压Vinit的控制。
例如，如图2所示，驱动子电路11可以包括：驱动晶体管T6，驱动晶体管T6的第一极与第一电源端VDD连接，驱动晶体管T6的第二极与发光元件EL连接，驱动晶体管T6的栅极与第一节点N1连接。
例如，驱动晶体管T6可以为P型晶体管。驱动晶体管T6的第一极可以为源极S，驱动晶体管T6的第二极可以为漏极D，下面以此为例进行说明。
例如，如图2所示，像素电路100还可以包括：发光控制子电路17。发光控制子电路17被配置为在发光控制信号的控制下，控制驱动子电路11驱动发光元件发光。例如，如图2所示，发光控制子电路17可以包括：发光控制晶体管T7。此时，驱动晶体管T6通过发光控制晶体管T7与发光元件EL连接。发光控制晶体管T7的第一极与驱动晶体管T6的第二极连接，发光控制晶体管T7的第二极与发光元件EL的第一端(如发光元件EL的阳极)连接，发光控制晶体管的栅极被配置为接收发光控制信号。发光元件的第二端(如发光元件的阴极)连接至第二电源端VSS。
例如，第一电源端VDD用于输出电源电压Vdd，电源电压Vdd为正电压，第二电源端VSS用于输出公共电压，公共电压可以为负电压或者第二电源端VSS可以接地。
当发光控制晶体管T7导通时，驱动晶体管T6和发光元件EL之间的连接导通；当发光控制晶体管T7断开时，驱动晶体管T6和发光元件EL之间的连接断开。例如，在数据写入阶段，发光控制晶体管T7可以断开，从而使得驱动晶体管T6和发光元件EL之间的连接断开，以保证发光元件EL不发光。而在发光阶段，发光控制线EM可以向发光控制晶体管T7提供发光控制信号，以使发光控制晶体管T7导通，发光电流可以依次经由导通的驱动晶体管T6和发光控制晶体管T7被传输至发光元件EL以驱动其发光。
例如，如图2所示，补偿子电路16可以包括：补偿晶体管T3以及第一电容C1。补偿晶体管T3的第一极与驱动晶体管T6的第二极连接，补偿晶体管T3的第二极与第一节点N1连接，补偿晶体管T3的栅极被配置为接收补偿控制信号G3。第一电容C1的第一端连接到第一电源端VDD，第一电容C1的第二端连接到第一节点N1。
例如，与驱动晶体管T6的栅极连接的参考电压写入晶体管T1和补偿晶体管T3采用N型MOS晶体管，能够支持更高的刷新率范围，更低的功耗，更好的均匀性，更低的成本。例如，参考电压写入晶体管T1和补偿晶体管T3可以采用铟镓锌氧化物(Indium Gallium ZincOxide，IGZO)，有利于降低漏电流以及降低成本，使得LTPO像素架构具有更低功耗，更高刷新率范围，更好的显示均匀性。
例如，如图2所示，数据写入子电路13可以包括数据写入晶体管T4。存储子电路12可以包括：第二电容C2。数据写入晶体管T4的第一极连接至数据电压端DATA以接收数据电压Vdata，数据写入晶体管T4的第二极与第二节点连接，数据写入晶体管T4的栅极被配置为接收扫描信号。第二电容C2的第一端与第一节点N1连接，第二电容C2的第二端与第二节点N2连接。第二电容C2可以隔直流通交流，有效地避免输入的数据电压Vdata中不必要的直流成分影响发光。
本公开实施例中是将数据电压Vdata写入到驱动晶体管T6的栅极，即将数据电压Vdd写入到第一节点N1，相比于将数据电压Vdata写入到驱动晶体管T6的源极，能够有效地降低驱动晶体管T6自身的耦合电容(如栅极与漏极之间形成的寄生电容)对所写入的数据电压Vdd的影响，有利于提高显示亮度。
例如，上述扫描信号与补偿控制信号G3可以为不同信号，从而使得数据写入晶体管T4和补偿晶体管T3可以被分开单独控制。此时，可以在完成上述初始化阶段后，先进行补偿阶段再进行数据写入阶段。在补偿阶段，由于第一节点N1在初始化阶段充入的参考电压Vref为低电平，可以使得驱动晶体管T6导通，工作在饱和状态，并且控制初始化晶体管T2导通以及补偿晶体管T3导通，数据写入晶体管T4截止，在第二电容C2的第二端预置一个稳定电压即初始化电压Vinit的基础上，向第二电容C2的第一端写入电源电压Vdd+驱动晶体管T6的阈值电压Vth，同时实现对电源电压Vdd的补偿以及对阈值电压Vth的补偿，有利于提高显示亮度均匀性以及改善残影问题。并且，通过第一电容C1的自举作用，可以在从补偿阶段进入数据写入阶段时，使得第一节点N1的电压稳定在Vdd+Vth+|Vref-Vinit|。
接着，在数据写入阶段，通过控制数据写入晶体管T4导通、初始化晶体管T2以及补偿晶体管T3截止，在第二电容C2的第一端预置一个稳定电压Vdd+Vth+|Vref-Vinit|，第二节点N2即第二电容C2的第二端在上一阶段写入的初始化电压Vinit的基础上，继续从第二节点N2向第二电容C2中充入数据电压Vdata，使得第一节点N1即驱动晶体管T6的栅极充电至Vdd+Vth+Vdata+|Vref-Vinit|，有利于提高数据电压写入速度，即提高数据写入开启和关闭的速度，从而提高相邻两帧画面的切换速度。尤其是在应用于高刷新率场景中，有利于改善从低亮度画面切换到高亮度画面时存在残影的问题。
例如，如图2所示，像素电路100还可以包括：复位子电路18。复位子电路18与发光元件EL的第一端(如发光元件的阳极)连接，被配置为在扫描信号的控制下，对发光元件的第一端进行复位，以提高发光元件EL的寿命和发光效率，有利于保证显示均匀性。例如，复位子电路18可以包括复位晶体管T5，复位晶体管T5的第一极可以连接到初始化电压端VINIT以接收初始化电压Vinit，复位晶体管T5的第二极连接至发光元件EL的第一端，复位晶体管T5的栅极被配置为接收扫描信号。例如，复位晶体管T5的栅极与数据写入晶体管T4的栅极可以连接到同一条信号线，以减少包含该像素电路100的显示基板20中需要布设的信号线数量。
需要说明的是，本公开实施例提供的像素电路100中的各晶体管可以不限于图2中的设置，本领域技术人员可以根据实际需要利用N型晶体管和/或P型晶体管实现本公开的实施例中的各晶体管的功能。例如，图3为本公开实施例中像素电路100的另一种示例性电路结构图，区别于图2中的像素电路100之处在于，图3中参考电压写入晶体管T1和补偿晶体管T3也采用P型晶体管。
图4为本公开实施例中一种像素驱动方法的流程图。如图4所示，该像素驱动方法应用于驱动上文中任一实施例提供的像素电路100，该方法可以包括以下步骤：
步骤S101，在初始化阶段，向第一节点写入参考电压以及向第二节点写入初始化电压；
步骤S102，在补偿阶段，在第二节点被配置为初始化电压的基础上，向第一节点写入补偿电压；
步骤S103，在数据写入阶段，从第二节点向存储子电路12充入数据电压，以在补偿电压的基础上，将数据电压写入第一节点；
步骤S104，在发光阶段，基于补偿电压以及数据电压驱动发光元件发光。
以图2示出的像素电路100为例，图5为用于驱动图2中的像素电路100的驱动时序图。参照图5中示出了参考电压控制信号G1、初始化控制信号G2、补偿控制信号G3、扫描信号G4以及发光控制信号Emit的波形，该像素电路100的驱动过程可以包括：
初始化阶段t1：参考电压控制信号G1为高电平，初始化控制信号G2为低电平，补偿控制信号G3为低电平，扫描信号G4为高电平，发光控制信号Emit为高电平。参考电压写入晶体管T1和初始化晶体管T2导通，其余晶体管截止。参考电压Vref被写入到第一节点N1，使得驱动晶体管T6的栅极初始化，改善驱动晶体管T6的迟滞效应。初始化晶体管T2导通，可以使得参考电压Vref在第一电容C1上面稳定，同时，也减小耦合电容对数据电压Vdata的影响。
补偿阶段t2：参考电压控制信号G1为低电平，初始化控制信号G2为低电平，补偿控制信号G3为高电平，扫描信号G4为高电平，发光控制信号Emit为高电平。第一节点N1在上一阶段充入的参考电压Vref为低电平，可以使得驱动晶体管T6导通。那么初始化晶体管T2、补偿晶体管T3以及驱动晶体管T6导通，其余晶体管截止，使得驱动晶体管T6的栅极充电至Vdd+Vth+|Vref-Vinit|，以同时实现对电源电压Vdd的补偿以及对阈值电压Vth的补偿
数据写入阶段t3：参考电压控制信号G1为低电平，初始化控制信号G2为高电平，补偿控制信号G3为低电平，扫描信号G4为低电平，发光控制信号Emit为高电平。数据写入晶体管T4以及复位晶体管T5导通，其余晶体管截止，使得驱动晶体管T6的栅极充电至Vdd+Vth+Vdata+|Vref-Vinit|。
发光阶段t4：参考电压控制信号G1为低电平，初始化控制信号G2为高电平，补偿控制信号G3为低电平，扫描信号G4为高电平，发光控制信号Emit为低电平。发光控制晶体管T7导通，其余晶体管截止，发光元件EL发光。
例如，在发光阶段T4，驱动晶体管T6处于饱和状态，由于驱动晶体管T6工作在饱和区的时候，其Ids电流大小公式为：
其中，Vgs表示驱动晶体管T6的栅极与源极之间的电压差，由于栅极电压Vg＝Vdd+Vth+Vdata+|Vref-Vinit|，源极电压Vs＝Vdd，可以得到：
其中，μ为驱动晶体管T6的电子迁移率，Cox为驱动晶体管T6的栅极单位电容量，W为驱动晶体管T6的沟道宽，L为驱动晶体管T6的沟道长。
从公式(2)可以看出，Ids只跟Vdata+|Vref-Vinit|电压大小相关，与电源电压Vdd以及阈值电压Vth均无关。也就是说，发光电流Ids已经不受驱动晶体管T6的阈值电压Vth和第一电源端VDD输出的电源电压Vdd的影响，而只与数据电压Vdata、参考电压Vref以及初始化电压Vinit相关，从而可以解决驱动晶体管T6由于工艺制程及长时间的工作造成阈值电压漂移以及电源电压降(IR drop)对发光电流的影响，有利于保证发光元件EL正常工作，提高显示亮度的均一性。
同理，图6为用于驱动图3中的像素电路100的驱动时序图，具体驱动过程与上述驱动过程类似，区别在于参考电压写入晶体管T1和补偿晶体管T3为高电平截止，低电平导通，因此相比于图2中的像素电路100，需要对应变更参考电压控制信号G1′以及补偿控制信号G3′。如图6所示，图6中的参考电压控制信号G1′的波形可以与图5中的参考电压控制信号G1的波形反相，补偿控制信号G3′的波形可以与补偿控制信号G3的波形反相，初始化控制信号G2′的波形可以与初始化控制信号G2的波形相同，扫描信号G4′的波形可以与扫描信号G4的波形相同，发光控制信号Emit′的波形可以与发光控制信号Emit的波形相同。
图7为本公开实施例中一种显示基板20的结构示意图。如图7所示，该显示基板20包括衬底基板200、发光元件以及上文中任一实施例提供的像素电路100。发光元件和像素电路100设置在衬底基板200上。
例如，该显示基板20可以包括阵列排布在衬底基板200上的多个像素，每个像素包括多个子像素。每个子像素包括一个发光元件以及驱动该发光元件的像素电路100。每个子像素中的像素电路100可以采用上文中任一实施例提供的像素电路100。
当然，显示基板20的其他组成部分如栅线、数据线、栅极驱动电路等，这是本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本公开的限制。
另外，本公开一实施例还提供了一种显示装置，包括上述显示基板20。例如，显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、穿戴式设备等任何具有显示功能的产品或部件，本实施例对此不做限制。
另外，所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本公开的范围被限于这些例子；在本公开的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本公开一个或多个实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。
尽管已描述了本公开的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本公开范围的所有变更和修改。

Claims (14)

1.一种像素电路，其特征在于，包括：驱动子电路、数据写入子电路、存储子电路、补偿子电路、初始化子电路以及参考电压写入子电路，所述驱动子电路连接至第一节点，所述数据写入子电路连接至第二节点，所述存储子电路分别连接所述第一节点与所述第二节点，其中：
所述初始化子电路连接至所述第二节点，被配置为在初始化控制信号的控制下，向所述第二节点写入初始化电压；
所述参考电压写入子电路连接至所述第一节点，被配置为在参考电压控制信号的控制下，向所述第一节点写入参考电压；
所述补偿子电路被配置为在所述第一节点的电压以及补偿控制信号的控制下，向所述第一节点写入补偿电压；
所述数据写入子电路被配置为在扫描信号的控制下，从所述第二节点向所述存储子电路充入数据电压，以在所述补偿电压的基础上，将所述数据电压写入所述第一节点；
所述驱动子电路被配置为基于所述补偿电压以及所述数据电压驱动发光元件发光。
2.根据权利要求1所述的像素电路，其特征在于，所述初始化子电路包括：初始化晶体管，
所述初始化晶体管的第一极被配置为接收所述初始化电压，所述初始化晶体管的第二极与所述第二节点连接，所述初始化晶体管的栅极被配置为接收所述初始化控制信号。
3.根据权利要求1所述的像素电路，其特征在于，所述参考电压写入子电路包括：参考电压写入晶体管，
所述参考电压写入晶体管的第一极被配置为接收所述参考电压，所述参考电压写入晶体管的第二极与所述第一节点连接，所述参考电压写入晶体管的栅极被配置为接收所述参考电压控制信号。
4.根据权利要求1-3中任一项所述的像素电路，其特征在于，所述驱动子电路包括：驱动晶体管，所述驱动晶体管的第一极与第一电源端连接，所述驱动晶体管的第二极与所述发光元件连接，所述驱动晶体管的栅极与所述第一节点连接。
5.根据权利要求4所述的像素电路，其特征在于，所述补偿电压为从所述第一电源端输入的电源电压以及所述驱动晶体管的阈值电压之和。
6.根据权利要求4所述的像素电路，其特征在于，所述补偿子电路包括：补偿晶体管以及第一电容，
所述补偿晶体管的第一极与所述驱动晶体管的第二极连接，所述补偿晶体管的第二极与所述第一节点连接，所述补偿晶体管的栅极被配置为接收所述补偿控制信号；
所述第一电容的第一端连接到所述第一电源端，所述第一电容的第二端连接到所述第一节点。
7.根据权利要求4所述的像素电路，其特征在于，所述数据写入子电路包括数据写入晶体管，所述存储子电路包括：第二电容；
所述数据写入晶体管的第一极被配置为接收所述数据电压，所述数据写入晶体管的第二极与所述第二节点连接，所述数据写入晶体管的栅极被配置为接收所述扫描信号；
所述第二电容的第一端与所述第一节点连接，所述第二电容的第二端与所述第二节点连接。
8.根据权利要求4所述的像素电路，其特征在于，还包括：发光控制子电路，所述发光控制子电路被配置为在发光控制信号的控制下，控制所述驱动子电路驱动所述发光元件发光。
9.根据权利要求8所述的像素电路，其特征在于，所述发光控制子电路包括：发光控制晶体管，
所述发光控制晶体管的第一极与所述驱动晶体管的第二极连接，所述发光控制晶体管的第二极与所述发光元件的第一端连接，所述发光控制晶体管的栅极被配置为接收所述发光控制信号；
所述发光元件的第二端连接至第二电源端。
10.根据权利要求1所述的像素电路，其特征在于，还包括：复位子电路，所述复位子电路与所述发光元件的第一端连接，被配置为在所述扫描信号的控制下，对所述发光元件的第一端进行复位。
11.一种像素电路，其特征在于，包括：驱动晶体管、数据写入晶体管、初始化晶体管、参考电压写入晶体管、补偿晶体管、复位晶体管、发光控制晶体管、第一电容以及第二电容；
所述驱动晶体管的第一极连接至第一电源端，所述驱动晶体管的第二极连接至所述发光控制晶体管的第一极以及所述补偿晶体管的第一极，所述驱动晶体管的栅极连接至所述第一电容的第二端、所述第二电容的第一端、所述补偿晶体管的第二极以及所述参考电压写入晶体管的第二极；
所述数据写入晶体管的第一极被配置为接收数据电压，所述数据写入晶体管的第二极连接至所述第二电容的第二端以及所述初始化晶体管的第二极，所述数据写入晶体管的栅极被配置为接收扫描信号；
所述初始化晶体管的第一极被配置为接收初始化电压，所述初始化晶体管的栅极被配置为接收初始化控制信号；
所述参考电压写入晶体管的第一极被配置为接收参考电压，所述参考电压写入晶体管的栅极被配置为接收参考电压控制信号；
所述补偿晶体管的栅极被配置为接收补偿控制信号，所述第一电容的第一端连接到所述第一电源端；
所述发光控制晶体管的第二极连接至发光元件的第一端，所述发光元件的第二端连接至第二电源端，所述发光控制晶体管的栅极被配置为接收发光控制信号；
所述复位晶体管的第一极被配置为接收复位电压，所述复位晶体管的第二极与所述发光元件的第一端连接，所述复位晶体管的栅极被配置接收复位信号；
其中，所述驱动晶体管、所述数据写入晶体管、所述初始化晶体管、所述复位晶体管以及所述发光控制晶体管为P型晶体管，所述参考电压写入晶体管以及所述补偿晶体管为N型晶体管。
12.一种像素驱动方法，其特征在于，应用于驱动权利要求1-10中任一项所述的像素电路，所述方法包括：
在初始化阶段，向所述第一节点写入所述参考电压以及向所述第二节点写入所述初始化电压；
在补偿阶段，在所述第二节点被配置为所述初始化电压的基础上，向所述第一节点写入补偿电压；
在数据写入阶段，从所述第二节点向所述存储子电路充入数据电压，以在所述补偿电压的基础上，将所述数据电压写入所述第一节点；
在发光阶段，基于所述补偿电压以及所述数据电压驱动所述发光元件发光。
13.一种显示基板，其特征在于，包括衬底基板、发光元件以及权利要求1-11中任一项所述的像素电路；
所述发光元件和所述像素电路设置在所述衬底基板上。
14.一种显示装置，其特征在于，包括权利要求13所述的显示基板。
CN202310774165.3A 2023-06-27 2023-06-27 像素电路及其驱动方法、显示基板和显示装置 Pending CN116631339A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310774165.3A CN116631339A (zh) 2023-06-27 2023-06-27 像素电路及其驱动方法、显示基板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310774165.3A CN116631339A (zh) 2023-06-27 2023-06-27 像素电路及其驱动方法、显示基板和显示装置

Publications (1)

Publication Number Publication Date
CN116631339A true CN116631339A (zh) 2023-08-22

Family

ID=87638311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310774165.3A Pending CN116631339A (zh) 2023-06-27 2023-06-27 像素电路及其驱动方法、显示基板和显示装置

Country Status (1)

Country Link
CN (1) CN116631339A (zh)

Similar Documents

Publication Publication Date Title
US11881164B2 (en) Pixel circuit and driving method thereof, and display panel
US11699394B2 (en) Pixel circuit, driving method thereof and display device
US11942047B2 (en) Display panel and display device
CN113838421B (zh) 像素电路及其驱动方法、显示面板
US10978002B2 (en) Pixel circuit and driving method thereof, and display panel
WO2018095031A1 (zh) 像素电路及其驱动方法、以及显示面板
CN103218970B (zh) Amoled像素单元及其驱动方法、显示装置
JP2023093602A (ja) 画素回路、駆動方法、電界発光表示パネル及び表示装置
US10733933B2 (en) Pixel driving circuit and driving method thereof, display panel and display device
WO2019037499A1 (zh) 像素电路及其驱动方法、显示装置
CN110176213A (zh) 像素电路及其驱动方法、显示面板
CN101770745B (zh) 显示装置、显示装置驱动方法及电子设备
US20240062721A1 (en) Pixel Circuit and Driving Method Thereof, and Display Panel
CN109801592B (zh) 像素电路及其驱动方法、显示基板
CN109887464B (zh) 像素电路及其驱动方法、显示面板和显示设备
WO2015188533A1 (zh) 像素驱动电路、驱动方法、阵列基板及显示装置
CN108777131B (zh) Amoled像素驱动电路及驱动方法
US20220319417A1 (en) Pixel driving circuit and display panel
CN108389551B (zh) 一种像素电路及其驱动方法、显示装置
WO2019174372A1 (zh) 像素补偿电路、驱动方法、电致发光显示面板及显示装置
WO2019047701A1 (zh) 像素电路及其驱动方法、显示装置
GB2620507A (en) Pixel circuit and driving method therefor and display panel
CN104537984B (zh) 一种像素电路及其驱动方法
CN113658554B (zh) 像素驱动电路、像素驱动方法及显示装置
CN203179475U (zh) Amoled像素单元及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination