CN116615968A - 像素驱动电路及其驱动方法、显示面板、显示装置 - Google Patents

Abstract

一种像素驱动电路及其驱动方法、显示面板、显示装置，像素驱动电路用于驱动发光单元(OLED)，像素驱动电路包括：驱动电路(1)、补偿电路(2)、控制电路(3)、数据写入电路(4)，驱动电路(1)连接第一节点(N1)、第二节点(N2)、第三节点(N3)，用于根据第一节点(N1)的电压信号通过第二节点(N2)向第三节点(N3)输入驱动电流；补偿电路(2)连接第一节点(N1)、第三节点(N3)、栅极驱动信号端(Gate)，用于响应栅极驱动信号端(Gate)的信号连接第一节点(N1)和第三节点(N3)；控制电路(3)连接第二节点(N2)、第一电源端(VDD)、第三节点(N3)、发光单元(OLED)的第一电极、第一使能信号端(EM1)，用于响应第一使能信号端(EM1)的信号以连接第一电源端(VDD)和第二节点(N2)，以及用于响应第一使能信号端(EM1)的信号以连接第三节点(N3)和发光单元(OLED)的第一电极；数据写入电路(4)连接第二节点(N2)、数据信号端(Da)、第二使能信号端(EM2)，用于响应第二使能信号端(EM2)的信号将数据信号端(Da)的信号传输到第二节点(N2)。其中，在栅极驱动信号端(Gate)输出无效电平的至少部分时段内，第一使能信号端(EM1)交替输出有效电平和无效电平，第二使能信号端(EM2)交替输出有效电平和无效电平，且第二使能信号端(EM2)的有效电平时段位于第一使能信号端(EM1)的无效电平时段内，第一使能信号端(EM1)的有效电平时段位于第二使能信号端(EM2)的无效电平时段内。

Description

像素驱动电路及其驱动方法、显示面板、显示装置 技术领域

本公开涉及显示技术领域，尤其涉及一种像素驱动电路及其驱动方法、显示面板、显示装置。

背景技术

相关技术中，像素驱动电路中的驱动晶体管在长时间偏压下会导致其特性曲线漂移，从而影响其驱动效果。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

根据本公开的一个方面，提供一种像素驱动电路，用于驱动发光单元，该像素驱动电路包括：驱动电路、补偿电路、控制电路、数据写入电路，驱动电路连接第一节点、第二节点、第三节点，用于根据所述第一节点的电压信号通过所述第二节点向所述第三节点输入驱动电流；补偿电路连接所述第一节点、第三节点、栅极驱动信号端，用于响应所述栅极驱动信号端的信号连接所述第一节点和所述第三节点；控制电路连接所述第二节点、第一电源端、第三节点、发光单元的第一电极、第一使能信号端，用于响应所述第一使能信号端的信号以连接所述第一电源端和所述第二节点，以及用于响应所述第一使能信号端的信号以连接所述第三节点和所述发光单元的第一电极；数据写入电路连接所述第二节点、数据信号端、第二使能信号端，用于响应所述第二使能信号端的信号将所述数据信号端的信号传输到所述第二节点。其中，在所述栅极驱动信号端输出无效电平的至少部分时段内，所述第一使能信号端交替输出有效电平和无效电平，所述第二使能信号端交替输出有效电平和无效电平，且所述第二使能信号端的有效电平时段位于所述第一使能信号端的无效电平时段内，所述第一使能信号端的有效电平时段位于所述第二使能信号端的无效电平时段内。

本公开一种示例性实施例中，所述驱动电路包括：驱动晶体管，：驱动晶体管的第一极连接所述第二节点，第二极连接所述第三节点，栅极连接所述第一节点。

本公开一种示例性实施例中，所述补偿电路包括：第二晶体管，第二晶体管的第一极连接所述第一节点，第二极连接所述第三节点，栅极连接所述栅极驱动信号端。

本公开一种示例性实施例中，所述数据写入电路包括：第四晶体管，第四晶体管的第一极连接所述数据信号端，第二极连接所述第二节点，栅极连接所述第二使能信号端。

本公开一种示例性实施例中，所述控制电路包括：第五晶体管、第六晶体管，第 五晶体管的第一极连接所述第一电源端，第二极连接所述第二节点，栅极连接所述第一使能信号端；第六晶体管的第一极连接所述第三节点，第二极连接所述发光单元的第一电极，栅极连接所述第一使能信号端。

本公开一种示例性实施例中，所述第二使能信号端和所述第一使能信号端的电平逻辑相反。

本公开一种示例性实施例中，所述像素驱动电路还包括：第一复位电路、第二复位电路，第一复位电路连接所述第一节点、第一初始信号端、复位信号端，用于响应所述复位信号端的信号将所述第一初始信号端的信号传输到所述第一节点；第二复位电路连接所述发光单元的第一电极、第二初始信号端，用于响应一控制信号将所述第二初始信号端的信号传输到所述发光单元的第一电极。

本公开一种示例性实施例中，所述第二复位电路还连接所述第二使能信号端，所述第二复位电路用于响应所述第二使能信号端的信号将所述第二初始信号端的信号传输到所述发光单元的第一电极。

本公开一种示例性实施例中，所述第一复位电路包括：第一晶体管，第一晶体管的第一极连接所述第一初始信号端，第二极连接所述第一节点，栅极连接所述复位信号端；所述第二复位电路包括：第七晶体管，第七晶体管的第一极连接所述第二初始信号端，第二极连接所述发光单元的第一电极，栅极连接所述第二使能信号端。

本公开一种示例性实施例中，所述像素驱动电路还包括：存储电路，所述存储电路连接于所述第一节点和所述第一电源端之间。

本公开一种示例性实施例中，所述存储电路包括：电容，电容连接于所述第一节点和所述第一电源端之间。

本公开一种示例性实施例中，所述驱动电路包括：驱动晶体管，驱动晶体管的第一极连接所述第二节点，第二极连接所述第三节点，栅极连接所述第一节点；所述补偿电路包括：第二晶体管，第二晶体管第一极连接所述第一节点，第二极连接所述第三节点，栅极连接所述栅极驱动信号端；所述数据写入电路包括：第四晶体管，第四晶体管的第一极连接所述数据信号端，第二极连接所述第二节点，栅极连接所述第二使能信号端；所述控制电路包括：第五晶体管、第六晶体管，第五晶体管的第一极连接所述第一电源端，第二极连接所述第二节点，栅极连接所述第一使能信号端；第六晶体管的第一极连接所述第三节点，第二极连接所述发光单元的第一电极，栅极连接所述第一使能信号端；所述像素驱动电路还包括第一复位电路、第二复位电路、存储电路；所述第一复位电路包括：第一晶体管，第一晶体管的第一极连接所述第一初始信号端，第二极连接所述第一节点，栅极连接所述复位信号端；所述第二复位电路包括：第七晶体管，第七晶体管的第一极连接所述第二初始信号端，第二极连接所述发光单元的第一电极，栅极连接所述第二使能信号端；所述耦电路包括：电容，电容连接于所述第一节点和所述第一电源端之间；其中，所述驱动晶体管、第一晶体管、第 二晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管为P型晶体管。

根据本公开的一个方面，提供一种像素驱动电路的驱动方法，用于驱动上述的像素驱动电路，其中，所述驱动方法包括：

在第一阶段的：

第一子阶段，所述栅极驱动信号端、第二使能信号端输出有效电平，所述第一使能信号端输出无效电平；

第二子阶段，所述第一使能信号端输出有效电平，所述第二使能信号端、栅极驱动信号端输出无效电平；

在第二阶段，所述栅极驱动信号端输出无效电平，所述第一使能信号端交替输出有效电平和无效电平，所述第二使能信号端交替输出有效电平和无效电平；

其中，所述第二使能信号端的有效电平时段位于所述第一使能信号端的无效电平时段内，所述第一使能信号端的有效电平时段位于所述第二使能信号端的无效电平时段内，且在所述第二阶段，数据信号端向第二节点写入的电平至少部分与所述第一电源端的电压不相等。

本公开一种示例性实施例中，所述像素驱动电路应用于显示面板，所述显示面板的一帧周期包括画面更新时段和画面保持时段；在一帧周期中，所述显示面板中所有像素驱动电路的第一阶段位于所述画面更新时段，所述显示面板中所有像素驱动电路的第二阶段位于所述画面保持时段。

根据本公开的一个方面，提供一种显示面板，其中，所述显示面板包括上述的像素驱动电路。

根据本公开的一个方面，提供一种显示面板，其中，所述显示面板包括像素驱动电路，所述像素驱动电路用于驱动发光单元，所述像素驱动电路包括：驱动晶体管、第二晶体管、第四晶体管、第五晶体管、第六晶体管。第二晶体管的第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极，栅极连接栅线；第四晶体管的第一极连接数据线，第二极连接所述驱动晶体管的第一极，栅极连接第二使能信号线；第五晶体管的第一极连接电源线，第二极连接所述驱动晶体管的第一极，栅极连接第一使能信号线；第六晶体管的第一极连接所述驱动晶体管的第二极，第二极连接所述发光单元的第一电极，栅极连接所述第一使能信号线。所述显示面板还包括：衬底基板、有源层、第一导电层。有源层位于所述衬底基板的一侧，所述有源层包括第二有源部、第三有源部、第四有源部、第五有源部、第六有源部，所述第二有源部用于形成所述第二晶体管的沟道区，所述第三有源部用于形成所述驱动晶体管的沟道区，所述第四有源部用于形成所述第四晶体管的沟道区，所述第五有源部用于形成所述第五晶体管的沟道区，所述第六有源部用于形成所述第六晶体管的沟道区；第一导电层位于所述有源层背离所述衬底基板的一侧，所述第一导电层包括所述第一使能信号线、第二使能信号线、栅线、第一导电部；其中，所述第一导电部在所述衬底基板 上的正投影覆盖所述第三有源部在所述衬底基板上的正投影，所述第一导电部用于形成所述驱动晶体管的栅极；所述第一使能信号线在所述衬底基板上的正投影沿第一方向延伸且覆盖所述第五有源部在所述衬底基板上的正投影、所述第六有源部在所述衬底基板上的正投影，所述第一使能信号线的部分结构用于形成所述第五晶体管的栅极、第六晶体管的栅极；所述第二使能信号线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第四有源部在所衬底基板上的正投影，所述第二使能信号线的部分结构用于形成所述第四晶体管的栅极；所述栅线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第二有源部在所述衬底基板上的正投影，所述栅线的部分结构用于形成所述第二晶体管的栅极。

本公开一种示例性实施例中，所述第一使能信号线在所述衬底基板上的正投影位于所述第二使能信号线在所述衬底基板上的正投影和所述第一导电部在所述衬底基板上的正投影之间。所述有源层还包括：第八有源部、第九有源部，第八有源部连接于所述第三有源部和所述第五有源部之间；第九有源部连接于所述第四有源部，所述第九有源部在所述衬底基板上的正投影位于所述第一使能信号线在所述衬底基板上的正投影和所述第二使能信号线在所述衬底基板上的正投影之间。所述显示面板还包括：第三导电层，第三导电层位于所述第一导电层背离所述衬底基板的一侧，所述第三导电层包括第一连接部，所述第一连接部分别通过过孔连接所述第八有源部和第九有源部。

本公开一种示例性实施例中，所述像素驱动电路还包括：电容、第一晶体管、第七晶体管。电容连接于所述电源线和所述驱动晶体管栅极之间；第一晶体管的第一极连接第一初始信号线，第二极连接所述驱动晶体管的栅极，栅极连接复位信号线；第七晶体管的第一极连接第二初始信号线，第二极连接所述发光单元的第一电极，栅极连接所述第二使能信号线。所述驱动晶体管、第一晶体管、第二晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管为P型晶体管。所述有源层还包括第一有源部、第七有源部，所述第一有源部用于形成所述第一晶体管的沟道区，第七有源部用于形成所述第七晶体管的沟道区；所述第一导电层还包括复位信号线，所述复位信号线在所述衬底基板上的正投影沿所述第一方向延伸，所述复位信号线在所述衬底基板上的正投影覆盖所述第一有源部在所述衬底基板上的正投影，所述复位信号线的部分结构用于形成所述第一晶体管的栅极；所述第二使能信号线在所述衬底基板上的正投影还覆盖所述第七有源部，所述第二使能信号线的部分结构用于形成所述第七晶体管的栅极；所述显示面板还包括第二导电层，所述第二导电层位于所述第一导电层背离所述衬底基板的一侧，所述第二导电层包括：第二导电部，所述第二导电部在所述衬底基板上的正投影与所述第一导电部在所述衬底基板上的正投影至少部分交叠，其中，所述第一导电部还用于形成所述电容的第一电极，所述第二导电部用于形成所述电容的第二电极；所述栅线在所述衬底基板上的正投影位于所述第一导电部在所述衬底基板 上的正投影远离所述第一使能信号线在所述衬底基板上的正投影的一侧；所述复位信号线在所述衬底基板上的正投影位于所述栅线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧。

本公开一种示例性实施例中，所述有源层还包括第十有源部、第十一有源部，所述第十有源部连接于所述第一有源部远离所述第二有源部的一端，所述第十一有源部连接于所述第七有源部远离所述第六有源部的一端。所述第二导电层还包括：所述第一初始信号线、所述第二初始信号线，所述第一初始信号线在所述衬底基板上的正投影沿所述第一方向延伸，且所述第一初始信号线在所述衬底基板上的正投影位于所述复位信号线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧；所述第二初始信号线在所述衬底基板上的正投影沿所述第一方向延伸，且所述第二初始信号线在所述衬底基板上的正投影位于所述第二使能信号线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧。所述显示面板还包括第三导电层，所述第三导电层位于所述第二导电层背离所述衬底基板的一侧，所述第三导电层包括：第二连接部、第三连接部，所述第二连接部分别通过过孔连接所述第十有源部和所述第一初始信号线；所述第三连接部分别通过过孔连接所述第二初始信号线和所述第十一有源部。

本公开一种示例性实施例中，所述第一方向为行方向，所述显示面板包括多行所述像素驱动电路，本行所述像素驱动电路中的第二初始信号线在所述衬底基板上的正投影位于相邻下一行所述像素驱动电路中所述复位信号线在所述衬底基板上的正投影和所述栅线在所述衬底基板上的正投影之间。

本公开一种示例性实施例中，所述第一有源部包括第一子有源部和第二子有源部，所述有源层还包括连接于所述第一子有源部和所述第二子有源部之间的第三子有源部；所述第一初始信号线在所述衬底基板上的正投影与所述第三子有源部在所述衬底基板上的正投影至少部分交叠。

本公开一种示例性实施例中，所述第二有源部包括第四子有源部和第五子有源部，所述有源层还包括连接于所述第四子有源部和所述第五子有源部之间的第六子有源部。所述第二初始信号线包括：主体线、第一凸起部，主体线在所述衬底基板上的正投影沿所述第一方向延伸；第一凸起部连接于所述主体线，且所述第一凸起部在所述衬底基板上的正投影沿第二方向延伸，所述第二方向与所述第一方向相交；其中，上一行所述像素驱动电路中所述第一凸起部在所述衬底基板上的正投影与本行像素驱动电路中所述第六子有源部在所述衬底基板上的正投影至少部分交叠。

本公开一种示例性实施例中，有源层还包括连接于所述第一有源部和所述第二有源部之间的第十二有源部。所述第二初始信号线包括：主体线、第二凸起部，主体线在所述衬底基板上的正投影沿所述第一方向延伸；第二凸起部连接于所述主体线，且所述第二凸起部在所述衬底基板上的正投影沿第二方向延伸，所述第二方向与所述第 一方向相交；其中，上一行所述像素驱动电路中所述第二凸起部在所述衬底基板上的正投影与本行像素驱动电路中所述第十二有源部在所述衬底基板上的正投影至少部分交叠。

本公开一种示例性实施例中，所述第二初始信号线还包括：第三凸起部，第三凸起部连接于所述主体线，所述第三凸起部在所述衬底基板上的正投影沿所述第二方向延伸，且所述第三凸起部在所述衬底基板上的正投影位于所述主体线在所述衬底基板上的正投影远离所述第二凸起部在所述衬底基板上的正投影的一侧；其中，上一行所述像素驱动电路中第三凸起部在所述衬底基板上的正投影与本行像素驱动电路中所第十二有源部在所述衬底基板上的正投影至少部分交叠。

根据本公开的一个方面，提供一种显示装置，其中，所述显示装置包括上述的显示面板。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术中像素驱动电路的电路结构示意图；

图2为图1中像素驱动电路一种驱动方法中各节点的时序图；

图3为驱动晶体管在磁滞效应下特性曲线的变化图；

图4为本公开像素驱动电路一种示例性实施例的结构示意图；

图5为本公开像素驱动电路另一种示例性实施例的结构示意图；

图6为图5所示像素驱动电路中各节点的时序图；

图7为本公开像素驱动电路另一种示例性实施例的结构示意图；

图8为图7所示像素驱动电路中各节点的时序图；

图9为本公开显示面板一种示例性实施例的结构版图；

图10为图9中有源层的结构版图；

图11为图9中第一导电层的结构版图；

图12为图9中第二导电层的结构版图；

图13为图9中第三导电层的结构版图；

图14为图9中第四导电层的结构版图；

图15为图9中有源层、第一导电层的结构版图；

图16为图9中有源层、第一导电层、第二导电层的结构版图；

图17为图9中有源层、第一导电层、第二导电层、第三导电层的结构版图；

图18为图9所示显示面板中沿虚线CC的部分剖视图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。

如图1所示，为相关技术中像素驱动电路的电路结构示意图。该像素驱动电路可以包括：第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、电容C。其中，第一晶体管T1的第一极连接初始信号端Vinit，第二极连接节点N，栅极连接复位信号端Re；第二晶体管T2的第二极连接驱动晶体管T3的第二极，第一极连接节点N，栅极连接栅极驱动信号端Gate；驱动晶体管T3的栅极连接节点N；第四晶体管T4的第一极连接数据信号端Da，第二极连接驱动晶体管T3的第一极，栅极连接栅极驱动信号端Gate；第五晶体管T5的第一极连接第一电源端VDD，第二极连接驱动晶体管T3的第一极，栅极连接使能信号端EM；第六晶体管T6第一极连接驱动晶体管T3的第二极，栅极连接使能信号端EM；第七晶体管T7的第一极连接初始信号端Vinit，第二极连接第六晶体管T6的第二极，栅极连接复位信号端Re。电容C连接于驱动晶体管T3的栅极和第一电源端VDD之间。该像素驱动电路可以连接一发光单元OLED，像素驱动电路可以用于驱动该发光单元OLED发光，发光单元OLED可以连接于第六晶体管T6的第二极和第二电源端VSS之间。其中，驱动晶体管、第一晶体管、第二晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管可以为P型晶体管。

如图2所示，为图1中像素驱动电路一种驱动方法中各节点的时序图。其中，Gate表示栅极驱动信号端Gate的时序，Re表示复位信号端Re的时序，EM表示使能信号端EM的时序，Da表示数据信号端Da的时序。该像素驱动电路的驱动方法可以包括复位阶段t1、补偿阶段t2，发光阶段t3。在复位阶段t1，复位信号端Re输出低电平信号，第一晶体管T1、第七晶体管T7导通，初始信号端Vinit向节点N、第六晶体管T6的第二极输入初始信号。在补偿阶段t2，栅极驱动信号端Gate输出低电平信号，第四晶体管T4、第二晶体管T2导通，同时数据信号端Da输出数据信号以向节点N写入电压Vdata+Vth，其中，Vdata为数据信号的电压，Vth为驱动晶体管T3的阈值电压。发光阶段t3，使能信号端EM输出低电平信号，第六晶体管T6、第五晶体管T5导通，驱动晶体管T3在电容C存储的电压Vdata+Vth作用下向发光单元OLED输出驱动电流。根据驱动晶体管输出电流公式I＝(μWCox/2L)(Vgs-Vth) ²，其中，μ为 载流子迁移率；Cox为单位面积栅极电容量，W为驱动晶体管沟道的宽度，L驱动晶体管沟道的长度，Vgs为驱动晶体管栅源电压差，Vth为驱动晶体管阈值电压。本公开像素驱动电路中驱动晶体管的输出电流I＝(μWCox/2L)(Vdata+Vth-Vdd-Vth) ²。该像素驱动电路能够避免驱动晶体管阈值对其输出电流的影响。

然而，由于驱动晶体管T3存在磁滞效应，即当驱动晶体管长时间保持在一个恒定偏压(Vgs)下，驱动晶体管的特性曲线会发生漂移。如图3所示，为驱动晶体管在磁滞效应下特性曲线的变化图。其中，纵坐标I为驱动晶体管输出电流，横坐标Vgs为驱动晶体管栅源电压差。曲线B为晶体管原有特性曲线，曲线A为漂移后的特性曲线。根据图3可以看出，在相同偏压下，特性曲线漂移会导致驱动晶体管输出电流减小，从而导致发光单元亮度降低。尤其当显示面板刷新频率较低时，由于一帧时间较长，驱动晶体管在偏压下维持时间较长，从而发光单元亮度降低严重，进而导致显示面板出现闪烁现象。

基于此，本示例性实施例提供一种像素驱动电路，如图4所示，为本公开像素驱动电路一种示例性实施例的结构示意图。该像素驱动电路可以包括：驱动电路1、补偿电路2、控制电路3、数据写入电路4，驱动电路1连接第一节点N1、第二节点N2、第三节点N3，用于根据所述第一节点N1的电压信号通过所述第二节点N2向所述第三节点N3输入驱动电流；补偿电路2连接所述第一节点N1、第三节点N3、栅极驱动信号端Gate，用于响应所述栅极驱动信号端Gate的信号连接所述第一节点N1和所述第三节点N3；控制电路3连接所述第二节点N2、第一电源端VDD、第三节点N3、发光单元的第一电极、第一使能信号端EM1，用于响应所述第一使能信号端EM1的信号以连接所述第一电源端VDD和所述第二节点N2，以及用于响应所述第一使能信号端EM1的信号以连接所述第三节点N3和所述发光单元的第一电极；数据写入电路4连接所述第二节点N2、数据信号端Da、第二使能信号端EM2，用于响应所述第二使能信号端EM2的信号将所述数据信号端Da的信号传输到所述第二节点N2。发光单元OLED的另一电极可以连接第二电源端VSS。发光单元的第一电极可以为发光单元的阳极。

本示例性实施例中，像素驱动电路可以应用于显示面板，该显示面板在一帧驱动周期中可以包括：画面更新时段和画面保持时段。在画面更新时段，显示面板中可以对像素驱动电路进行逐行扫描，每个像素驱动电路的扫描周期至少可以包括复位阶段、数据写入阶段、发光阶段。在复位阶段，可以对第一节点N1、发光单元的第一电极进行复位；在数据写入阶段，数据写入电路导通以将数据信号端Da的信号传输到第二节点，补偿电路导通以连接第一节点N1和第三节点N3，驱动电路1导通以将数据信号和驱动电路的阈值电压写入第一节点N1；在发光阶段，控制电路导通以连通第一电源端VDD和第二节点N2，以及连接第三节点N3和发光单元的第一电极。在画面保持时段，栅极驱动信号端Gate输出无效电平，第一使能信号端EM1交替输出有效电 平和无效电平，所述第二使能信号端EM2交替输出有效电平和无效电平，且所述第二使能信号端EM2的有效电平时段位于所述第一使能信号端EM1的无效电平时段内，所述第一使能信号端EM1的有效电平时段位于所述第二使能信号端EM2的无效电平时段内。同时，数据信号端Da输出稳定电压，该稳定电压与第一电源端VDD的电压不相同，例如，数据信号端Da输出的稳定电压可以大于第一电源端VDD的电压或小于第一电源端VDD的电压。在画面保持时段，数据写入电路4交替导通关断，控制电路3交替导通关断，且数据写入电路4的导通时段位于控制电路3的关断时段内，控制电路3导通时段位于数据写入电路4关断时段内。一方面，数据信号端Da可以交替向第二节点N2写入稳定电压，驱动电路在第一节点N1和第二节点N2上的偏压一直在变动，从而可以降低由于驱动电路1偏压长时间不变造成的特性曲线漂移；另一方面，当数据写入电路4导通时，控制电路3关断，从而数据信号端Da上的稳定电压并不会影响像素驱动电路的正常发光。

需要说明的是，本示例性实施例中，有效电平是指控制目标电路导通的逻辑电平，无效电平是指控制目标电路关断的逻辑电平。例如，当目标电路为P型晶体管时，有效电平为低电平，无效电平为高电平；当目标电路为N型晶体管时，有效电平为高电平，无效电平为低电平。

应该理解的是，在其他示例性实施例中，在画面保持时段，数据信号端Da也可以输出非稳定的电压。只要在画面保持时段，数据写入电路4向第二节点N2输入了与第一电源端不同的电压信号，即可以改善特性曲线漂移的问题。在其他示例性实施例中，每个像素驱动电路在完成自身的扫描后，第一使能信号端EM1、第二使能信号端EM2还可以在任意时段后交替输出有效电平和无效电平，即第一使能信号端EM1、第二使能信号端EM2还可以在上述的画面更新时段交替输出有效电平和无效电平，由于同一列像素驱动电路的数据信号端连接同一条数据线，此时，像素驱动电路可以利用未扫描像素驱动电路对应的数据信号向第二节点N2写入与第一电源端电压不同的电压信号。

本示例性实施例中，如图4所示，所述驱动电路1可以包括：驱动晶体管T3，驱动晶体管T3的第一极连接所述第二节点N2，第二极连接所述第三节点N3，栅极连接所述第一节点N1。所述补偿电路2可以包括：第二晶体管T2，第二晶体管T2的第一极连接所述第一节点N1，第二极连接所述第三节点N3，栅极连接所述栅极驱动信号端Gate。所述数据写入电路4可以包括：第四晶体管T4，第四晶体管T4的第一极连接所述数据信号端Da，第二极连接所述第二节点N2，栅极连接所述第二使能信号端EM2。所述控制电路3可以包括：第五晶体管T5、第六晶体管T6，第五晶体管T5的第一极连接所述第一电源端VDD，第二极连接所述第二节点N2，栅极连接所述第一使能信号端EM1；第六晶体管T6的第一极连接所述第三节点N3，第二极连接所述发光单元的第一电极，栅极连接所述第一使能信号端EM1。

本示例性实施例中，驱动晶体管T3可以为P型晶体管，例如，驱动晶体管T3可以为P型的低温多晶硅晶体管。第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6也可以为P型晶体管。

本示例性实施例中，所述第二使能信号端EM2和所述第一使能信号端EM1的电平逻辑可以相反，该设置可以实现第四晶体管T4导通时，第五晶体管T5、第六晶体管T6关断。应该理解的是，在其他示例性实施例中，第二使能信号端EM2和第一使能信号端EM1上的时序还可以有其他对应关系，只要第二使能信号端EM2的有效电平时段位于第一使能信号端EM1的无效电平时段内即可。

本示例性实施例中，如图5所示，为本公开像素驱动电路另一种示例性实施例的结构示意图。图5所示像素驱动电路包括图4所示像素驱动电路的结构以外，图5所示像素驱动电路还包括：第一复位电路5、第二复位电路6、存储电路7，第一复位电路5连接所述第一节点N1、第一初始信号端Vinit1、复位信号端Re，用于响应所述复位信号端Re的信号将所述第一初始信号端Vinit1的信号传输到所述第一节点N1；第二复位电路6连接所述发光单元的第一电极、第二初始信号端Vinit2、第二使能信号端EM2，用于响应第二使能信号端EM2的信号将所述第二初始信号端Vinit2的信号传输到所述发光单元的第一电极。存储电路7连接于所述第一节点N1和所述第一电源端VDD之间。第一初始信号端Vinit1、第二初始信号端Vinit2可以输出稳定电压，第二初始信号端Vinit2的电压与第二电源端VSS的电压可以相等或接近。

本示例性实施例将第二复位电路6的控制端连接第二使能信号端EM2，由于第二使能信号端EM2在画面保持时段交替输出高低电平，该设置可以使得发光单元OLED在相同时间间隔内开关更多的次数，在低灰阶、低频显示时，阳极复位容易导致显示面板闪烁，从而该设置可以通过增加阳极复位次数有效改善面板闪烁的问题。应该理解的是，在其他示例性实施例中，第二复位电路6的控制端还可以连接其他信号端，例如，第二复位电路6的控制端还可以连接复位信号端Re，第二复位电路6能够响应复位信号端Re的信号将所述第二初始信号端Vinit2的信号传输到所述发光单元的第一电极。此外，在其他示例性实施例中，第二初始信号端Vinit2可以共用第一初始信号端Vinit1。

本示例性实施例中，如图5所示，第一复位电路5可以包括：第一晶体管T1，第一晶体管T1的第一极连接所述第一初始信号端Vinit1，第二极连接所述第一节点N1，栅极连接所述复位信号端Re。所述第二复位电路6可以包括：第七晶体管T7，第七晶体管T7的第一极连接所述第二初始信号端Vinit2，第二极连接所述发光单元的第一电极，栅极连接所述第二使能信号端EM2。存储电路7可以包括：电容C，电容C连接于所述第一节点N1和所述第一电源端VDD之间。其中，第一晶体管T1、第七晶体管T7可以为P型晶体管，例如P型低温多晶硅晶体管。

如图6所示，为图5所示像素驱动电路中各节点的时序图，Gate为栅极驱动信号 端的时序，EM1为第一使能信号端的时序，EM2为第二使能信号端的时序，Re为复位信号端的时序，Da为数据信号端的时序。该像素驱动电路可以应用于显示面板，该显示面板在一帧驱动周期中可以包括画面更新时段T1和画面保持时段T2，在画面更新时段T1，显示面板可以对其中的像素驱动电路进行逐行扫描，每个像素驱动电路的扫描周期可以包括：第一子阶段t1、第二子阶段t2、第三子阶段t3、第四子阶段t4。在第一子阶段t1，复位信号端Re、第二使能信号端EM2输出有效平(低电平)，栅极驱动信号端Gate、第一使能信号端EM1输出无效电平(高电平)，第一晶体管T1、第七晶体管T7导通，第一初始信号端Vinit1向第一节点写入初始信号，第二初始信号端Vinit2向发光单元的第一电极写入初始信号。在第二子阶段，栅极驱动信号端Gate、第二使能信号端EM2输出有效电平信号，复位信号端Re、第一使能信号端EM1输出无效电平信号，第二晶体管T2、第四晶体管T4导通，同时数据信号端Da输出数据信号以向第一节点N1写入电压Vdata+Vth，其中Vdata为数据信号的电压，Vth为驱动晶体管T3的阈值电压。在第三子阶段，第二使能信号端EM2输出有效电平，第一使能信号端EM1、栅极驱动信号端Gate、复位信号端输出无效电平，第一节点N1电压不变。在第四子阶段，第一使能信号端EM1输出有效电平，第二使能信号端EM2、栅极驱动信号端Gate、复位信号端输出无效电平，第五晶体管T5、第六晶体管T6导通，驱动晶体管T3在电容C存储的电压Vdata+Vth作用下向发光单元OLED输出驱动电流。根据驱动晶体管输出电流公式I＝(μWCox/2L)(Vgs-Vth) ²，其中，μ为载流子迁移率；Cox为单位面积栅极电容量，W为驱动晶体管沟道的宽度，L驱动晶体管沟道的长度，Vgs为驱动晶体管栅源电压差，Vth为驱动晶体管阈值电压。本示例性实施例中，像素驱动电路中驱动晶体管的输出电流I＝(μWCox/2L)(Vdata+Vth-Vdd-Vth) ²。在画面保持时段T2，数据信号端Da输出稳定电压，该稳定电压与第一电源端VDD的电压不相同，例如，数据信号端Da输出稳定电压可以大于第一电源端VDD的电压或小于第一电源端VDD的电压。在画面保持时段T2，栅极驱动信号端Gate输出无效电平，第一使能信号端EM1交替输出有效电平和无效电平，第二使能信号端EM2交替输出有效电平和无效电平，第二使能信号端的有效电平时段位于所述第一使能信号端的无效电平时段内。一方面，数据信号端Da可以间断性的向第二节点N2写入稳定电压，驱动晶体管T3在第一节点N1和第二节点N2上的偏压一直在变动，从而该设置可以降低由于驱动晶体管T3长时间偏压不变造成的特性曲线漂移；另一方面，当数据写入电路4导通时，控制电路3关断，从而数据信号端Da上的稳定电压并不会影响像素驱动电路的正常发光。

本示例性实施例中，本行像素驱动电路的第一子阶段可以与相邻上一行像素驱动电路的第二子阶段位于同一时段。

应该理解的是，在其他示例性实施例中，该像素驱动电路的驱动方法也可以不包括第三子阶段t3。此外，本示例性实施例中，显示面板中所有像素驱动电路均完成扫 描后显示面板进入画面保持时段T2，在其他示例性实施例中，每个像素驱动电路在完成自身的扫描后，第一使能信号端EM1、第二使能信号端EM2还可以在任意时段后交替输出有效电平和无效电平，即第一使能信号端EM1、第二使能信号端EM2还可以在上述的画面更新时段交替输出有效电平和无效电平，由于同一列像素驱动电路的数据信号端连接同一条数据线，此时，像素驱动电路可以利用未扫描像素驱动电路对应的数据信号向第二节点N2写入与第一电源端电压不同的电压信号。

本示例性实施例中，第一晶体管T1和第二晶体管T2为P型低温多晶硅晶体管，应该理解的是，在其他示例性实施例中，第一晶体管T1和第二晶体管T2还可以N型晶体管，例如，第一晶体管T1和第二晶体管T2可以为漏电流较小的金属氧化物晶体管。

本示例性实施例中，驱动晶体管T3为P型晶体管，应该理解的是，在其他示例性实施例中，驱动晶体管T3还可以为N型晶体管。例如，如图7、8所示，图7为本公开像素驱动电路另一种示例性实施例的结构示意图。图8为图7所示像素驱动电路中各节点的时序图。图7中所有晶体管可以均为N型晶体管。在图8中，Gate为栅极驱动信号端的时序，EM1为第一使能信号端的时序，EM2为第二使能信号端的时序，Re1为第一复位信号端的时序，Re2为第二复位信号端的时序，Da为数据信号端的时序。

该像素驱动电路可以应用于显示面板，该显示面板在一帧驱动周期中可以包括画面更新时段T1和画面保持时段T2，在画面更新时段T1，显示面板中可以对其中像素驱动电路进行逐行扫描，每个像素驱动电路的扫描周期可以包括数据第一子阶段t1、第二子阶段t2、第三子阶段t3、第四子阶段t4。在第一子阶段t1，第一使能信号端EM1、栅极驱动信号端Gate输出无效电平信号(低电平信号)，第一复位信号端Re1、第二复位信号端Re2、第二使能信号端EM2输出有效电平信号(高电平信号)，第一晶体管T1、第七晶体管T7导通，第一电源端VDD的高电平信号传输到第一节点N1，初始信号端Vinit的信号传输到所述第四节点N4。在第二子阶段t2，第一使能信号端EM1、第一复位信号端Re1输出低电平信号，栅极驱动信号端Gate、第二使能信号端EM2、第二复位信号端Re2输出高电平信号，第四晶体管T4、第二晶体管T2导通，数据信号端Da向第一节点N1写入补偿电压Vdata+Vth。在第三子阶段t3：栅极驱动信号端Gate、第一使能信号端EM1、第一复位信号端Re1、第二复位信号端Re2输出低电平信号，第二使能信号端EM2输出高电平信号，第一节点N1电压不变。在第四子阶段t4，第一复位信号端Re1、第二复位信号端Re2、栅极驱动信号端Gate、第二使能信号端EM2输出低电平信号，第一使能信号端EM1输出高电平信号，第五晶体管T5和第六晶体管T6导通，第四节点N4的电压从Vinit变为Voled，其中，Vinit为初始信号端的电压，在电容C的耦合作用下，第一节点N1的电压变为Vdata+Vth+Voled-Vinit，从而该实施例中驱动晶体管T3的输出电流I＝(μ WCox/2L)(Vdata+Vth+Voled-Vinit-Voled-Vth) ²＝(μWCox/2L)(Vdata-Vinit) ²。在画面保持时段T2，数据信号端Da输出稳定电压，该稳定电压与第一电源端VDD的电压不相同，例如，数据信号端Da输出稳定电压可以大于第一电源端VDD的电压或小于第一电源端VDD的电压。同时，在画面保持时段T2，栅极驱动信号端Gate输入无效电平，第一使能信号端EM1交替输入有效电平和无效电平，第二使能信号端EM2交替输入有效电平和无效电平，第二使能信号端的有效电平时段位于所述第一使能信号端的无效电平时段内，第一使能信号端的有效电平时段位于第二使能信号端的无效电平时段内。一方面，本示例性实施例中，数据信号端Da可以间断性的向第二节点N2写入稳定电压，驱动晶体管T3在第一节点N1和第二节点N2上的偏压一直在变动，从而该设置可以降低由于驱动晶体管T3偏压长时间不变造成的特性曲线漂移；另一方面，当数据写入电路4导通时，控制电路3关断，从而数据信号端Da上的稳定电压并不会影响像素驱动电路的正常发光。

本示例性实施例还提供一种像素驱动电路的驱动方法，用于驱动上述的像素驱动电路，其中，所述驱动方法包括：

在第一阶段的：

第一子阶段，所述栅极驱动信号端、第二使能信号端输出有效电平，所述第一使能信号端输出无效电平；

第二子阶段，所述第一使能信号端输出有效电平，所述第二使能信号端、栅极驱动信号端输出无效电平；

在第二阶段，所述栅极驱动信号端输出无效电平，所述第一使能信号端交替输出有效电平和无效电平，所述第二使能信号端交替输出有效电平和无效电平；

其中，所述第二使能信号端的有效电平时段位于所述第一使能信号端的无效电平时段内，且在所述第二阶段，数据信号端向第二节点写入的电平至少部分与所述第一电源端的电压不相等。

本示例性实施例中，所述像素驱动电路应用于显示面板，所述显示面板的一帧周期包括画面更新时段和画面保持时段；在一帧周期中，所述显示面板中所有像素驱动电路的第一阶段位于所述画面更新时段，所述显示面板中所有像素驱动电路的第二阶段位于所述画面保持时段。

该像素驱动电路的驱动方法在上述内容中已经做出详细说明，此处不再赘述。

本示例性实施例还提供一种显示面板，该显示面板可以包括上述的像素驱动电路。其中，该显示面板中的像素驱动电路可以如图5所示。该显示面板还可以包括依次层叠设置的衬底基板、有源层、第一导电层、第二导电层、第三导电层、第四导电层，其中，上述各层级之间设置有绝缘层。如图9-17所示，图9为本公开显示面板一种示例性实施例的结构版图，图10为图9中有源层的结构版图，图11为图9中第一导电层的结构版图，图12为图9中第二导电层的结构版图，图13为图9中第三导电层的 结构版图，图14为图9中第四导电层的结构版图，图15为图9中有源层、第一导电层的结构版图，图16为图9中有源层、第一导电层、第二导电层的结构版图，图17为图9中有源层、第一导电层、第二导电层、第三导电层的结构版图。

如图9、10、15所示，有源层可以包括第一有源部51、第二有源部52、第三有源部53、第四有源部54、第五有源部55、第六有源部56、第七有源部57、第八有源部58、第九有源部59、第十有源部510、第十一有源部511、第十二有源部512、第三子有源部513、第六子有源部526。第一有源部51用于形成第一晶体管T1的沟道区，第二有源部52用于形成第二晶体管T2的沟道区，第三有源部53用于形成驱动晶体管T3的沟道区，第四有源部54用于形成第四晶体管T4的沟道区，第五有源部55用于形成第五晶体管T5的沟道区，第六有源部56用于形成第六晶体管T6的沟道区，第七有源部57用于形成第七晶体管T7的沟道区。其中，第一晶体管T1、第二晶体管T2为双栅结构。相应的，第一有源部51可以包括第一子有源部501和第二子有源部502，第三子有源部513连接于第一子有源部501和第二子有源部502之间。第二有源部52可以包括第四子有源部524和第五子有源部525，第六子有源部526连接于第四子有源部524和第五子有源部525之间。第八有源部58连接于第五有源部55和第三有源部53之间，第九有源部59连接于第四有源部54的一侧，第十有源部510连接于第一有源部51远离第二有源部52的一端，第十一有源部511连接于第七有源部57远离第六有源部56的一端，第十二有源部512连接于第二有源部52和第一有源部51之间。有源层可以由多晶硅形成。

如图9、11、15所示，第一导电层可以包括复位信号线Re、栅线Gate、第一使能信号线EM1、第二使能信号线EM2、第一导电部11。复位信号线Re可以用于提供图5中的复位信号端，栅线Gate可以用于提供图5中的栅极驱动信号端，第一使能信号线EM1可以用于提供图5中的第一使能信号端，第二使能信号线EM2可以用于提供图5中的第二使能信号端。复位信号线Re在衬底基板上的正投影、栅线Gate在衬底基板上的正投影、第一使能信号线EM1在衬底基板上的正投影、第二使能信号线EM2在衬底基板上的正投影均可以沿第一方向X延伸。第一方向X可以为显示面板的行方向，显示面板中的像素驱动电路可以逐行驱动。本示例性实施例中，某结构在衬底基板上的正投影沿某方向延伸，可以理解为该结构在衬底基板上的正投影沿该方向直线延伸或者弯折延伸。复位信号线Re在衬底基板上的正投影可以覆盖第一有源部51在衬底基板上的正投影，复位信号线Re的部分结构可以用于形成第一晶体管T1的栅极。第一导电部11在所述衬底基板上的正投影覆盖第三有源部53，第一导电部11可以用于形成驱动晶体管T3的栅极和电容的第一电极。第一使能信号线EM1在所述衬底基板上的正投影覆盖所述第五有源部55在所述衬底基板上的正投影、所述第六有源部56在所述衬底基板上的正投影，所述第一使能信号线EM1的部分结构可以用于分别形成所述第五晶体管T5的栅极、第六晶体管T6的栅极。第二使能信号线EM2在所 述衬底基板上的正投影覆盖所述第四有源部54在所衬底基板上的正投影、第七有源部57在所衬底基板上的正投影，第二使能信号线EM2的部分结构可以用于分别形成所述第四晶体管的栅极、第七晶体管T7的栅极。栅线Gate在所述衬底基板上的正投影覆盖所述第二有源部52在所述衬底基板上的正投影，所述栅线Gate的部分结构可以用于形成所述第二晶体管T2的栅极。如图9、11、15所示，复位信号线Re在衬底基板上的正投影、栅线Gate在衬底基板上的正投影、第一导电部11在衬底基板上的正投影、第一使能信号线EM1在衬底基板上的正投影、第二使能信号线EM2在衬底基板上的正投影可以沿第二方向Y依次分布。第二方向Y可以与第一方向X相交，例如，第二方向Y可以为显示面板的列方向。第九有源部59在所述衬底基板上的正投影可以位于所述第一使能信号线EM1在所述衬底基板上的正投影和所述第二使能信号线EM2在所述衬底基板上的正投影之间。本示例性实施例中，显示面板可以以第一导电层为掩膜对有源层进行导体化处理，即有源层被第一导电层覆盖的区域形成晶体管的沟道区，有源层未被第一导电层覆盖的区域形成导体结构。

如图9、12、16所示，第二导电层可以包括第一初始信号线Vinit1、第二初始信号线Vinit2，第二导电部22。第一初始信号线Vinit1可以用于提供图5中的第一初始信号端，第二初始信号线Vinit2可以用于提供图5中的第二初始信号端。第一初始信号线Vinit1在衬底基板上的正投影、第二初始信号线Vinit2在衬底基板上的正投影均可以沿第一方向X延伸。第一初始信号线Vinit1在衬底基板上的正投影可以位于复位信号线Re在衬底基板上的正投影远离第一导电部11在衬底基板上的正投影的一侧。第二初始信号线Vinit2在所述衬底基板上的正投影可以位于所述第二使能信号线EM2在所述衬底基板上的正投影远离所述第一导电部11在所述衬底基板上的正投影的一侧。

如图9、12、16所示，本示例性实施例中的显示面板可以包括多行像素驱动电路，本行所述像素驱动电路中的第二初始信号线Vinit2在所述衬底基板上的正投影可以位于相邻下一行所述像素驱动电路中所述复位信号线Re在所述衬底基板上的正投影和所述栅线Gate在所述衬底基板上的正投影之间。如图12所示，位于上方的第二初始信号线Vinit2为上一行像素驱动电路中的第二初始信号线Vinit2。如图11所示，位于下方的复位信号线Re为下一行像素驱动电路中的复位信号线Re。该设置可以提高像素驱动电路的集成度。第二导电部22在衬底基板上的正投影可以与第一导电部11在衬底基板上的正投影至少部分交叠，第二导电部22可以用于形成电容C的第二电极。位于同一行的像素驱动电路中的第二导电部22可以相互连接。

如图9、12、16所示，第二初始信号线Vinit2可以包括主体线Vinit20、第一凸起部Vinit21、第二凸起部Vinit22、第三凸起部Vinit23。主体线Vinit20在所述衬底基板上的正投影沿所述第一方向X延伸。第一凸起部Vinit21连接于所述主体线Vinit20，且所述第一凸起部Vinit20在所述衬底基板上的正投影沿第二方向Y延伸。第二凸起 部Vinit22连接于所述主体线Vinit20，且所述第二凸起部Vinit22在所述衬底基板上的正投影沿第二方向Y延伸。第三凸起部Vinit23连接于所述主体线Vinit20，第三凸起部Vinit23在所述衬底基板上的正投影沿第二方向Y延伸，且第三凸起部Vinit23在所述衬底基板上的正投影位于所述主体线Vinit20在所述衬底基板上的正投影远离所述第二凸起部Vinit22在所述衬底基板上的正投影的一侧。其中，上一行所述像素驱动电路中第二初始信号线Vinit2的第一凸起部Vinit21在所述衬底基板上的正投影与本行像素驱动电路中所述第六子有源部526在所述衬底基板上的正投影至少部分交叠，第二初始信号线Vinit2可以对第六子有源部56起到稳压作用，从而降低第六子有源部526向第二晶体管T2源漏极的漏电流。上一行所述像素驱动电路中第二初始信号线Vinit2的第二凸起部Vinit22、第三凸起部Vinit23在所述衬底基板上的正投影与本行像素驱动电路中第十二有源部512在所述衬底基板上的正投影至少部分交叠，第二初始信号线Vinit2可以对第十二有源部512起到稳压作用，从而降低像素驱动电路在发光阶段驱动晶体管栅极电压的波动。第一初始信号线Vinit1在所述衬底基板上的正投影可以与所述第三子有源部513在所述衬底基板上的正投影至少部分交叠，第一初始信号线Vinit1可以对第三子有源部513起到稳压作用，从而降低第三子有源部513向第一晶体管T1源漏极的漏电流。

如图9、13、17所示，第三导电层可以包括第一连接部31、第二连接部32、第三连接部33、第四连接部34、第五连接部35、第六连接部36、第七连接部37。第一连接部31可以分别通过过孔H连接第八有源部58和第九有源部59，从而连接第四晶体管T4的第二极和驱动晶体管T3的第一极。需要说明的是，本示例性实施例中的过孔H通过黑色方块表示，本示例性实施例中仅对部分过孔的位置进行了标注。第二连接部32可以分别通过过孔连接第一初始信号线Vinit1、第十有源部510，以连接第一晶体管T1的第一极和第一初始信号端。第三连接部33可以分别通过过孔连接第十一有源部511、第二初始信号线Vinit2，以连接第七晶体管的第一极和第二初始信号端。第四连接部34可以分别通过过孔连接第一导电部11和第十二有源部512，以连接驱动晶体管T3栅极、第二晶体管T2的第一极、第一晶体管T1的第二极。如图12所示，第二导电部22上设置有开口221，连接于第一导电部11和第四连接部34之间的过孔在衬底基板上的正投影位于开口221在衬底基板上的正投影以内，以避免连接于第一导电部11和第四连接部34之间的过孔与第二导电部22电连。第五连接部35可以通过过孔连接第六有源部56和第七有源部57之间的有源层，以连接第六晶体管T6的第二极。第六连接部36可以通过过孔连接第四有源部54远离第九有源部59一侧的有源层，以连接第四晶体管T4的第一极。第七连接部37可以分别通过过孔连接第二导电部22、第五有源部55远离第三有源部53一侧的有源层，以连接第五晶体管T5的第一极和电容的第二电极。

如图9、14所示，第四导电层可以包括数据线Da、电源线VDD、第八连接部48， 数据线Da可以用于提供图5中的数据信号端，电源线VDD可以用于提供图5中的第一电源端，数据线Da在衬底基板上的正投影、电源线VDD在衬底基板上的正投影可以沿第二方向Y延伸。数据线Da可以通过过孔H连接第六连接部36，以连接第四晶体管T4的第一极和数据信号端。电源线VDD可以通过过孔连接第七连接部37，以连接第一电源端和第五晶体管的第一极、电容C的第二电极。第八连接部48可以通过过孔连接第五连接部35，以连接第六晶体管的第二极，第八连接部48可以用于连接发光单元的第一电极。

如图18所示，为图9所示显示面板中沿虚线CC的部分剖视图，该显示面板还可以包括第一绝缘层62、第二绝缘层63、介电层64、钝化层65、平坦层66。其中，衬底基板61、有源层、第一绝缘层62、第一导电层、第二绝缘层63、第二导电层、介电层64、第三导电层、钝化层65、平坦层66、第四导电层依次层叠设置。第一绝缘层62、第二绝缘层63可以氧化硅层；介电层64、钝化层65可以为氮化硅层；平坦层66的材料可以为有机材料，例如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、硅-玻璃键合结构(SOG)等材料。衬底基板61可以包括聚酰亚胺层，第一导电层、第二导电层的材料可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等。第三导电层、第四导电层的材料可以包括金属材料，例如可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等，或者可以是钛/铝/钛叠层。

本示例性实施例还提供一种显示装置，其中，该显示装置包括上述的显示面板。该显示装置可以为手机、平板电脑、电视等显示装置。

本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。

Claims (25)

1. 一种像素驱动电路，用于驱动发光单元，其中，包括：

   驱动电路，连接第一节点、第二节点、第三节点，用于根据所述第一节点的电压信号通过所述第二节点向所述第三节点输入驱动电流；

   补偿电路，连接所述第一节点、第三节点、栅极驱动信号端，用于响应所述栅极驱动信号端的信号连接所述第一节点和所述第三节点；

   控制电路，连接所述第二节点、第一电源端、第三节点、发光单元的第一电极、第一使能信号端，用于响应所述第一使能信号端的信号以连接所述第一电源端和所述第二节点，以及用于响应所述第一使能信号端的信号以连接所述第三节点和所述发光单元的第一电极；

   数据写入电路，连接所述第二节点、数据信号端、第二使能信号端，用于响应所述第二使能信号端的信号将所述数据信号端的信号传输到所述第二节点；

   其中，在所述栅极驱动信号端输出无效电平的至少部分时段内，所述第一使能信号端交替输出有效电平和无效电平，所述第二使能信号端交替输出有效电平和无效电平，且所述第二使能信号端的有效电平时段位于所述第一使能信号端的无效电平时段内，所述第一使能信号端的有效电平时段位于所述第二使能信号端的无效电平时段内。
2. 根据权利要求1所述的像素驱动电路，其中，所述驱动电路包括：

   驱动晶体管，第一极连接所述第二节点，第二极连接所述第三节点，栅极连接所述第一节点。
3. 根据权利要求1所述的像素驱动电路，其中，所述补偿电路包括：

   第二晶体管，第一极连接所述第一节点，第二极连接所述第三节点，栅极连接所述栅极驱动信号端。
4. 根据权利要求1所述的像素驱动电路，其中，所述数据写入电路包括：

   第四晶体管，第一极连接所述数据信号端，第二极连接所述第二节点，栅极连接所述第二使能信号端。
5. 根据权利要求1所述的像素驱动电路，其中，所述控制电路包括：

   第五晶体管，第一极连接所述第一电源端，第二极连接所述第二节点，栅极连接所述第一使能信号端；

   第六晶体管，第一极连接所述第三节点，第二极连接所述发光单元的第一电极，栅极连接所述第一使能信号端。
6. 根据权利要求1所述的像素驱动电路，其中，所述第二使能信号端和所述第一使能信号端的电平逻辑相反。
7. 根据权利要求1所述的像素驱动电路，其中，所述像素驱动电路还包括：

   第一复位电路，连接所述第一节点、第一初始信号端、复位信号端，用于响应所述复位信号端的信号将所述第一初始信号端的信号传输到所述第一节点；

   第二复位电路，连接所述发光单元的第一电极、第二初始信号端，用于响应一控制信号将所述第二初始信号端的信号传输到所述发光单元的第一电极。
8. 根据权利要求7所述的像素驱动电路，其中，所述第二复位电路还连接所述第二使能信号端，所述第二复位电路用于响应所述第二使能信号端的信号将所述第二初始信号端的信号传输到所述发光单元的第一电极。
9. 根据权利要求8所述的像素驱动电路，其中，所述第一复位电路包括：

   第一晶体管，第一极连接所述第一初始信号端，第二极连接所述第一节点，栅极连接所述复位信号端；

   所述第二复位电路包括：

   第七晶体管，第一极连接所述第二初始信号端，第二极连接所述发光单元的第一电极，栅极连接所述第二使能信号端。
10. 根据权利要求1所述的像素驱动电路，其中，所述像素驱动电路还包括：

    存储电路，所述存储电路连接于所述第一节点和所述第一电源端之间。
11. 根据权利要求10所述的像素驱动电路，其中，所述存储电路包括：

    电容，连接于所述第一节点和所述第一电源端之间。
12. 根据权利要求1所述的像素驱动电路，其中，所述驱动电路包括：

    驱动晶体管，第一极连接所述第二节点，第二极连接所述第三节点，栅极连接所述第一节点；

    所述补偿电路包括：

    第二晶体管，第一极连接所述第一节点，第二极连接所述第三节点，栅极连接所述栅极驱动信号端；

    所述数据写入电路包括：

    第四晶体管，第一极连接所述数据信号端，第二极连接所述第二节点，栅极连接所述第二使能信号端；

    所述控制电路包括：

    第五晶体管，第一极连接所述第一电源端，第二极连接所述第二节点，栅极连接所述第一使能信号端；

    第六晶体管，第一极连接所述第三节点，第二极连接所述发光单元的第一电极，栅极连接所述第一使能信号端；

    所述像素驱动电路还包括第一复位电路、第二复位电路、存储电路；

    所述第一复位电路包括：

    第一晶体管，第一极连接第一初始信号端，第二极连接所述第一节点，栅极连接复位信号端；

    所述第二复位电路包括：

    第七晶体管，第一极连接第二初始信号端，第二极连接所述发光单元的第一电极，栅极连接所述第二使能信号端；

    所述存储电路包括：

    电容，连接于所述第一节点和所述第一电源端之间；

    其中，所述驱动晶体管、第一晶体管、第二晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管为P型晶体管。
13. 一种像素驱动电路的驱动方法，用于驱动权利要求1-12任一项所述的像素驱动电路，其中，所述驱动方法包括：

    在第一阶段的：

    第一子阶段，所述栅极驱动信号端、第二使能信号端输出有效电平，所述第一使能信号端输出无效电平；

    第二子阶段，所述第一使能信号端输出有效电平，所述第二使能信号端、栅极驱动信号端输出无效电平；

    在第二阶段，所述栅极驱动信号端输出无效电平，所述第一使能信号端交替输出有效电平和无效电平，所述第二使能信号端交替输出有效电平和无效电平；

    其中，所述第二使能信号端的有效电平时段位于所述第一使能信号端的无效电平时段内，所述第一使能信号端的有效电平时段位于所述第二使能信号端的无效电平时段内，且在所述第二阶段，数据信号端向第二节点写入的电平至少部分与所述第一电源端的电压不相等。
14. 根据权利要求13所述的像素驱动电路的驱动方法，其中，所述像素驱动电路应用于显示面板，所述显示面板的一帧周期包括画面更新时段和画面保持时段；

    在一帧周期中，所述显示面板中所有像素驱动电路的第一阶段位于所述画面更新时段，所述显示面板中所有像素驱动电路的第二阶段位于所述画面保持时段。
15. 一种显示面板，其中，所述显示面板包括权利要求1-12任一项所述的像素驱动电路。
16. 一种显示面板，其中，所述显示面板包括像素驱动电路，所述像素驱动电路用于驱动发光单元，所述像素驱动电路包括：

    驱动晶体管；

    第二晶体管，第一极连接所述驱动晶体管的栅极，第二极连接所述驱动晶体管的第二极，栅极连接栅线；

    第四晶体管，第一极连接数据线，第二极连接所述驱动晶体管的第一极，栅极连接第二使能信号线；

    第五晶体管，第一极连接电源线，第二极连接所述驱动晶体管的第一极，栅极连接第一使能信号线；

    第六晶体管，第一极连接所述驱动晶体管的第二极，第二极连接所述发光单元的第一电极，栅极连接所述第一使能信号线；

    所述显示面板还包括：

    衬底基板；

    有源层，位于所述衬底基板的一侧，所述有源层包括第二有源部、第三有源部、第四有源部、第五有源部、第六有源部，所述第二有源部用于形成所述第二晶体管的沟道区，所述第三有源部用于形成所述驱动晶体管的沟道区，所述第四有源部用于形成所述第四晶体管的沟道区，所述第五有源部用于形成所述第五晶体管的沟道区，所述第六有源部用于形成所述第六晶体管的沟道区；

    第一导电层，位于所述有源层背离所述衬底基板的一侧，所述第一导电层包括所述第一使能信号线、第二使能信号线、栅线、第一导电部；

    其中，所述第一导电部在所述衬底基板上的正投影覆盖所述第三有源部在所述衬底基板上的正投影，所述第一导电部用于形成所述驱动晶体管的栅极；

    所述第一使能信号线在所述衬底基板上的正投影沿第一方向延伸且覆盖所述第五有源部在所述衬底基板上的正投影、所述第六有源部在所述衬底基板上的正投影，所述第一使能信号线的部分结构用于形成所述第五晶体管的栅极、第六晶体管的栅极；

    所述第二使能信号线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所 述第四有源部在所衬底基板上的正投影，所述第二使能信号线的部分结构用于形成所述第四晶体管的栅极；

    所述栅线在所述衬底基板上的正投影沿所述第一方向延伸且覆盖所述第二有源部在所述衬底基板上的正投影，所述栅线的部分结构用于形成所述第二晶体管的栅极。
17. 根据权利要求16所述的显示面板，其中，所述第一使能信号线在所述衬底基板上的正投影位于所述第二使能信号线在所述衬底基板上的正投影和所述第一导电部在所述衬底基板上的正投影之间；

    所述有源层还包括：

    第八有源部，连接于所述第三有源部和所述第五有源部之间；

    第九有源部，连接于所述第四有源部，所述第九有源部在所述衬底基板上的正投影位于所述第一使能信号线在所述衬底基板上的正投影和所述第二使能信号线在所述衬底基板上的正投影之间；

    所述显示面板还包括：

    第三导电层，位于所述第一导电层背离所述衬底基板的一侧，所述第三导电层包括第一连接部，所述第一连接部分别通过过孔连接所述第八有源部和第九有源部。
18. 根据权利要求16所述的显示面板，其中，所述像素驱动电路还包括：

    电容，连接于所述电源线和所述驱动晶体管栅极之间；

    第一晶体管，第一极连接第一初始信号线，第二极连接所述驱动晶体管的栅极，栅极连接复位信号线；

    第七晶体管，第一极连接第二初始信号线，第二极连接所述发光单元的第一电极，栅极连接所述第二使能信号线；

    所述驱动晶体管、第一晶体管、第二晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管为P型晶体管；

    所述有源层还包括第一有源部、第七有源部，所述第一有源部用于形成所述第一晶体管的沟道区，第七有源部用于形成所述第七晶体管的沟道区；

    所述第一导电层还包括复位信号线，所述复位信号线在所述衬底基板上的正投影沿所述第一方向延伸，所述复位信号线在所述衬底基板上的正投影覆盖所述第一有源部在所述衬底基板上的正投影，所述复位信号线的部分结构用于形成所述第一晶体管的栅极；

    所述第二使能信号线在所述衬底基板上的正投影还覆盖所述第七有源部，所述第 二使能信号线的部分结构用于形成所述第七晶体管的栅极；

    所述显示面板还包括第二导电层，所述第二导电层位于所述第一导电层背离所述衬底基板的一侧，所述第二导电层包括：

    第二导电部，所述第二导电部在所述衬底基板上的正投影与所述第一导电部在所述衬底基板上的正投影至少部分交叠，其中，所述第一导电部还用于形成所述电容的第一电极，所述第二导电部用于形成所述电容的第二电极；

    所述栅线在所述衬底基板上的正投影位于所述第一导电部在所述衬底基板上的正投影远离所述第一使能信号线在所述衬底基板上的正投影的一侧；

    所述复位信号线在所述衬底基板上的正投影位于所述栅线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧。
19. 根据权利要求18所述的显示面板，其中，所述有源层还包括第十有源部、第十一有源部，所述第十有源部连接于所述第一有源部远离所述第二有源部的一端，所述第十一有源部连接于所述第七有源部远离所述第六有源部的一端；

    所述第二导电层还包括：

    所述第一初始信号线，所述第一初始信号线在所述衬底基板上的正投影沿所述第一方向延伸，且所述第一初始信号线在所述衬底基板上的正投影位于所述复位信号线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧；

    所述第二初始信号线，所述第二初始信号线在所述衬底基板上的正投影沿所述第一方向延伸，且所述第二初始信号线在所述衬底基板上的正投影位于所述第二使能信号线在所述衬底基板上的正投影远离所述第一导电部在所述衬底基板上的正投影的一侧；

    所述显示面板还包括第三导电层，所述第三导电层位于所述第二导电层背离所述衬底基板的一侧，所述第三导电层包括：

    第二连接部，所述第二连接部分别通过过孔连接所述第十有源部和所述第一初始信号线；

    第三连接部，所述第三连接部分别通过过孔连接所述第二初始信号线和所述第十一有源部。
20. 根据权利要求19所述的显示面板，其中，所述第一方向为行方向，所述显示面板包括多行所述像素驱动电路，本行所述像素驱动电路中的第二初始信号线在所述衬底基板上的正投影位于相邻下一行所述像素驱动电路中所述复位信号线在所述 衬底基板上的正投影和所述栅线在所述衬底基板上的正投影之间。
21. 根据权利要求18所述的显示面板，其中，所述第一有源部包括第一子有源部和第二子有源部，所述有源层还包括连接于所述第一子有源部和所述第二子有源部之间的第三子有源部；

    所述第一初始信号线在所述衬底基板上的正投影与所述第三子有源部在所述衬底基板上的正投影至少部分交叠。
22. 根据权利要求18所述的显示面板，其中，所述第二有源部包括第四子有源部和第五子有源部，所述有源层还包括连接于所述第四子有源部和所述第五子有源部之间的第六子有源部；

    所述第二初始信号线包括：

    主体线，在所述衬底基板上的正投影沿所述第一方向延伸；

    第一凸起部，连接于所述主体线，且所述第一凸起部在所述衬底基板上的正投影沿第二方向延伸，所述第二方向与所述第一方向相交；

    其中，上一行所述像素驱动电路中所述第一凸起部在所述衬底基板上的正投影与本行像素驱动电路中所述第六子有源部在所述衬底基板上的正投影至少部分交叠。
23. 根据权利要求18所述的显示面板，其中，有源层还包括连接于所述第一有源部和所述第二有源部之间的第十二有源部；

    所述第二初始信号线包括：

    主体线，在所述衬底基板上的正投影沿所述第一方向延伸；

    第二凸起部，连接于所述主体线，且所述第二凸起部在所述衬底基板上的正投影沿第二方向延伸，所述第二方向与所述第一方向相交；

    其中，上一行所述像素驱动电路中所述第二凸起部在所述衬底基板上的正投影与本行像素驱动电路中所述第十二有源部在所述衬底基板上的正投影至少部分交叠。
24. 根据权利要求23所述的显示面板，其中，所述第二初始信号线还包括：

    第三凸起部，连接于所述主体线，所述第三凸起部在所述衬底基板上的正投影沿所述第二方向延伸，且所述第三凸起部在所述衬底基板上的正投影位于所述主体线在所述衬底基板上的正投影远离所述第二凸起部在所述衬底基板上的正投影的一侧；

    其中，上一行所述像素驱动电路中第三凸起部在所述衬底基板上的正投影与本行像素驱动电路中所第十二有源部在所述衬底基板上的正投影至少部分交叠。
25. 一种显示装置，其中，所述显示装置包括权利要求15-24任一项所述的显示面板。