CN116605833A - 一种芯片、制备方法以及传感器 - Google Patents
一种芯片、制备方法以及传感器 Download PDFInfo
- Publication number
- CN116605833A CN116605833A CN202310574590.8A CN202310574590A CN116605833A CN 116605833 A CN116605833 A CN 116605833A CN 202310574590 A CN202310574590 A CN 202310574590A CN 116605833 A CN116605833 A CN 116605833A
- Authority
- CN
- China
- Prior art keywords
- silicon via
- silicon
- substrate
- chip
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 124
- 239000010703 silicon Substances 0.000 claims abstract description 124
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 119
- 238000000034 method Methods 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 239000013078 crystal Substances 0.000 claims abstract description 14
- 230000001154 acute effect Effects 0.000 claims abstract description 9
- 238000006073 displacement reaction Methods 0.000 claims abstract description 9
- 238000002955 isolation Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 2
- 238000009825 accumulation Methods 0.000 abstract description 7
- 239000013081 microcrystal Substances 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 40
- 239000010410 layer Substances 0.000 description 38
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 230000000694 effects Effects 0.000 description 11
- 238000004140 cleaning Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 7
- 239000012634 fragment Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005336 cracking Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000001179 sorption measurement Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000013467 fragmentation Methods 0.000 description 3
- 238000006062 fragmentation reaction Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
- G01C21/00—Navigation; Navigational instruments not provided for in groups G01C1/00 - G01C19/00
- G01C21/10—Navigation; Navigational instruments not provided for in groups G01C1/00 - G01C19/00 by using measurements of speed or acceleration
- G01C21/12—Navigation; Navigational instruments not provided for in groups G01C1/00 - G01C19/00 by using measurements of speed or acceleration executed aboard the object being navigated; Dead reckoning
- G01C21/16—Navigation; Navigational instruments not provided for in groups G01C1/00 - G01C19/00 by using measurements of speed or acceleration executed aboard the object being navigated; Dead reckoning by integrating acceleration or speed, i.e. inertial navigation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Automation & Control Theory (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种芯片、制备方法以及传感器，方法包括在衬底上形成硅通孔；其中，所述硅通孔的边线为直线或者曲线；当所述硅通孔的边线为直线时，所述硅通孔错位排列。本发明方法通过将硅通孔的边线加工成曲线，或者使边线为直线的硅通孔呈错位排列，使相邻的直线型硅通孔之间形成的位移矢量与衬底表面的晶向具有锐角或钝角的夹角，避免通孔位置处的微观晶体层面产生细小裂纹累积破坏衬底，在不需要制造工序的任何特殊调整的同时，使破片率从常规的80％降到0％，从根本上解决了晶圆破片的风险。
Description
技术领域
本发明涉及芯片技术领域，尤其涉及一种芯片、制备方法以及传感器。
背景技术
MEMS(微机电***)中，TSV(硅通孔)深硅刻蚀完成后，在后续光刻区旋涂光阻、湿法清洁以及干法刻蚀去除光阻的工艺中，因为涉及高速旋转、高能离子轰击、高温等工艺，加工硅通孔的wafer(晶圆)存在高破片率的问题。
发明内容
鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的芯片、制备方法以及传感器。
第一方面，提供一种芯片制备方法，包括：在衬底上形成硅通孔；其中，所述硅通孔的边线为直线或者曲线；当所述硅通孔的边线为直线时，所述硅通孔错位排列。
可选的，当所述硅通孔的边线为直线时，两个相邻的所述硅通孔之间形成的位移矢量与所述衬底表面的晶向具有夹角，所述夹角为锐角或钝角。
可选的，所述硅通孔由线形孔首尾相接围成设定形状，所述线形孔的边线形成所述硅通孔的边线。
可选的，所述在衬底上形成硅通孔，包括：
在所述衬底表面沉积硬掩膜层；
在所述硬掩膜层形成与所述硅通孔的版图对应的凹槽；
根据所述凹槽在所述衬底上刻蚀出所述硅通孔。
可选的，所述在衬底上形成硅通孔，还包括：
在所述硬掩膜层以及所述硅通孔的内壁形成隔离层；
在所述隔离层的表面形成平衡层；所述平衡层将所述硅通孔以及所述隔离层进行填充与覆盖。
第二方面，提供一种芯片，包括衬底，所述衬底上形成硅通孔；其中，所述硅通孔的边线为直线或者曲线；当所述硅通孔的边线为直线时，所述硅通孔错位排列。
可选的，当所述硅通孔的边线为直线时，两个相邻的所述硅通孔之间形成的位移矢量与所述衬底表面的晶向具有夹角，所述夹角为锐角或钝角。
可选的，所述硅通孔由线形孔首尾相接围成设定形状，所述线形孔的边线形成所述硅通孔的边线。
第三方面，提供一种传感器，包括第二方面所述的芯片。
可选的，所述传感器为惯性传感器。
本发明实施例中提供的技术方案，至少具有如下技术效果或优点：
本发明实施例提供的芯片、制备方法以及传感器，一方面，本发明方法通过将TSV(硅通孔)的边线加工成曲线，或者使边线为直线的硅通孔呈错位排列，使相邻的直线型硅通孔之间形成的位移矢量与衬底表面的晶向具有锐角或钝角的夹角，避免通孔位置处的微观晶体层面产生细小裂纹累积破坏衬底，在不需要制造工序的任何特殊调整的同时，使破片率从常规的80％降到0％，从根本上解决了wafer(晶圆)破片的风险，彻底解决了wafer(晶圆)破片的问题，在节省大量的wafer(晶圆)耗材的同时，且因为不需要各区域工程师进行降低破片概率的实验，所以极大地缩短了开发时间，并且效果显著，稳定性更高，经济效益十分明显。另一方面，通过将TSV(硅通孔)的边线加工成曲线，或者使边线为直线的硅通孔错位排列以实现排列布局不对称化，使同一行或同一列硅通孔的边线不会共线，具有小改动大成效的有益效果，相较于现有技术都是通过对各个工艺过程参数进行实验调整来避免破片的发生，本发明方案在不需要TSV(硅通孔)形成后的制造工艺诸多调整的情况下，在产品开发的初期，只通过一张光罩的微小改变就解决了wafer(晶圆)在硅通孔工艺后续破片频发的问题。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为本发明实施例中工艺示意图一；
图2为本发明实施例中直线型硅通孔版图；
图3为本发明实施例中曲线型硅通孔版图；
图4为本发明实施例中工艺示意图二；
图5为本发明实施例中工艺示意图三；
图6为本发明实施例中工艺示意图四；
图7为本发明实施例中工艺示意图五；
图8为本发明实施例中工艺示意图六。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。在本公开的上下文中，相似或者相同的部件可能会用相同或者相似的标号来表示。
为了更好的理解上述技术方案，下面将结合具体的实施方式对上述技术方案进行详细说明，应当理解本公开内容实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。
本发明提供了一种芯片制备方法，包括：在衬底上形成硅通孔；其中，所述硅通孔的边线为直线或者曲线；当所述硅通孔的边线为直线时，所述硅通孔错位排列。
有一些产品要求晶圆上硅通孔的深度较大，有的会占wafer(晶圆)总厚度的1/4左右，干法蚀刻这么深的厚度会对wafer(晶圆)本身造成潜在的破片风险，且wafer(晶圆)上TSV(硅通孔)越多越深，破片风险越高。分析其破片原因为：晶圆平面一般采用<100>晶向，TSV(硅通孔)位置处的微观晶体层面容易发生细小裂纹，晶圆加工过程中，在衬底上加工硅通孔后，后续还有旋转、高温、真空吸附等工艺，导致裂纹沿晶界方向扩散累积，使得wafer(晶圆)破片的发生率高达80％左右。本发明方法使硅通孔的边线为曲线，或者使两个相邻的边线为直线的硅通孔之间形成的位移矢量与衬底表面的晶向形成锐角或钝角，在硅通孔位置处的微观晶体层面没有发生细小裂纹，在衬底上加工硅通孔后，后续的旋转、高温、真空吸附等工艺过程中，将晶圆破片的发生率降低至0。
下面结合图1-8详细介绍本实施例的实施工艺步骤：
如图1所示，提供衬底1，该衬底1可以为单晶硅片，在此不作限制。
具体来讲，硅通孔由线形孔首尾相接围成设定形状，所述线形孔的边线形成所述硅通孔的边线，设定形状指硅通孔整体呈现出如图2、3中所示的条形孔的形状，线形孔为如图2所示的直线形孔201或者如图3所示的曲线形孔202。直线形孔201的边线为直线，对应形成硅通孔的边线为直线。曲线形孔202的边线为曲线，对应形成硅通孔的边线为曲线。线形孔围成的条形孔整体可呈波浪形、长方形等。如图2所示，硅通孔的边线为直线时，相邻两行或者两列的硅通孔呈错位排列，同一行或同一列硅通孔的边线不会共线，不管是什么晶向的衬底1，都避免通孔位置处的微观晶体层面产生细小裂纹累积破坏衬底1。在实际生产过程中，使相邻两行直线型硅通孔呈错位排列，已经足以解决晶圆开裂的技术问题，但如果能使同行的直线型硅通孔与同列的直线型硅通孔都进行错位排列，如图2所示那样，防开裂效果肯定更好，只是实际生产过程中，硅通孔布局一般都相对整齐。如图3所示，硅通孔的边线为曲线时，对排列的规律不作要求，即不需要错位排列，即使是等距的点阵排列，也不会出现裂纹，在实际生产过程中，曲线型硅通孔等距排列已经足以解决晶圆开裂的技术问题，但如果能像直线型硅通孔那样错位排列，防开裂效果肯定更好，只是实际生产过程中，硅通孔布局一般都相对整齐。
如图4所示，在所述衬底1表面沉积硬掩膜层3。硬掩膜层3的材质可采用氧化硅，此处不作限制。如图5所示，在所述硬掩膜层3形成与预设的硅通孔平面图对应的凹槽301。如图6所示，根据所述凹槽301在所述衬底1上刻蚀出所述硅通孔4。硅通孔4采用深刻蚀工艺制作，此处不作限制。硬掩膜层3形成的光罩是决定硅通孔4形状的关键，本发明方法利用TSV(硅通孔4)单层光罩的改版，通过将TSV(硅通孔4)的布局曲线化或者不对称化，并且不需要制造工序的任何特殊调整，就从根本上解决了wafer(晶圆)破片的风险。
在可选的实施方式中，如图7所示，在所述硬掩膜层3以及所述硅通孔4的内壁形成隔离层5。隔离层5可采用氧化硅，作为绝缘物进行隔离。使用炉管LPCVD在硬掩膜层3以及硅通孔4的内壁生长出氧化硅，此处不作限制。
如图8所示，在所述隔离层5表面形成平衡层6；所述平衡层6将所述硅通孔4以及所述隔离层5进行填充与覆盖。平衡层6可采用多晶硅，在之后的加工过程中会通过背面减薄直到漏出硅通孔。使用炉管LPCVD在隔离层5表面生长多晶硅，覆盖隔离层5的同时填充硅通孔4，此处不作限制。
在后续的芯片加工步骤中，会涉及到覆盖光刻胶后进行光刻加工。TSV(硅通孔)深硅刻蚀完成后在后续光刻区旋涂光阻的工艺中，wafer(晶圆)是通过真空吸盘固定，真空吸盘的尺寸远小于wafer(晶圆)的尺寸，且真空是从吸盘中间引入，然后再逐步扩散到整个吸盘，所以吸盘中心在制程开始的时候真空最大，从而导致wafer(晶圆)中心在制程开始的时候有一个突然的向下受力，这导致有TSV(硅通孔)存在的wafer(晶圆)中心很容易发生裂纹，且因为涂胶工艺伴随高旋转的过程，所以在光刻区涂胶工艺中很容易发生wafer(晶圆)破片的问题。
因为MEMS(微机电***)领域传统TSV(硅通孔)后续的涂胶工艺中破片频发的问题，现有技术一般会采用在光刻中降低真空吸附和转速的方法减少破片的发生，但降低真空度后因为旋转的存在，wafer(晶圆)在工艺过程中会有滑片的风险，会导致机台报警，严重的话会导致掉片的发生，从而导致wafer(晶圆)损伤报废。降低转速的副作用在于会导致光阻在wafer(晶圆)上的均匀性变差，这会导致器件结构的异常，尤其是越厚的光阻需要越高的转速才能保证最终整个wafer(晶圆)表面光阻厚度的一致性。本发明方法从根本上解决了衬底产生裂纹累积后导致破片的问题，因此在后续的光刻中不需要降低真空吸附和转速的方法减少破片的发生，保证衬底不会破片，同时保证器件的品质。
在TSV(硅通孔)深硅刻蚀完成后续的湿法清洗工艺过程中，大部分工艺都是伴随旋转一起进行的，尤其是polymer(聚合物)清洗和SRD(旋转清洗干燥)的过程，因为转速会达到1000-2000rpm，且时间较长，所以对于已经做完TSV(硅通孔)的wafer(晶圆)在WETclean的过程中很容易发生破片的现象。
传统TSV(硅通孔)刻蚀完成后续的湿法清洗工艺过程中，因为高转速和持续时间长的原因，导致wafer(晶圆)破片时有发生，WET一般会采用去除旋转或者减少工艺时间的方法来避免破片的发生，但去除旋转会导致wafer(晶圆)清洗效果的均匀性变差，wafer(晶圆)上的部分区域没有办法完全清洗干净。而减少工艺时间会导致wafer(晶圆)整体清洗效果变差，对高端MEMS(微机电***)产品，尤其是涉及键合的产品有潜在的良率损失。本发明方法从根本上解决了衬底产生裂纹累积后导致破片的问题，因此在后续的湿法清洗中不需要去除旋转或者减少工艺时间以减少破片的发生，在衬底不会破片的同时保证器件的品质。
在TSV(硅通孔)深硅刻蚀完成后，如果后续采用干法刻蚀去除光阻的工艺，因为此工艺过程中涉及plasma(等离子体)轰击，且过程中伴随三百度左右的高温，两者叠加会加剧wafer(晶圆)发生破片的风险。
传统方法在TSV(硅通孔)后续去除光阻的过程中，为了避免发生wafer(晶圆)破片，一般采用降低工艺温度和减少工艺时间的方法，但两者均会导致光阻去除效果变差，极易产生光阻的残留，从而引入新的defect(缺陷)问题。本发明方法从根本上解决了衬底产生裂纹累积后导致破片的问题，因此在后续的用干法刻蚀去除光阻的工艺中不需要降低工艺温度和减少工艺时间以减少破片的发生，在衬底不会破片的同时保证器件的品质。
基于同一发明构思，本发明实施例还提供了一种芯片，包括衬底，所述衬底上形成硅通孔；其中，所述硅通孔的边线为直线或者曲线；当所述硅通孔的边线为直线时，所述硅通孔错位排列。也就是说，当所述硅通孔的边线为直线时，两个相邻的所述硅通孔之间形成的位移矢量与所述衬底表面的晶向具有夹角，所述夹角为锐角或钝角。具体来讲，所述硅通孔由线形孔首尾相接围成设定形状，所述线形孔的边线形成所述硅通孔的边线。通过将硅通孔的边线加工成曲线，或者使边线为直线的硅通孔呈错位排列，具有小改动大成效的有益效果，相较于现有技术都是通过对各个工艺过程参数进行实验调整来避免破片的发生，本发明方案在不需要TSV(硅通孔)形成后的制造工艺诸多调整的情况下，在产品开发的初期，只通过一张光罩的微小改变就解决了wafer(晶圆)在硅通孔工艺后续破片频发的问题。
基于同一发明构思，本发明实施例还提供了一种传感器，包括本发明实施例提供的芯片。具体来讲，该传感器可以为惯性传感器。
本发明实施例中提供的技术方案，至少具有如下技术效果或优点：
本发明实施例提供的芯片、制备方法以及传感器，一方面，本发明方法通过将TSV(硅通孔)的边线加工成曲线，或者使边线为直线的硅通孔呈错位排列，使相邻的直线型硅通孔之间形成的位移矢量与衬底表面的晶向具有锐角或钝角的夹角，避免通孔位置处的微观晶体层面产生细小裂纹累积破坏衬底，在不需要制造工序的任何特殊调整的同时，使破片率从常规的80％降到0％，从根本上解决了wafer(晶圆)破片的风险，彻底解决了wafer(晶圆)破片的问题，在节省大量的wafer(晶圆)耗材的同时，且因为不需要各区域工程师进行降低破片概率的实验，所以极大地缩短了开发时间，并且效果显著，稳定性更高，经济效益十分明显。另一方面，通过将TSV(硅通孔)的边线加工成曲线，或者使边线为直线的硅通孔错位排列以实现排列布局不对称化，使同一行或同一列硅通孔的边线不会共线，具有小改动大成效的有益效果，相较于现有技术都是通过对各个工艺过程参数进行实验调整来避免破片的发生，本发明方案在不需要TSV(硅通孔)形成后的制造工艺诸多调整的情况下，在产品开发的初期，只通过一张光罩的微小改变就解决了wafer(晶圆)在硅通孔工艺后续破片频发的问题。
在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
类似地，应当理解，为了精简本公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。
应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的部件或步骤。位于部件之前的单词“一”或“一个”不排除存在多个这样的部件。本发明可以借助于包括有若干不同部件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
Claims (10)
1.一种芯片制备方法，其特征在于，包括：在衬底上形成硅通孔；其中，所述硅通孔的边线为直线或者曲线；当所述硅通孔的边线为直线时，所述硅通孔错位排列。
2.如权利要求1所述的芯片制备方法，其特征在于，当所述硅通孔的边线为直线时，两个相邻的所述硅通孔之间形成的位移矢量与所述衬底表面的晶向具有夹角，所述夹角为锐角或钝角。
3.如权利要求1或2所述的芯片制备方法，其特征在于，所述硅通孔由线形孔首尾相接围成设定形状，所述线形孔的边线形成所述硅通孔的边线。
4.如权利要求1所述的芯片制备方法，其特征在于，所述在衬底上形成硅通孔，包括：
在所述衬底表面沉积硬掩膜层；
在所述硬掩膜层形成与所述硅通孔的版图对应的凹槽；
根据所述凹槽在所述衬底上刻蚀出所述硅通孔。
5.如权利要求4所述的芯片制备方法，其特征在于，所述在衬底上形成硅通孔，还包括：
在所述硬掩膜层以及所述硅通孔的内壁形成隔离层；
在所述隔离层的表面形成平衡层；所述平衡层将所述硅通孔以及所述隔离层进行填充与覆盖。
6.一种芯片，其特征在于，包括衬底，所述衬底上形成硅通孔；其中，所述硅通孔的边线为直线或者曲线；当所述硅通孔的边线为直线时，所述硅通孔错位排列。
7.如权利要求6所述的芯片，其特征在于，当所述硅通孔的边线为直线时，两个相邻的所述硅通孔之间形成的位移矢量与所述衬底表面的晶向具有夹角，所述夹角为锐角或钝角。
8.如权利要求6或7所述的芯片，其特征在于，所述硅通孔由线形孔首尾相接围成设定形状，所述线形孔的边线形成所述硅通孔的边线。
9.一种传感器，其特征在于，包括权利要求6至8任一所述的芯片。
10.如权利要求9所述的传感器，其特征在于，所述传感器为惯性传感器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310574590.8A CN116605833A (zh) | 2023-05-22 | 2023-05-22 | 一种芯片、制备方法以及传感器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310574590.8A CN116605833A (zh) | 2023-05-22 | 2023-05-22 | 一种芯片、制备方法以及传感器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116605833A true CN116605833A (zh) | 2023-08-18 |
Family
ID=87679387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310574590.8A Pending CN116605833A (zh) | 2023-05-22 | 2023-05-22 | 一种芯片、制备方法以及传感器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116605833A (zh) |
-
2023
- 2023-05-22 CN CN202310574590.8A patent/CN116605833A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100588412B1 (ko) | 반도체 웨이퍼 분할방법 | |
| US7838323B2 (en) | Method for fabricating semiconductor device | |
| US10510626B2 (en) | Method for use in manufacturing a semiconductor device die | |
| JP2005167190A (ja) | 半導体ウェハのダイシング方法 | |
| CN106597818B (zh) | 对位标记、形成对位标记的方法及半导体器件 | |
| US20090278124A1 (en) | Scribe based bond pads for integrated circuits | |
| US8455983B2 (en) | Microelectronic device wafers and methods of manufacturing | |
| CN107634032B (zh) | 晶片及晶片制造方法 | |
| US8030180B2 (en) | Method of manufacturing a semiconductor device | |
| JP2009226582A (ja) | 半導体装置の製造方法 | |
| US8168474B1 (en) | Self-dicing chips using through silicon vias | |
| US6025250A (en) | Methods including wafer grooves for reducing semiconductor wafer warping and related structure | |
| CN116605833A (zh) | 一种芯片、制备方法以及传感器 | |
| CN109449120A (zh) | 一种优化划片质量的方法 | |
| JP2004079908A (ja) | 基板周縁処理装置および基板周縁処理方法 | |
| JPS6226839A (ja) | 半導体基板 | |
| CN112582414B (zh) | 半导体器件及其形成方法 | |
| JP2004363517A (ja) | 半導体ウェハのチップ化方法 | |
| CN108615669A (zh) | 半导体结构及其形成方法 | |
| US20080009139A1 (en) | Structure in a substrate for the manufacturing of a semiconductor device and process for manufacturing of a semiconductor device | |
| CN102420201B (zh) | 硅通孔结构及其制造方法 | |
| US7884445B2 (en) | Semiconductor device in wafer assembly | |
| WO2024131215A1 (zh) | 支撑基板及其制备方法、以及半导体基板的加工方法 | |
| US9245855B2 (en) | Methods and apparatus to reduce semiconductor wafer warpage in the presence of deep cavities | |
| CN100570819C (zh) | 一种二阶段背式刻蚀的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |