CN116544034A - 陶瓷电子部件及其制造方法 - Google Patents

陶瓷电子部件及其制造方法 Download PDF

Info

Publication number
CN116544034A
CN116544034A CN202310045213.5A CN202310045213A CN116544034A CN 116544034 A CN116544034 A CN 116544034A CN 202310045213 A CN202310045213 A CN 202310045213A CN 116544034 A CN116544034 A CN 116544034A
Authority
CN
China
Prior art keywords
conductive film
electronic component
ceramic electronic
plating layer
internal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310045213.5A
Other languages
English (en)
Inventor
武宜成
坂下纯子
下舞贤一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of CN116544034A publication Critical patent/CN116544034A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

提出了陶瓷电子部件及其制造方法。一种陶瓷电子部件，包括多个电介质层和多个内部电极层交替层叠的层叠片，所述层叠片具有长方体形状，所述多个内部电极层交替地暴露于所述层叠片的两个相对端面，以及分别形成在所述层叠片的两个相对端面的两个外部电极。所述两个外部电极具有在导电薄膜上形成有镀层的结构，所述导电薄膜以0.1μm以上且1.5μm以下的厚度断续地形成。

Description

陶瓷电子部件及其制造方法
技术领域
本发明的某一方面涉及陶瓷电子部件和该陶瓷电子部件的制造方法。
背景技术
多种陶瓷电子部件被用于如移动电话等高频通信***。已经提出层叠陶瓷电容器作为其中的一种形式(例如，参见专利文献1)。
[现有技术]
[专利文献]
文献1：日本专利申请公开号2007-148484。
发明内容
在专利文献1中，在由电介质层和内部电极层层叠而成的层叠体的烧制前，在层叠体的两端设置0.1至1.0μm的箔状金属膜，并烧制该层叠体。内部电极交替地暴露于层叠体的两端，并且金属箔发挥电容器的外部电极的作用。通过在外部电极的侧面以及顶部和底部周围形成金属箔，并将其作为电镀的种子层，外部电极变得比通过涂覆膏剂形成种子层时更薄，这有助于器件的小型化和薄型化。然而，如果金属箔即使在烧制之后也是连续的，则镀层和金属箔很可能会分离，并且存在与基底的粘附强度降低的风险。
鉴于上述问题，本发明的目的是提供一种能够抑制外部电极上的镀层剥离的陶瓷电子部件及其制造方法。
根据本发明实施方式的第一方面，提供了一种陶瓷电子部件，包括：多个电介质层的每一层和多个内部电极层的每一层交替层叠的层叠片，所述层叠片具有长方体形状，所述多个内部电极层交替地暴露于所述层叠片的两个相对端面；和分别设置在所述层叠片的两个相对端面的两个外部电极，其中所述两个外部电极具有在导电薄膜上形成镀层的结构，所述导电薄膜以0.1μm以上且1.5μm以下的厚度断续地形成。
所述导电薄膜的连续模量或连续率(continuity modulus)可以为30％以上且90％以下。
在所述导电薄膜的至少一部分中，可以交替地形成宽度为0.1μm以上且10.0μm以下的使所述层叠片暴露的每个孔以及高度为0.1μm以上且1.5μm以下的每个岛状部。
在所述导电薄膜的至少一部分中，可以形成不连续的岛状部。
在所述多个内部电极层和所述多个电介质层的层叠方向的截面中，在所述多个内部电极层暴露的区域，所述导电薄膜可以包括与所述多个内部电极层中的至少一个连接的岛状部和不与所述多个内部电极层中的任何一个连接的岛状部。
所述导电薄膜在所述多个内部电极层暴露于所述两个端面的区域中可以是连续的。
在所述层叠片的所述多个内部电极层和所述多个电介质层的层叠方向上，在上表面和下表面之一上不一定形成所述外部电极。
所述镀层的厚度可以为1μm以上且15μm以下。所述镀层可以具有在所述导电薄膜上依次形成Cu镀层、Ni镀层和Sn镀层的结构。所述镀层可以比所述导电薄膜厚。所述陶瓷电子部件可以是层叠陶瓷电容器。
根据本发明实施方式的第二方面，提供了一种陶瓷电子部件的制造方法，包括：形成多个电介质生片的每一片和多个金属导电膏的每一个交替层叠的陶瓷层叠结构，所述陶瓷电子部件具有长方体形状，所述多个金属导电膏交替地暴露于所述陶瓷层叠结构的两个相对端面；并通过真空成膜法分别在所述两个相对端面形成导电薄膜，其中通过同时烧制所述陶瓷层叠结构和所述导电薄膜，使得所述导电薄膜形成厚度为0.1μm以上且1.5μm以下的断续膜，并且其中在所述断续膜上形成镀层。在从所述陶瓷层叠结构去除粘合剂之后，可以通过溅射方法在所述两个相对端面上形成所述导电薄膜。所述导电薄膜可以通过使用Ni系靶材形成。所述陶瓷电子部件可以是层叠陶瓷电容器。
本发明的目的和优势将通过权利要求中特别指出的要素和组合来实现和达到。应当理解，上述的一般描述和下述的详细描述都是示例性的和说明性的，并不是对要求保护的本发明的限制。
附图说明
图1是层叠陶瓷电容器的部分截面立体图；
图2是沿图1中线A-A截取的剖视图；
图3是沿图1中线B-B截取的剖视图；
图4示出了图2的截面剖视图的局部放大图；
图5是导电薄膜的平面图；
图6示出了沿层叠方向的截面的追踪SEM图像；
图7是第一实施方式的层叠陶瓷电容器制造方法的流程图；
图8A和图8B示出了层叠工序；
图9A示出了成型工序；
图9B示出了电镀工序；
图10示出了第二实施方式；
图11示出了第三实施方式；
图12A是通过追踪比较例的导电薄膜附近的截面的SEM照片得到的图；和
图12B是通过追踪实施例的导电薄膜附近的截面的SEM照片得到的图。
具体实施方式
在下文中，将参考附图对示例性实施方式进行说明。
[第一实施方式]
图1示出根据实施方式的层叠陶瓷电容器100的立体图，其中示出层叠陶瓷电容器100的一部分的截面。图2是沿图1中的线A-A截取的剖视图。图3是沿图1中的线B-B截取的剖视图。如图1至图3所示，层叠陶瓷电容器100包括：具有长方体形状的层叠片10；和分别设置在层叠片10的彼此相对的两个端面(end face)上的外部电极20a和20b。在层叠片10的两个端面以外的四个面中，将层叠方向上的顶面和底面以外的两个面称作侧面(side face)。外部电极20a和20b中的每一个延伸到层叠片10的层叠方向上的顶面、底面，并延伸到两个侧面。但是，外部电极20a和20b彼此间隔开。
在图1至图3中，X轴方向是层叠片10的纵向方向。X轴方向是层叠片10的两个端面彼此相对或相背的方向，也是外部电极20a与外部电极20b相对或相背的方向。Y轴方向是内部电极层的宽度方向。Y轴方向是层叠片10的两个侧面彼此相对或相背的方向。Z轴方向是层叠方向。Z轴方向是层叠片10的上表面与层叠片10下表面相对或相背的方向。X轴方向、Y轴方向和Z轴方向相互垂直。
层叠片10的结构被设计成电介质层11和内部电极层12交替层叠。电介质层11包括用作电介质材料的陶瓷材料。内部电极层12包括贱金属。内部电极层12端部边缘交替地暴露于层叠片10的第一端面和层叠片10的不同于第一端面的第二端面。外部电极20a设置在第一端面上。外部电极20b设置在第二端面上。因此，内部电极层12交替地电连接至外部电极20a和外部电极20b。因此，层叠陶瓷电容器100具有如下结构：其中多个电介质层11与插置其间的多个内部电极层12层叠。在电介质层11和内部电极层12的层叠结构中，层叠方向上的最外层是内部电极层12，覆盖层13覆盖层叠结构的顶面和底面。覆盖层13主要由陶瓷材料组成。例如，覆盖层13的主要成分与电介质层11的主要成分相同。
例如，层叠陶瓷电容器100可以为长度1.0mm，宽度0.5mm和高度0.1mm。层叠陶瓷电容器100可以为长度1.0mm，宽度0.5mm和高度0.06mm。层叠陶瓷电容器100可以为长度6.0mm，宽度0.3mm和高度0.1mm。但是，层叠陶瓷电容器100的尺寸不限于以上尺寸。
电介质层11的主要成分是具有由通式ABO3所表示的钙钛矿结构的陶瓷材料。钙钛矿结构包括具有非化学计量组成的ABO3-α。例如，陶瓷材料为具有钙钛矿结构的诸如BaTiO3(钛酸钡)、CaZrO3(锆酸钙)、CaTiO3(钛酸钙)、SrTiO3(钛酸锶)、MgTiO3(钛酸镁)、Ba1-x- yCaxSryTi1-zZrzO3(0≤x≤1，0≤y≤1，0≤z≤1)。Ba1-x-yCaxSryTi1-zZrzO3可以是钛酸锶钡、钛酸钙钡、锆酸钡、钛酸锆酸钡、钛酸锆酸钙、钛酸锆酸钙钡等。
可以向电介质层11加入添加物。作为向电介质层11加入的添加物，可以是镁(Mg)、锰(Mn)、钼(Mo)、钒(V)、铬(Cr)或稀土元素(钇(Y)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)和镱(Yb))的氧化物，或钴(Co)、镍(Ni)、锂(Li)、硼(B)、钠(Na)、钾(K)或硅(Si)的氧化物，或包括钴、镍、锂、硼、钠、钾或硅的玻璃。
内部电极层12主要由贱金属组成，如镍(Ni)、铜(Cu)或锡(Sn)。内部电极层12可以由贵金属组成，如铂(Pt)、钯(Pd)、银(Ag)、或金(Au)或包括其中一种或多种的合金。
如图2所示，连接至外部电极20a的内部电极层12与连接至外部电极20b的内部电极层12面对的部分，是层叠陶瓷电容器100中生成电容的部分。因此，该部分被称作电容部14。即，电容部14是连接至不同外部电极的两个相邻的内部电极层12彼此面对的部分。
连接至外部电极20a的内部电极层12彼此面对而其间不夹有连接至外部电极20b的内部电极层12的部分被称作端缘部(end margin section)15。连接至外部电极20b的内部电极层12彼此面对而其间不夹有连接至外部电极20a的内部电极层12的部分是另一个端缘部15。即，端缘部15是连接至一外部电极的内部电极层12彼此面对而其间不夹有连接至另一外部电极的内部电极层12的部分。端缘部15是不生成电容的部分。
如图3所示，在层叠片10中，从层叠片10的两个侧面中的一个至内部电极层12的侧面边缘的部分被称为侧缘部(side margin section)16。即，每一个侧缘部16是覆盖层叠的内部电极层12的侧面边缘并朝向层叠结构的侧面之一延伸的部分。侧缘部16是不生成电容的部分。
图4是图2的截面图的局部放大视图。如图4所示，外部电极20a和20b具有在导电薄膜21上形成镀层22的结构。导电薄膜21是其中形成骨架的多个岛状部和暴露层叠片10的孔(中断)交替排列的不连续膜。镀层22的一部分在导电薄膜21中断的孔处与层叠片10接触。
除了层叠片10的弯曲角(边缘部分)之外，导电薄膜21还具有使得层叠片10暴露出来的孔。此外，在层叠方向的截面中，导电薄膜21在多个内部电极层12暴露于层叠片10的两个端面的区域具有与内部电极层12连接的岛状部。或者，导电薄膜21可以具有不与内部电极层12连接的岛状部。
图5是导电薄膜21的平面图。如图5所示，导电薄膜21在平面图中可以具有网状结构。层叠片10可以暴露于每个网孔。此外，导电薄膜21可以具有与周围的导电薄膜完全隔离的不连续的岛状部，只要镀层22能够覆盖层叠片10。
导电薄膜21的主要成分只要是导电金属就没有特别限制，但是示例包括包含Ni、Cu、Ti、Cr、Al、Mg、Fe、Zn、Mo、Pd、Ag、Sn、Ta、W、Pt、Au等中的至少一种的金属或合金。导电薄膜21可以具有单层结构，或者可以具有由多个层组成的层状结构。此外，只要导电薄膜21能够整体保持导电性，导电薄膜21也可以具有包括金属氧化物膜、碳化膜等的混合膜结构。
在本实施方式中，导电薄膜21的厚度为0.1μm以上。因此，导电薄膜21可以具有足够的导电性。此外，从薄型化的角度出发，导电薄膜21的厚度为1.5μm以下。导电薄膜21的厚度可以通过拍摄10张范围为20μm×20μm的不同截面SEM照片，并计算每张SEM照片中最大厚度的平均值来测量。
镀层22可以具有单层结构或多层层状结构。镀层22可以具有这样的结构，其中，例如，依次形成Cu镀层、Ni镀层和Sn镀层。
在本实施方式中，由于导电薄膜21是断续膜，所以镀层22形成是为了填充未形成导电薄膜21的间隙，并且锚定效应抑制了导电薄膜21和镀层22之间的界面剥离。由此，提高了对基板的固定强度。此外，当导电薄膜21是断续膜时，抑制了应力在导电薄膜21的一部分上的集中。因此，可以抑制导电薄膜21从层叠片10上剥离。即使发生剥离，也可以抑制剥离的进展。
从获得足够的锚定效应的角度出发，导电薄膜21的厚度优选为0.2μm以上，更优选为0.5μm以上。此外，导电薄膜21的厚度优选为1.0μm以下，更优选为0.7μm以下。
如果导电薄膜21的连续模量或连续率低，则应力不一定能充分分散。因此，优选为导电薄膜21的连续模量设置下限。例如，导电薄膜21的连续模量优选为30％以上，更优选为40％以上，甚至更优选为50％以上。
即使导电薄膜21的连续模量高，也存在不能充分分散应力的可能性。因此，优选为导电薄膜21的连续模量设置上限。例如，导电薄膜21的连续模量优选为90％以下，更优选为80％以下，甚至更优选为70％以下。
如图6所示，导电薄膜21的连续模量是通过在层叠方向上的截面的SEM照片中测量存在岛状部的部分的长度和暴露层叠片10的孔(中断)的长度，并计算岛状部的总长度与总测量长度的比率来确定的。
此外，如图6所示，在导电薄膜21在层叠方向上的截面的SEM照片中，可以交替形成使层叠片10暴露的宽度为0.1μm至10.0μm的孔和高度为0.1μm至1.5μm的岛状部。通过以这种方式随机形成宽度为0.1μm至10.0μm的孔，可以进一步减少应力的集中。例如，相比于仅在层叠片10的两个端面上的内部电极层12的暴露部分上形成导电薄膜的情况，应力可以得到分散。
导电薄膜21在Y轴方向上的多个不同位置处的XZ平面的至少一个截面中具有30％以上且90％以下的连续模量，并且可以交替地形成具有0.1μm至10.0μm宽度的暴露层叠片10的孔和具有0.1μm至1.5μm高度的峰。
如果镀层22较薄，则其不一定充分覆盖暴露层叠片10的孔。因此，优选为镀层22的厚度设定下限。例如，镀层22的厚度优选为1μm以上，更优选为3μm以上，甚至更优选为5μm以上。镀层22的厚度可以通过拍摄10张范围为20μm×20μm的不同截面SEM照片，并计算每张SEM照片中最大厚度的平均值来测量。
另一方面，如果镀层22较厚，则不仅牺牲了产生电容的区域的厚度，而且还存在由于膜应力而导致外部电极剥离的风险。因此，优选为镀层22的厚度设定上限。例如，镀层22的厚度优选为15μm以下，更优选为12μm以下，甚至更优选为10μm以下。
接下来，将对层叠陶瓷电容器100的制造方法进行说明。图7示出层叠陶瓷电容器100的制造方法。
(原料粉末制造工序)
制备用于形成电介质层11的电介质材料。电介质材料包括电介质层11的主要成分陶瓷。A位元素和B位元素通常以ABO3颗粒的烧结相形式包含在电介质层11中。例如，BaTiO3是具有钙钛矿结构的四方晶系化合物，其表现出高介电常数。通常，BaTiO3可以通过将钛原料(例如二氧化钛)与钡原料(例如碳酸钡)反应并合成钛酸钡而获得。多种方法可以用作构成电介质层11的陶瓷的合成方法。例如，可以使用固相法、溶胶-凝胶法、水热法等。本实施方式可以使用这些方法中的任一种。
根据目的，可向陶瓷粉末材料中加入添加物化合物。添加物化合物可以是Mg(镁)、Mn(锰)、Mo(钼)、V(钒)、Cr(铬)或稀土元素(Y(钇)、Sm(钐)、Eu(铕)、Gd(钆)、Tb(铽)、Dy(镝)、Ho(钬)、Er(铒)、Tm(铥)和Yb(镱))的氧化物，或Co(钴)、Ni(镍)、Li(锂)、B(硼)、Na(钠)、K(钾)和Si(硅)的氧化物。添加物化合物可以是包括钴、镍、锂、硼、钠、钾或硅的玻璃。其中，SiO2主要作为烧结助剂。
例如，所得陶瓷原料粉末材料与添加物湿法混合，并进行干燥和粉碎。由此，获得陶瓷材料。例如，可以根据需要通过粉碎所得的陶瓷材料来调节颗粒粒径。或者，可以通过结合粉碎和筛分来调节所得陶瓷粉末的颗粒粒径。通过这些工序，获得了电介质材料。
(层叠工序)
接下来，将例如聚乙烯醇缩丁醛(PVB)树脂的粘合剂、例如乙醇或甲苯的有机溶剂以及增塑剂加入到所得的电介质材料中，并进行湿混。使用所得到的浆料，通过例如模涂机法或刮刀法将电介质生片52涂覆在基材51上，然后干燥。基材51例如是PET(聚对苯二甲酸乙二醇酯)膜。
接下来，如图8A所示，在电介质生片52上形成内部电极图案53。在图8A中，作为示例，内部电极图案53的四个部分在电介质生片52上形成并且彼此间隔开。其上形成有内部电极图案53的电介质生片52是层叠单元。
内部电极层12的主要成分金属的金属膏被用于内部电极图案53。成膜方法可以是印刷、溅射、气相沉积等。
接着，从基材51剥离电介质生片52，如图8B所示，对层叠单元进行层叠。
在层叠的层叠单元的陶瓷层叠结构的上表面和下表面上层叠预定数量的覆盖片54，并进行热压接。将得到的陶瓷层叠结构切割成具有预定尺寸的片。在图8B中，沿着虚线切割层叠结构。从而得到陶瓷层叠结构。通过切割，内部电极图案53的边缘暴露于陶瓷层叠结构的两个端面。覆盖片54的组分可以与电介质生片52的组分相同。覆盖片54的添加物可以与电介质生片52的添加物不同。
(成膜工序)
在通过这种方式对陶瓷层叠结构进行倒角之后，在例如250℃至400℃的N2气氛中去除粘合剂。如图9A所示，通过溅射法在两个端面上形成导电薄膜21。在图9A中，省略了导电薄膜21的剖面线。导电薄膜21不仅可以形成在陶瓷层叠结构的两个端面上，还可以形成在陶瓷层叠结构的上表面、下表面和两个侧面上。至此，导电薄膜21可以是连续膜。在成膜期间，使用由树脂或金属制成的掩模在长度方向(Y轴方向)上分离导电薄膜21。除了溅射之外，成膜方法可以是真空沉积、CVD(化学气相沉积)、ALD(原子层沉积)或其他真空成膜。
(烧制工序)
在1000℃至1400℃的温度范围中，在氧分压为10-5至10-8atm的还原性气氛中，将所得的陶瓷层叠结构烧制10分钟到2小时。以这种方式，层叠片10和导电薄膜21可以通过烧制而一起形成。
在所述烧制过程中，通过软化导电薄膜21并有意促进其成球化，可以获得岛状部通过孔连接的断续膜。可以通过改变导电薄膜21的材料、膜厚度、成膜条件、烧制条件等来控制断续膜的覆盖率。例如，在溅射法中，将Ar分压设置为0.1Pa至10Pa，并且使用0.1kV至7kV的直流电(DC)或交流电(RF)来形成导电薄膜21，其在烧制过程中成为断续膜。当在内部电极层12暴露的区域中选择性地形成导电薄膜21的岛状部时，可以选择相同种类的金属、它们的合金或容易扩散的金属。
(电镀工序)
在此之后，如图9B所示，可以通过电镀在导电薄膜21上形成镀层22。例如，可以在导电薄膜21上依次形成Cu镀层、Ni镀层和Sn镀层。例如，可以依次形成3μm的Cu镀层、2μm的Ni镀层和5μm的Sn镀层。通过形成比导电薄膜21厚的镀层22，断续膜的影响不太可能残留在镀层22上，镀层22可以是连续层。
根据本发明的实施方式的制造方法，通过真空成膜形成的导电薄膜21与层叠片10同时烧制，从而导电薄膜21可以被制成断续的。因此，镀层22的形成是为了填充未形成导电薄膜21的间隙，则锚定效应可以抑制导电薄膜21和镀层22之间的界面的剥离。此外，可以抑制应力在导电薄膜21的一部分上的集中，并且可以抑制导电薄膜21从层叠片10上剥离。即使发生剥离，也可以抑制剥离的进展。通过同时烧制层叠片10和导电薄膜21，将导电薄膜21和内部电极层12整合，并且提高了导电薄膜21的粘附性。
[第二实施方式]
整个导电薄膜21不必是断续膜。例如，导电薄膜21可以具有连续膜的一部分是断续膜的结构。例如，优选地，导电薄膜21在容易发生应力集中的位置是断续的。例如，如图10所示，导电薄膜21在内部电极层12暴露于层叠片10的两个端面的区域中是连续膜，并且导电薄膜21在角部分(边缘部分)以及上表面、下表面和两个侧面的端部上是断续膜。
通过部分地改变材料和膜厚度，可以部分地形成断续膜。例如，通过在期望形成连续膜的区域中形成开口并在期望形成断续膜的区域提供掩模的方法，可以部分地形成断续膜。
[第三实施方式]
从层叠陶瓷电容器100薄型化的角度出发，可以省略在层叠片10的上表面或下表面上的外部电极的形成。例如，如图11所示，可以省略镀层22的形成，而不在层叠片10的上表面上形成导电薄膜21。通过这种构造，可以使层叠陶瓷电容器100变得更薄。
在这些实施方式中，将层叠陶瓷电容器描述为陶瓷电子部件的示例。然而，实施方式不限于层叠陶瓷电容器。例如，实施方式可以应用于其他电子部件，例如压敏电阻或热敏电阻。
[实施例]
(实施例)
通过根据上述实施方式的制造方法制造层叠陶瓷电容器。通过在陶瓷层叠结构的两个端面上溅射形成导电薄膜，在所述陶瓷层叠结构中分别具有印刷在陶瓷生片上的内部电极图案的层叠单元被层叠。溅射条件为使用Ni系靶材，DC输出1kW、成膜压力0.7Pa和膜厚500nm。之后，通过同时烧制陶瓷层叠结构和导电薄膜，以使得导电薄膜断续化。之后，使用导电薄膜作为种子层形成镀层。
(比较例)
在比较例中，溅射形成的膜厚度设置为1000nm。其他条件与实施例中相同。导电薄膜仍然为连续模，不存在不连续的地方。
图12A是通过追踪比较例的导电薄膜附近的截面的SEM照片得到的图。如图12A所示，可以看出导电薄膜21是连续膜。在导电薄膜21上形成镀层22。可以看出，在导电薄膜21和镀层22之间形成了间隙(变黑部分)。图12B是通过追踪实施例的导电薄膜附近的截面的SEM照片得到的图。如图12B所示，可以看出导电薄膜21是断续膜。在导电薄膜21上形成镀层22。可以看出，镀层22进入导电薄膜21的不连续部分，并且可以通过锚定效应获得高粘附性。
尽管已对本发明的实施方式加以详述，但应当理解到，可以在不脱离本发明的构思和范围的情况下对其进行各种改变、替换和变更。

Claims (15)

1.一种陶瓷电子部件，包括：
层叠片，多个电介质层和多个内部电极层在所述层叠片中交替地层叠，所述层叠片具有长方体形状，所述多个内部电极层交替地暴露于所述层叠片的两个相对端面；和
分别形成在所述两个相对端面上的两个外部电极，
其中，所述两个外部电极具有在导电薄膜上形成有镀层的结构，所述导电薄膜以0.1μm以上且1.5μm以下的厚度断续地形成。
2.根据权利要求1所述的陶瓷电子部件，其中所述导电薄膜的连续率为30％以上且90％以下。
3.根据权利要求1或2所述的陶瓷电子部件，其中在所述导电薄膜的至少一部分中，使所述层叠片暴露的宽度为0.1μm以上且10.0μm以下的孔以及高度为0.1μm以上且1.5μm以下的岛状部交替地形成。
4.根据权利要求1至3中任一项所述的陶瓷电子部件，其中在所述导电薄膜的至少一部分中，形成不连续的岛状部。
5.根据权利要求1至4中任一项所述的陶瓷电子部件，其中在所述多个内部电极层和所述多个电介质层的层叠方向的截面中，在所述多个内部电极层暴露的区域，所述导电薄膜包括与所述多个内部电极层中的至少一个连接的岛状部以及不与所述多个内部电极层中的任何一个连接的岛状部。
6.根据权利要求1至5中任一项所述的陶瓷电子部件，其中所述导电薄膜在所述多个内部电极层暴露在两个端面上的区域中是连续的。
7.根据权利要求1至6中任一项所述的陶瓷电子部件，其中在所述多个内部电极层和所述多个电介质层的层叠方向上，所述外部电极不形成在所述层叠片的上表面和下表面之一上。
8.根据权利要求1至7中任一项所述的陶瓷电子部件，其中所述镀层的厚度为1μm以上且15μm以下。
9.根据权利要求1至8中任一项所述的陶瓷电子部件，其中所述镀层具有在所述导电薄膜上依次形成Cu镀层、Ni镀层和Sn镀层的结构。
10.根据权利要求1至9中任一项所述的陶瓷电子部件，其中所述镀层比所述导电薄膜厚。
11.根据权利要求1至10中任一项所述的陶瓷电子部件，其中所述陶瓷电子部件是层叠陶瓷电容器。
12.一种陶瓷电子部件的制造方法，包括：
形成多个电介质生片和多个金属导电膏交替层叠的陶瓷层叠结构，所述陶瓷电子部件具有长方体形状，所述多个金属导电膏交替地暴露于所述陶瓷层叠结构的两个相对端面；和
通过真空成膜法在所述两个相对端面上均形成导电薄膜，
其中通过同时烧制所述陶瓷层叠结构和所述导电薄膜，使得所述导电薄膜形成厚度为0.1μm以上且1.5μm以下的断续膜，并且
其中在所述断续膜上形成镀层。
13.根据权利要求12所述的方法，其中所述导电薄膜是在从所述陶瓷层叠结构去除粘合剂之后在所述两个相对端面上通过溅射法形成的。
14.根据权利要求12或13所述的方法，其中所述导电薄膜是使用Ni系靶材形成的。
15.根据权利要求12至14中任一项所述的方法，其中所述陶瓷电子部件是层叠陶瓷电容器。
CN202310045213.5A 2022-02-03 2023-01-30 陶瓷电子部件及其制造方法 Pending CN116544034A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022015619A JP2023113333A (ja) 2022-02-03 2022-02-03 セラミック電子部品およびその製造方法
JP2022-015619 2022-02-03

Publications (1)

Publication Number Publication Date
CN116544034A true CN116544034A (zh) 2023-08-04

Family

ID=87432501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310045213.5A Pending CN116544034A (zh) 2022-02-03 2023-01-30 陶瓷电子部件及其制造方法

Country Status (3)

Country Link
US (1) US20230245832A1 (zh)
JP (1) JP2023113333A (zh)
CN (1) CN116544034A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210077972A (ko) * 2019-12-18 2021-06-28 삼성전기주식회사 적층형 전자 부품

Also Published As

Publication number Publication date
JP2023113333A (ja) 2023-08-16
US20230245832A1 (en) 2023-08-03

Similar Documents

Publication Publication Date Title
JP7227690B2 (ja) 積層セラミックコンデンサおよびその製造方法
CN109559892B (zh) 陶瓷电子器件和陶瓷电子器件的制造方法
JP7424740B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2019149392A (ja) 積層セラミックコンデンサおよびその製造方法
TW201908268A (zh) 積層陶瓷電容器及其製造方法
CN110556248B (zh) 层叠陶瓷电容器
JP2019212746A (ja) セラミック電子部品およびその製造方法
US11075034B2 (en) Ceramic electronic device and manufacturing method of the same
US20180090272A1 (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
TW202124332A (zh) 陶瓷電子零件及其製造方法
JP2019201161A (ja) 積層セラミックコンデンサおよびその製造方法
KR20230046990A (ko) 세라믹 전자 부품 및 그 제조 방법
CN116741539A (zh) 陶瓷电子部件
US10943734B2 (en) Multilayer ceramic capacitor and manufacturing method of the same
CN116544034A (zh) 陶瓷电子部件及其制造方法
KR20230109095A (ko) 적층 세라믹 전자 부품 및 그 제조 방법
JP2019021817A (ja) 積層セラミックコンデンサおよびその製造方法
JP2022143334A (ja) セラミック電子部品およびその製造方法
CN111613441A (zh) 陶瓷电子器件、安装基板、包装体以及制造方法
WO2024116935A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
WO2024101307A1 (ja) セラミック電子部品およびその製造方法
WO2024070428A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
WO2024101311A1 (ja) セラミック電子部品およびその製造方法
WO2024070426A1 (ja) 積層セラミック電子部品、およびその製造方法
WO2024070416A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication