CN116529664A - 一种显示基板、显示面板和显示装置 - Google Patents

一种显示基板、显示面板和显示装置 Download PDF

Info

Publication number
CN116529664A
CN116529664A CN202180003685.3A CN202180003685A CN116529664A CN 116529664 A CN116529664 A CN 116529664A CN 202180003685 A CN202180003685 A CN 202180003685A CN 116529664 A CN116529664 A CN 116529664A
Authority
CN
China
Prior art keywords
display
pixel
pixels
lines
common voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180003685.3A
Other languages
English (en)
Inventor
张伊伊
吴伟
陈炎
张荡
代俊锋
刘翔
周逸琛
张昊
肖明宇
刘子正
仝远
陈麒
朱陶和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Wuhan BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Wuhan BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Wuhan BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN116529664A publication Critical patent/CN116529664A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开实施例提供一种显示基板，具有显示区和边框区；所述显示基板包括多个显示像素和多个虚设像素；所述显示像素分布于所述显示区；所述虚设像素分布于所述边框区；所述多个显示像素和多个虚设像素排布呈阵列；所述显示像素包括第一像素电极和第一公共电极；所述第一像素电极和所述第一公共电极之间形成第一电压差；所述虚设像素包括第二像素电极和第二公共电极；所述第二像素电极和所述第二公共电极之间形成第二电压差；所述第一电压差与所述第二电压差之间的差异小于设定值。本公开实施例还提供一种显示面板和一种显示装置。

Description

一种显示基板、显示面板和显示装置 技术领域
本公开实施例属于显示技术领域，具体涉及一种显示基板、显示面板和显示装置。
背景技术
当前市场消费者对显示器件画面品质、透过率等需求日益严苛，这对显示技术提出了更高的要求。显示器件分辨率越高，其画面显示越细腻，画质越好。目前市场上高分辨率的产品，像素间距较小，上亿个子像素匹配的TFT(薄膜晶体管)器件过多，有效显示区内黑矩阵更多，导致显示面板的透过率变低。
发明内容
本公开实施例提供一种显示基板、显示面板和显示装置。
第一方面，本公开实施例提供一种显示基板，具有显示区和边框区；
所述显示基板包括多个显示像素和多个虚设像素；所述显示像素分布于所述显示区；所述虚设像素分布于所述边框区；所述多个显示像素和多个虚设像素排布呈阵列；
所述显示像素包括第一像素电极和第一公共电极；所述第一像素电极和所述第一公共电极之间形成第一电压差；
所述虚设像素包括第二像素电极和第二公共电极；所述第二像素电极和所述第二公共电极之间形成第二电压差；
所述第一电压差与所述第二电压差之间的差异小于设定值。
在一些实施例中，还包括至少两条第一数据线和多条第二数据线；所述第一数据线和所述第二数据线分别沿所述阵列的列方向延伸；
所述虚设像素包括第一类像素；
所述第一类像素与所述显示像素不同列；
同一列的所述第一类像素的所述第二像素电极连接一条所述第一数据线；
同一列的所述显示像素的所述第一像素电极连接一条所述第二数据线；
任一条所述第一数据线上输入的数据信号和与其相邻的一条所述第二数据线上输入的数据信号相同。
在一些实施例中，所述虚设像素还包括第二类像素，所述第二类像素位于所述显示像素所在列；
同一列的所述第二类像素和所述显示像素，所述第二类像素的所述第二像素电极和所述显示像素的所述第一像素电极连接一条所述第二数据线。
在一些实施例中，还包括多条公共电压线，所述多条公共电压线分别沿所述阵列的行方向延伸；
同一行的所述显示像素和所述虚设像素，所述显示像素的所述第一公共电极和所述虚设像素的所述第二公共电极连接一条所述公共电压线；
同一行的所述虚设像素的所述第二公共电极连接一条所述公共电压线；
所述多条公共电压线上输入的公共电压信号相同。
在一些实施例中，还包括多条公共电压线，所述多条公共电压线分别沿所述阵列的行方向延伸；
同一行的所述显示像素的所述第一公共电极连接一条所述公共电压线；
所述第二公共电极悬空设置；
所述多条公共电压线上输入的公共电压信号相同。
在一些实施例中，包括至少两条第一数据线、多条第二数据线和多条公共电压线；所述第一数据线和所述第二数据线分别沿所述阵列的列方向 延伸；所述多条公共电压线分别沿所述阵列的行方向延伸；
所述虚设像素包括第一类像素和第二类像素；
所述第一类像素与所述显示像素不同列；所述第二类像素位于所述显示像素所在列；
同一列的所述第一类像素的所述第二像素电极连接一条所述第一数据线；所述第一数据线连接所述公共电压线；
同一列的所述显示像素的所述第一像素电极连接一条所述第二数据线；
同一行的所述第二类像素的所述第二像素电极连接一条所述公共电压线；
同一行的所述显示像素的所述第一公共电极连接一条所述公共电压线；
所述多条公共电压线上输入的公共电压信号相同；
所述第一类像素和所述第二类像素的所述第二公共电极悬空设置。
在一些实施例中，还包括公共电压总线，位于所述边框区，且环绕所述显示区；
所述公共电压总线的对应所述显示基板第一边的部分上延伸出多个第一接入线，所述多个第一接入线位于所述边框区，且所述多个第一接入线分别连接与其相邻的一条所述公共电压线；
所述显示基板第一边为所述第一数据线和所述第二数据线的延伸末端所在侧边；
所述多个第一接入线与所述第二数据线间隔交替分布。
在一些实施例中，所述公共电压总线的对应所述显示基板第二边的部分上还延伸出多个第二接入线，所述多个第二接入线位于所述边框区，且所述多个第二接入线分别连接相邻的一条所述公共电压线；
所述第二边与所述第一边相对，所述显示基板第二边为所述第一数据 线和所述第二数据线的始端所在侧边；
所述多个第二接入线与所述第二数据线间隔交替分布。
在一些实施例中，还包括多个柔性线路板；
所述柔性线路板上设置有数据驱动电路，所述数据驱动电路连接所述第一数据线和所述第二数据线的始端；
所述多个第二接入线分别位于两两相邻的两个所述柔性线路板之间的间隔区。
在一些实施例中，所述第一接入线的线宽小于或等于所述第二数据线的线宽；
所述第二接入线的线宽小于或等于所述第二数据线的线宽。
在一些实施例中，所述第一接入线的形状包括直线形或者折线形；
所述第二接入线的形状包括直线形或者折线形。
在一些实施例中，所述虚设像素的开口面积是所述显示像素开口面积的1/2倍、2/3倍或者4/5倍。
在一些实施例中，所述显示基板还包括第三边和第四边，所述第三边与所述第四边相对，且分别沿所述阵列的列方向延伸；
所述第一边和所述第二边分别沿所述阵列的行方向延伸；
所述第三边和所述第四边分别与所述第一边和所述第二边连接，以形成所述显示基板的边缘；
所述虚设像素沿所述显示基板的边缘依次排布至少一周。
在一些实施例中，还包括基底，
所述第一公共电极与所述第一像素电极位于所述基底上方的不同层且相互交叠；
所述第二公共电极与所述第二像素电极位于所述基底上方的不同层且相互交叠；
所述第一公共电极与所述第二公共电极位于同一层；所述第一像素电 极与所述第二像素电极位于同一层；
所述第一像素电极与所述第二像素电极比所述第一公共电极与所述第二公共电极更远离所述基底；
所述第一像素电极和所述第二像素电极均为狭缝状电极；所述第一公共电极和所述第二公共电极均为板状电极。
在一些实施例中，所述多条公共电压线、所述公共电压总线、所述多个第一接入线和所述多个第二接入线位于同一层；
所述多条公共电压线分别延伸至其两端分别连接所述公共电压总线；
所述第一数据线和所述第二数据线位于同一层；
所述公共电压线与所述第二数据线分别位于不同层，且二者之间设置有绝缘层；
所述显示基板还包括多个公共电压转接线，均匀分布于所述显示区；所述多个公共电压转接线与所述第二数据线位于同一层，且与所述第二数据线相互平行；
所述多个公共电压转接线分别通过开设在所述绝缘层中的过孔连接任意两条所述公共电压线。
第二方面，本公开实施例还提供一种显示面板，其中，包括上述显示基板。
在一些实施例中，还包括对盒基板，所述对盒基板与所述显示基板对盒形成对盒间隙，所述对盒间隙中填充有负性液晶。
第三方面，本公开实施例还提供一种显示装置，其中，包括上述显示面板。
附图说明
附图用来提供对本公开实施例的进一步理解，并且构成说明书的一部分，与本公开实施例一起用于解释本公开，并不构成对本公开的限制。通过参考附图对详细示例实施例进行描述，以上和其它特征和优点对本领域 技术人员将变得更加显而易见，在附图中：
图1为公开技术中液晶显示面板内显示像素和虚设像素连接驱动信号示意图。
图2为液晶显示面板周边出现黑色污渍的示意图。
图3为液晶显示面板周边出现局部黑点污渍的位置示意图。
图4为本公开实施例中一种显示基板的像素及其电路连接俯视图。
图5为图4中显示基板沿AA剖切线的结构剖视图。
图6为本公开实施例中另一种显示基板的像素及其电路连接俯视图。
图7为本公开实施例中又一种显示基板的像素及其电路连接俯视图。
图8为本公开实施例中显示基板的一种电路走线俯视图。
图9为本公开实施例中显示基板的另一种电路走线俯视图。
图10为本公开实施例中显示基板的又一种电路走线俯视图。
图11为本公开实施例图4中显示基板沿BB剖切线的结构剖视图。
图12为本公开实施例中一种显示基板的像素排布示意图。
图13为实验验证一的验证情况示意图。
图14为实验验证二的验证情况示意图。
图15为实验验证三的验证情况示意图。
图16为实验验证四的验证情况示意图。
其中附图标记为：
1、显示像素；11、第一像素电极；12、第一公共电极；2、虚设像素；21、第二像素电极；22、第二公共电极；110、支电极；111、支电极组；112、第一电极；113、第二电极；201、第一类像素；202、第二类像素；101、显示区；102、边框区；103、非有效显示区；3、基底；4、第一绝缘层；5、第一数据线；6、第二数据线；7、公共电压线；8、公共电压总线；9、第一接入线；10、第二接入线；13、柔性线路板；14、数据驱动电路；15、公共电压转接线；16、公共电压引入点；17、黑矩阵；18、栅极；19、 栅绝缘层；20、有源层；23、第二绝缘层；24、源极；25、漏极；26、第三绝缘层；27、扫描线；28、第四绝缘层；29、像素电极；30、公共电极；31、数据线；32、黑色线污渍；33、黑色点状污渍。
具体实施方式
为使本领域技术人员更好地理解本公开实施例的技术方案，下面结合附图和具体实施方式对本公开实施例提供的一种显示基板、显示面板和显示装置作进一步详细描述。
在下文中将参考附图更充分地描述本公开实施例，但是所示的实施例可以以不同形式来体现，且不应当被解释为限于本公开阐述的实施例。反之，提供这些实施例的目的在于使本公开透彻和完整，并将使本领域技术人员充分理解本公开的范围。
本公开实施例不限于附图中所示的实施例，而是包括基于制造工艺而形成的配置的修改。因此，附图中例示的区具有示意性属性，并且图中所示区的形状例示了区的具体形状，但并不是旨在限制性的。
公开技术中，液晶显示面板的周边非有效显示区与中间有效显示区之间在结构上存在膜层厚度均匀性差异，即有效显示区内膜层厚度较均匀，周边非有效显示区内由于某些膜层在制备完毕后缺失，所以膜层断差严重，膜层厚度不均匀，这会导致有效显示区的与非有效显示区的接壤边缘的显示图案不均匀，出现有效显示区周边显示不良(即显示Mura，如周边显示暗纹)。
为了避免有效显示区周边显示不良，液晶显示面板通常在有效显示区的周边设置虚设像素(即Dummy Pixel)，虚设像素的膜层结构与有效显示区内的显示像素的结构相同，虚设像素能改善有效显示区周边的膜层断差现象，从而使有效显示区的与非有效显示区的接壤边缘的显示图案趋于均一，提升显示效果。
参照图1，为公开技术中液晶显示面板内显示像素1(AA Pixel)和虚 设像素2(Dummy Pixel)连接驱动信号示意图。液晶显示面板为保证面板周边非有效显示区103内虚设像素2在显示时无漏光，通常使周边非有效显示区103虚设像素2(即Dummy Pixel)的像素电极29上输入的数据信号电压为公共电压(即Vcom)，虚设像素2的公共电极30上同样输入公共电压(即Vcom)，以保证非有效显示区103内液晶不偏转保持黑态；而有效显示区101内显示像素1的像素电极29(2ITO)上输入的数据信号电压则与其公共电极30(1ITO)上输入的公共电压不同，液晶可以在显示像素1的像素电极29和公共电极30之间形成的电场作用下偏转，以实现显示像素1的有效显示。
参照图1，有效显示区101内显示像素1的像素电极29上输入正常的数据信号电压Vdata；非有效显示区103内虚设像素2的像素电极29上输入公共电压信号Vcom(如虚设像素2通过使连接其像素电极29的数据线31与位于非有效显示区103内的公共电压总线8连接，输入公共电压Vcom)；显示像素1和虚设像素2的公共电极30上都输入公共电压Vcom。通常，公共电压Vcom为恒定值，虚设像素2的像素电极29与公共电极30上电压信号相同，二者之间形成的电场不会使液晶发生偏转，对于高分辨率产品，提高显示面板的透过率采用负性液晶，当液晶显示面板采用负性液晶时，虚设像素2呈现黑色，加之非有效显示区103有黑矩阵遮挡，虚设像素2不会影响显示。而有效显示区101显示像素1的像素电极29上的数据信号电压Vdata随显示画面变化而变化，显示像素1的像素电极29与公共电极30之间由于电压差异而形成能使液晶偏转的电场，从而实现显示像素1的正常显示。
显示像素1与虚设像素2上的这种驱动信号设计差异导致二者之间出现压差(该压差为使液晶发生偏转的压差)，这使液晶显示面板在高温信赖性时局部产生强电场，局部强电场更易吸引显示面板内的离子杂质，导致离子杂质聚集，引起液晶偏转异常而出现高温黑色线污渍32(参照图2， 为液晶显示面板周边出现黑色污渍的示意图)。特别对于高分辨率产品的采用负性液晶的显示面板，由于负性液晶高极性单体较多，其极性较大，长期高温高亮背光照射下易产生较多杂质离子及自由基，且高温下离子运动速度快，易在电场作用下(尤其是在电场不均时)短时间聚集导致液晶偏转异常，形成残像或高温黑色污渍等不良。如图2中，液晶显示面板周边两排显示像素发黑，出现严重的黑色线污渍32。
另外，参照图3为液晶显示面板周边出现局部黑点污渍的位置示意图。液晶显示面板中柔性线路板绑定侧边缘DP，多个柔性线路板等间隔分布于该绑定侧边缘DP；数据线31由各柔性线路板上的数据驱动芯片中引出，并延伸至该绑定侧边缘DP的对侧边缘DPO，用于为显示像素1提供数据驱动信号电压Vdata(横向扫描线27用于为显示像素1提供扫描信号Vgate)。位于液晶显示面板周边非有效显示区103的公共电压总线8(COM Bus Line)通过成对设置在绑定侧边缘DP和其对侧边缘DPO的多对公共电压引入点16将公共电压信号Vcom引入至有效显示区101内的公共电压线7上，以便为分布在有效显示区101内的显示像素1的公共电极30提供公共电压信号Vcom。在液晶显示面板的绑定侧边缘DP，多个公共电压引入点16分别位于相邻两柔性线路板之间的间隔区，位于对侧边缘DPO的公共电压引入点16与位于该绑定侧边缘DP的公共电压引入点16一一对应分布。由于该绑定侧边缘DP和对侧边缘DPO的公共电压引入点16数量较少，且每个公共电压引入点16均为宽度较宽的块状电极引入，所以液晶显示面板在每个公共电压引入点16位置的局部电场较强，在高温信赖性实验时，较强电场吸引显示面板内的离子杂质，导致离子杂质聚集，液晶显示面板对应在这些电场较强位置出现了显示像素发黑，导致该绑定侧边缘和对侧边缘出现了黑色点状污渍33(参照图2)。
针对上述液晶显示面板周边容易出现黑色污染的问题，本公开实施例 提供一种显示基板，参照图4，为本公开实施例中一种显示基板的像素及其电路连接俯视图。该显示基板具有显示区101和边框区102；显示基板包括多个显示像素1(AA Pixel)和多个虚设像素2(Dummy Pixel)；显示像素1分布于显示区101；虚设像素2分布于边框区102；多个显示像素1和多个虚设像素2排布呈阵列；显示像素1包括第一像素电极11和第一公共电极12；第一像素电极11和第一公共电极12之间形成第一电压差；虚设像素2包括第二像素电极21和第二公共电极22；第二像素电极21和第二公共电极22之间形成第二电压差；第一电压差与第二电压差之间的差异小于设定值。
在一些实施例中，第一电压差与第二电压差之间的差值为0，即施加到第一像素电极11和第二像素电极21上的电压相同，施加到第一公共电极12和第二公共电极22上的电压相同。
在一些实施例中，施加到第一像素电极11和第二像素电极21上的电压也可以不同，施加到第一公共电极12和第二公共电极22上的电压也可以不同；但第一电压差与第二电压差之间的差值为0或趋近于0，例如可选的，第一电压差与第二电压差之间的差值为0.2V，0.6V，0.8V，1V等，在此不做限定。
在一些实施例中，该显示基板可以是液晶显示面板中的阵列基板。
通过使第一电压差与第二电压差之间的差异小于设定值，能够防止显示像素1与虚设像素2之间出现压差，从而避免显示基板在高温信赖性时局部产生强电场，进而避免局部强电场吸引显示基板内的离子杂质导致离子杂质聚集，进而避免引起显示基板内离子杂质聚集处液晶偏转异常所导致的高温线污不良出现，提升显示基板的显示效果。
在一些实施例中，参照图5，为图4中显示基板沿AA剖切线的结构剖视图。显示基板还包括基底3，第一公共电极12与第一像素电极11位于基底3上方的不同层且相互交叠；第二公共电极22与第二像素电极21位于 基底3上方的不同层且相互交叠；第一公共电极12与第二公共电极22位于同一层；第一像素电极11与第二像素电极21位于同一层；第一像素电极11与第二像素电极21比第一公共电极12与第二公共电极22更远离基底3；第一像素电极11和第二像素电极21均为狭缝状电极；第一公共电极12和第二公共电极22均为板状电极。本实施例中，第一像素电极11与第二像素电极21设置均包括多个支电极110，且包括至少两部分支电极组111，其中一部分支电极组111被沿着第二数据线6方向延伸的第一电极112连接到一起，另一部分支电极组111被沿着第二数据线6方向延伸的第二电极113连接到一起，且在一个像素电极区域，第一电极112和第二电极113位于该像素电极区域的相对的两侧，且与第一电极112相对的一侧的支电极组111没有连接到一起，与第二电极113相对的一侧的支电极组111没有连接到一起，如此设计的像素电极可以改善显示的色偏问题，本案中虚设像素2和显示像素1均采用此类像素电极结构设计，当然，当像素电极设置在公共电极和基底3之间时，像素电极可以采用板状结构设计，公共电极采用如图4所示的像素电极的形状设计，在此不限定。可选的，本实施例中的显示基板为ADS型(Advanced Super Dimension Switch，高级超维场转换技术)。其中，同层的第一公共电极12与第二公共电极22和同层的第一像素电极11与第二像素电极21之间设置有第一绝缘层4。
在一些实施例中，该显示基板也可以是第一公共电极与第二公共电极比第一像素电极与第二像素电极更远离基底；第一公共电极和第二公共电极均为狭缝状电极；第一像素电极和第二像素电极均为板状电极。
在一些实施例中，该显示基板中也可以只设置第一像素电极和第二像素电极，第一公共电极与第二公共电极设置于与该显示基板对盒的对盒基板上。
在一些实施例中，多个显示像素1的第一公共电极12分别独立设置；每个显示像素1的第一像素电极11和第一公共电极12相互叠置，以形成 使液晶偏转的电场；多个虚设像素2的第二公共电极22分别独立设置；每个虚设像素2的第二像素电极21和第二公共电极22相互叠置，以形成使液晶偏转的电场。
在一些实施例中，参照图4，显示基板还包括至少两条第一数据线5和多条第二数据线6；第一数据线5和第二数据线6分别沿阵列的列方向Y延伸；虚设像素2包括第一类像素201；第一类像素201与显示像素1不同列；同一列的第一类像素201的第二像素电极21连接一条第一数据线5；同一列的显示像素1的第一像素电极11连接一条第二数据线6；任一条第一数据线5上输入的数据信号和与其相邻的一条第二数据线6上输入的数据信号相同。
其中，第一数据线5和第二数据线6位于同一层且相互平行。
在一些实施例中，显示基板还包括多条公共电压线7，多条公共电压线7分别沿阵列的行方向X延伸；同一行的显示像素1和虚设像素2，显示像素1的第一公共电极12和虚设像素2的第二公共电极22连接一条公共电压线7；需要说明的是，公共电压线和公共电极之间的连接，可以是二者同层设置搭接在一起实现电连接，如图4所示，也可以是二者不同层，通过额外的过孔实现电连接，在此不限定；同一行的虚设像素2的第二公共电极22连接一条公共电压线7；多条公共电压线7上输入的公共电压信号相同。即显示像素1的第一公共电极12和虚设像素2的第二公共电极22上输入相同的公共电压信号。
其中，多条公共电压线7位于同一层且相互平行。各显示像素1的第一公共电极12和各虚设像素2的第二公共电极22分别独立设置，且分别连接公共电压线7，由公共电压线7分别独立地为各第一公共电极12和各第二公共电极22输入公共电压信号，当公共电压线7分别独立地为各第一公共电极12和各第二公共电极22输入公共电压信号时，公共电压线7不再像图4中对于同一行的虚设像素2和显示像素1的公共电压线连接到一 起，而是显示像素1对应的公共电压线7和虚设像素2对应的公共电压线7之间断开绝缘设置，分别通入信号来控制连接显示像素1的公共电压线7和连接虚设像素2的公共电压线7。
本实施例中，显示基板包括两条第一数据线5，两条第一数据线5分别位于显示区101的显示像素1阵列沿列方向Y的左右两侧，且两条第一数据线5分别与位于显示区101的显示像素1阵列沿列方向Y左右两侧的各一列第一类像素201的第二像素电极21连接。每条第一数据线5上输入的数据信号和与其距离最近的一条第二数据线6上的数据信号相同，即显示画面变更时，每条第一数据线5上输入的数据信号和与其距离最近的一条第二数据线6上的数据信号同时变更，如数据信号电压包括但不限于0V-16.5V，显示像素1的第一电压差与第一类像素201的第二电压差之间的差异始终保持为0或者接近为0，如此能够防止显示区101内沿显示像素1阵列列方向Y的左右两侧边缘的显示像素1与虚设像素2之间出现压差，从而避免显示基板在高温信赖性时显示区101内沿显示像素1阵列列方向Y的左右两侧边缘产生强电场，进而避免显示区101内沿显示像素1阵列列方向Y的左右两侧边缘强电场吸引显示基板内的离子杂质导致离子杂质聚集，进而从根本上避免引起显示基板内离子杂质聚集处液晶偏转异常所导致的高温线污不良出现。
在一些实施例中，参照图4，虚设像素2还包括第二类像素202，第二类像素202位于显示像素1所在列；同一列的第二类像素202和显示像素1，第二类像素202的第二像素电极21和显示像素1的第一像素电极11连接一条第二数据线6。即第二类像素202的第二像素电极21上输入的数据信号和与其同列的显示像素1的第一像素电极11上输入的数据信号相同。即显示像素1的第一电压差与第二类像素202的第二电压差之间的差异始终保持为0，如此能够防止显示区101内沿显示像素1阵列行方向X的上下两侧边缘的显示像素1与虚设像素2之间出现压差，从而避免显示基板在高 温信赖性时显示区101内沿显示像素1阵列行方向X的上下两侧边缘产生强电场，进而避免显示区101内沿显示像素1阵列行方向X的上下两侧边缘强电场吸引显示基板内的离子杂质导致离子杂质聚集，进而从根本上避免引起显示基板内离子杂质聚集处液晶偏转异常所导致的高温线污不良出现。
在图4的实施例中，虚设像素2的开口面积是显示像素1开口面积的1/2倍、2/3倍或者4/5倍。即虚设像素2的开口面积小于显示像素1的开口面积。由于当虚设像素2的第二像素电极21上输入数据信号电压，第二公共电极22上输入公共电压信号时，虚设像素2能在第二像素电极21和第二公共电极22形成的电场作用下使液晶偏转，实现该虚设像素2的透光显示，但虚设像素2位于边框区102，且无需进行透光显示；为了防止虚设像素2显示时造成边框区102漏光，所以将虚设像素2的开口面积设计得比显示像素1的开口面积小，加之后续对盒基板上的黑矩阵能够对显示基板的边框区102进行覆盖，从而更好地遮挡虚设像素2上透出的光线，避免显示基板出现边框区102漏光。
在一些实施例中，参照图6，为本公开实施例中另一种显示基板的像素及其电路连接俯视图。其中，显示基板还包括多条公共电压线7，多条公共电压线7分别沿阵列的行方向X延伸；同一行的显示像素1的第一公共电极12连接一条公共电压线7；第二公共电极22悬空设置；多条公共电压线7上输入的公共电压信号相同。
其中，多条公共电压线7位于同一层且相互平行。虚设像素2的第二公共电极22上未输入任何电压信号，即第二公共电极22上输入0V电压信号；此时每个虚设像素2的第二像素电极21与第二公共电极22之间形成的第二电压差为数据信号电压(即数据信号电压-0)；与虚设像素2相邻的显示像素1的第一像素电极11与第一公共电极12之间形成的第一电压差为数据信号电压与公共电压信号的差值；由于虚设像素2的第二像素电极 21上输入的数据信号和与其距离最近的显示像素1的第一像素电极11上的数据信号相同，所以相对于公开技术中第一电压差为数据信号电压与公共电压信号的差值，第二电压差为0的方案，本实施例中第一电压差与第二电压差之间的差异明显减小，因此，本实施例中的技术方案同样能够减小显示区101内显示像素1阵列周围边缘的显示像素1与虚设像素2之间的压差，改善或避免显示基板在高温信赖性时显示区101内显示像素1阵列周围边缘产生的强电场，从而改善或避免显示区101内显示像素1阵列周围边缘强电场吸引显示基板内的离子杂质导致离子杂质聚集，进而从根本上改善或避免引起显示基板内离子杂质聚集处液晶偏转异常所导致的高温线污不良出现。
在一些实施例中，参照图7，为本公开实施例中又一种显示基板的像素及其电路连接俯视图。其中，显示基板包括至少两条第一数据线5、多条第二数据线6和多条公共电压线7；第一数据线5和第二数据线6分别沿阵列的列方向Y延伸；多条公共电压线7分别沿阵列的行方向X延伸；虚设像素2包括第一类像素201和第二类像素202；第一类像素201与显示像素1不同列；第二类像素202位于显示像素1所在列；同一列的第一类像素201的第二像素电极21连接一条第一数据线5；第一数据线5连接公共电压线7；同一列的显示像素1的第一像素电极11连接一条第二数据线6；同一行的第二类像素202的第二像素电极21连接一条公共电压线7；同一行的显示像素1的第一公共电极12连接一条公共电压线7；多条公共电压线7上输入的公共电压信号相同；第一类像素201和第二类像素202的第二公共电极22悬空设置。
其中，第一数据线5和第二数据线6位于同一层且相互平行。多条公共电压线7位于同一层且相互平行。第一类像素201和第二类像素202的第二像素电极21都分别输入公共电压信号，第一类像素201和第二类像素202的第二公共电极22的输入信号均为0V电压信号；因此，每个虚设像素 2的第二像素电极21与第二公共电极22之间形成的第二电压差为公共电压信号(即公共电压信号-0)；与虚设像素2相邻的显示像素1的第一像素电极11与第一公共电极12之间形成的第一电压差为数据信号电压与公共电压信号的差值；相对于公开技术中第一电压差为数据信号电压与公共电压信号的差值，第二电压差为0的方案，本实施例中第一电压差与第二电压差之间的差异明显减小，即本实施例中的技术方案减小了显示区101内显示像素1阵列周围边缘的显示像素1与虚设像素2之间的压差，能够改善或避免显示基板在高温信赖性时显示区101内显示像素1阵列周围边缘产生的强电场，从而改善或避免显示区101内显示像素1阵列周围边缘强电场吸引显示基板内的离子杂质导致离子杂质聚集，进而从根本上改善或避免引起显示基板内离子杂质聚集处液晶偏转异常所导致的高温线污不良出现。
在图6和图7的实施例中，虚设像素2的开口面积与显示像素1的开口面积大小相同。由于图6和图7的显示基板实施例中，要么虚设像素2的第二像素电极21上输入数据信号电压，第二公共电极22悬空；要么虚设像素2的第二像素电极21上输入公共电压信号，第二公共电极22悬空；这两种方案中，虚设像素2都不会产生使液晶偏转的电场，所以虚设像素2不会透光显示，因此，显示基板的边框区102不会因为虚设像素2的设置而发生漏光，虚设像素2的开口面积可以与显示像素1的开口面积大小相同。
在一些实施例中，参照图8，为本公开实施例中显示基板的一种电路走线俯视图。其中，显示基板还包括公共电压总线8，位于边框区102，且环绕显示区101；公共电压总线8的对应显示基板第一边a的部分上延伸出多个第一接入线9，多个第一接入线9位于边框区102，且多个第一接入线9分别连接与其相邻的一条公共电压线7；显示基板第一边a为第一数据线5和第二数据线6的延伸末端所在侧边；多个第一接入线9与第二数据线6 间隔交替分布，需要说明的是，这里的间隔交替分布可以指的是每隔一条第一接入线9设置一条第二数据线6，也可以是每隔多条第一接入线9设置多条第二数据线6，也可以是每隔多条第一接入线9设置一条第二数据线6，在此不限定。
其中，公共电压总线8与多个第一接入线9位于同一层；公共电压总线8与多条公共电压线7位于同一层且相互连接，公共电压总线8用于为多条公共电压线7提供公共电压信号。多个第一接入线9与第二数据线6相互平行且等间隔。
在一些实施例中，第一接入线9的线宽小于或等于第二数据线6的线宽。
在一些实施例中，第一接入线9的数量为第二数据线6数量的1/N倍；其中，N＝1，2，3…12；且N为整数。
本实施例中，如上所述，通过将公共电压总线8向公共电压线7引入公共电压信号的引入点设置为沿第二数据线6的排布方向均匀排布的多个线宽较细的第一接入线9，相对于公开技术中公共电压总线8向公共电压线7引入公共电压信号的引入点，本实施例中第一接入线9的数量远大于公开技术中引入点的数量；本实施例中第一接入线9的宽度远小于公开技术中引入点的宽度；大大减小了第一接入线9与公共电压线7连接点位置的局部电场强度，加之，第一接入线9与第二数据线6均匀交替等间隔分布，以及虚设像素2的第二电压差与显示像素1的第一电压差的差异为0或趋近于0，大大改善或避免了第一接入线9与公共电压线7连接点位置的局部电场吸引显示面板内的离子杂质，导致离子杂质聚集的现象，从而改善或避免了第一接入线9与公共电压线7连接点位置的显示像素1发黑现象，进而改善或避免了第一接入线9与公共电压线7连接点位置的黑色点状污渍不良，提升了显示基板的显示效果。
在一些实施例中，第一接入线9的形状包括直线形(参照图8)或者折 线形(参照图9，为本公开实施例中显示基板的另一种电路走线俯视图)。
其中，为了确保多条第二数据线6的走线电阻都一致(即确保每条第二数据线6的走线长度一致)，每条第二数据线6的延伸末端形成折线形走线；相应地，将走线长度较短且对应分布于第二数据线6延伸末端所在区域的第一接入线9设计为与第二数据线6的延伸末端形状相适配的折线形，一方面，能使二者平行且互不交叉，从而改善或避免第一接入线9与第二数据线6之间的信号串扰；另一方面，能使第一接入线9对应分布于相邻两第二数据线6之间的间隔内，使显示基板无需增加额外的容置第一接入线9的空间和面积。
另外需要说明的是，当第一接入线9的形状为直线形时，第二数据线6的对应第一接入线9分布位置区的局部线段也设置为直线形，以实现上述两方面技术效果；而为了确保第二数据线6走线电阻一致的折线形局部段可以布局到其他区域，如显示基板绑定侧绑定走线扇出区的靠近显示区101的部分区域。
在一些实施例中，参照图10，为本公开实施例中显示基板的又一种电路走线俯视图。其中，公共电压总线8的对应显示基板第二边b的部分上还延伸出多个第二接入线10，多个第二接入线10位于边框区102，且多个第二接入线10分别连接相邻的一条公共电压线7；第二边b与第一边a相对，显示基板第二边b为第一数据线5和第二数据线6的始端所在侧边；多个第二接入线10与第二数据线6间隔交替分布。
其中，公共电压总线8与多个第二接入线10位于同一层。多个第二接入线10与第二数据线6相互平行且等间隔。
在一些实施例中，第二接入线10的线宽小于或等于第二数据线6的线宽。
在一些实施例中，第二接入线10的数量为第二数据线6数量的1/N倍；其中，N＝1，2，3…12；且N为整数。
本实施例中，如上所述，通过将公共电压总线8向公共电压线7引入公共电压信号的引入点设置为沿第二数据线6的排布方向均匀排布的多个线宽较细的第二接入线10，相对于公开技术中公共电压总线8向公共电压线7引入公共电压信号的引入点，本实施例中第二接入线10的数量远大于公开技术中引入点的数量；本实施例中第二接入线10的宽度远小于公开技术中引入点的宽度；大大减小了第二接入线10与公共电压线7连接点位置的局部电场强度，加之，第二接入线10与第二数据线6均匀交替等间隔分布，以及虚设像素2的第二电压差与显示像素1的第一电压差的差异为0或趋近于0，大大改善或避免了第二接入线10与公共电压线7连接点位置的局部电场吸引显示面板内的离子杂质，导致离子杂质聚集的现象，从而改善或避免了第二接入线10与公共电压线7连接点位置的显示像素1发黑现象，进而改善或避免了第二接入线10与公共电压线7连接点位置的黑色点状污渍不良，提升了显示基板的显示效果。
在一些实施例中，第二接入线10的形状包括直线形(参照图10)或者折线形(图中未示出)。
在一些实施例中，参照图10，显示基板还包括多个柔性线路板13；柔性线路板13上设置有数据驱动电路14(即数据驱动IC)，数据驱动电路14连接第一数据线5和第二数据线6的始端；多个第二接入线10分别位于两两相邻的两个柔性线路板13之间的间隔区。
其中，多个第二接入线10分成多组，每组包括多个第二接入线10，每组中的多个第二接入线10分散设置于相邻的两个柔性线路板13之间的间隔区；相对于公开技术中相邻两个柔性线路板13之间的间隔区单独设置一个块状的宽度较宽的引入电极的方案，大大减小了第二接入线10与公共电压线7连接点位置的局部电场强度，从而大大改善或避免了第二接入线10与公共电压线7连接点位置的局部电场吸引显示面板内的离子杂质，导致离子杂质聚集的现象，进而改善或避免了第二接入线10与公共电压线7连 接点位置的显示像素1发黑现象，改善或避免了第二接入线10与公共电压线7连接点位置的黑色点状污渍不良，提升了显示基板的显示效果。
需要说明的是，显示基板的与液晶接触的表面设置有取向膜，取向膜通过摩擦工艺形成其取向方向，目前，摩擦工艺的摩擦方向为由显示基板的第二边b向第一边a进行摩擦取向，在公开技术中虚设像素的像素电极和公共电极都接入公共电压信号的情况下，该摩擦工艺会导致显示基板的除第二边b以外的其他边出现较严重的黑色线污渍，且会导致显示基板的第一边a出现较严重的黑色点污渍，而显示基板第二边b的黑色线污渍和黑色点污渍现象不是很明显，所以在一些实施例中，在公共电压总线8的对应显示基板第二边b的部分上也可以仍然采用公开技术中的相邻两个柔性线路板13之间的间隔区单独设置一个块状的宽度较宽的引入电极的方案，以实现公共电压总线8向公共电压线7上引入公共电压信号的目的。
在一些实施例中，参照图8-图10，多条公共电压线7、公共电压总线8、多个第一接入线9和多个第二接入线10位于同一层；多条公共电压线7分别延伸至其两端分别连接公共电压总线8；第一数据线5和第二数据线6位于同一层；公共电压线7与第二数据线6分别位于不同层，且二者之间设置有绝缘层；显示基板还包括多个公共电压转接线15，均匀分布于显示区101；多个公共电压转接线15与所第二数据线6位于同一层，且与第二数据线6相互平行；多个公共电压转接线15分别通过开设在绝缘层中的过孔连接任意两条公共电压线7。
其中，多条公共电压线7分别沿阵列的行方向X延伸且相互平行地分布于显示区101，每条公共电压线7分别对应位于每行像素的靠近显示基板第二边b的一侧，用于为每行像素的公共电极提供公共电压信号；多条公共电压线7还分别延伸至其两端与环绕边框区102的公共电压总线8连接，以便公共电压总线8为各条公共电压线7提供公共电压信号。上述公共电压转接线15的设置，能够确保公共电压总线8上的公共电压信号能够更加 均衡地提供给显示区101内的每条公共电压线7，从而使每条公共电压线7上任意位置点的公共电压信号都一致，不会因为公共电压线7上的公共电压信号走线距离太长而发生信号衰减，进而进一步确保显示基板的显示效果。
在一些实施例中，柔性线路板13上还设置有公共电压驱动电路(即公共电压驱动IC，图中未示出)，公共电压驱动电路连接公共电压总线8，公共电压驱动电路用于向公共电压总线8输出公共电压信号。
本实施例中，柔性线路板13为COF形式，即数据驱动电路14和公共电压驱动电路都集成在柔性线路板13上。
在一些实施例中，柔性线路板13也可以为COG形式，即数据驱动电路(即数据驱动IC)和公共电压驱动电路(即公共电压驱动IC)未集成在柔性线路板上，而是直接设置在显示基板的边框区(如显示基板的绑定侧边框区)。
在一些实施例中，参照图11，为本公开实施例图4中显示基板沿BB剖切线的结构剖视图。其中，显示基板还包括驱动显示像素1和虚设像素2进行显示的像素电路，像素电路为由电容和多个晶体管连接形成的电路，这里对像素电路不再赘述。晶体管包括依次设置于基底3上的栅极18、栅绝缘层19、有源层20、第二绝缘层23、源极24和漏极25，其中，源极24、漏极25和第一数据线5及第二数据线6位于同一层；源极24和漏极25背离基底3的一侧还设置有第三绝缘层26，第一像素电极11和第二像素电极设置于第三绝缘层26的背离基底3的一侧。
在一些实施例中，参照图4和图11，显示基板还包括多条扫描线27，每条扫描线27分别对应位于每行像素的靠近显示基板第一边a的一侧，用于为每行像素的显示提供扫描信号。栅极18、多条扫描线27以及多条公共电压线位于同一层且相互平行。第一公共电极12和第二公共电极位于栅极18的靠近基底3的一侧，且栅极18与同层的第一公共电极12和第二公共 电极之间设置有第四绝缘层28。本实施例中，第四绝缘层28、栅绝缘层19、第二绝缘层23以及第三绝缘层26共同构成了图5中同层的第一公共电极12与第二公共电极22和同层的第一像素电极11与第二像素电极21之间的第一绝缘层4。
需要说明的是，显示基板中的各膜层位置设置并不局限于上述膜层位置设置方案，这里不再一一列举。
在一些实施例中，参照图12，为本公开实施例中一种显示基板的像素排布示意图。其中，显示基板还包括第三边c和第四边d，第三边c与第四边d相对，且分别沿阵列的列方向Y延伸；第一边a和所述第二边b分别沿阵列的行方向X延伸；第三边c和第四边d分别与第一边a和第二边b连接，以形成显示基板的边缘；虚设像素2沿显示基板的边缘依次排布至少一周。
在一些实施例中，虚设像素2沿显示基板的边缘依次排布1-3周。虚设像素的膜层结构与显示像素1的膜层结构相同，1-3周虚设像素2的设置，能有效改善显示区101周边的膜层断差现象，从而使显示区101的与边框区102的接壤边缘的显示图案趋于均一，提升显示效果。
本实施例中，虚设像素2沿显示基板的边缘依次排布一周。
在一些实施例中，虚设像素2的开口形状与显示像素1的开口形状相同或相似。如此设置，能进一步改善显示区101周边的膜层断差现象，从而使显示区101的与边框区102的接壤边缘的显示图案趋于均一，提升显示效果。
基于公开技术中显示面板内显示像素和虚设像素连接驱动信号方案和本公开实施例显示基板内显示像素和虚设像素连接驱动信号方案设计了以下验证实验。
实验验证一：参照图13，为在图1中液晶显示面板内显示像素和虚设像素连接驱动信号方案的基础上，将显示基板第一边a的公共电压引入点 16切断后，显示基板周边的黑色污渍情况示意图。在该验证中，将设置于显示基板第一边a的公共电压引入点16以及分布于显示基板第三边c和第四边d的虚设像素的第二像素电极和第二公共电极与公共电压线之间的连接切断；此时，虚设像素上公共电压均匀分布，无局部强电场；集中在该公共电压引入点16的较大黑色点状污渍消失；但虚设像素上的第二电压差与显示像素上的第一电压差之间的差异仍然存在，显示基板周边黑色线状污渍仍然存在，显示基板周边局部小黑色点状污渍33程度减轻，小黑色点状污渍33位置随机分布。
实验验证二：参照图14，为分别在图1中液晶显示面板内显示像素和虚设像素连接驱动信号方案和本公开实施例图4中显示基板内显示像素和虚设像素连接驱动信号方案的基础上，将覆盖显示基板边框区102的黑矩阵17向显示区101内扩，覆盖显示区101周边最外侧边缘的一排显示像素1后进行的高温信赖性实验的示意图，实验结果发现显示基板周边无黑色污渍产生。其中，对于图1中的方案，实际显示基板周边的黑色污渍实际存在，只是被黑矩阵遮挡，无法看到。而对于图4中的方案，由于虚设像素2上的第二电压差和与虚设像素2距离最近的一排显示像素1上的第一电压差保持一致，所以实际显示基板周边的黑色污渍已经被消除，在黑矩阵遮挡的情况下黑色污渍也是不可见状态。
实验验证三：分别在图1中液晶显示面板内显示像素和虚设像素连接驱动信号方案和本公开实施例图4中显示基板内显示像素和虚设像素连接驱动信号方案的基础上，将图14中覆盖显示基板边框区102的黑矩阵去除，参照图15，为在图1中液晶显示面板内显示像素和虚设像素连接驱动信号方案的基础上，将图14中覆盖显示基板边框区102的黑矩阵去除后的实验示意图。图1中方案的黑矩阵去除后，显示基板周边黑色点状污渍33和黑色线污渍32仍然存在；但图4中方案的黑矩阵去除后，显示基板周边黑色点状污渍和黑色线污渍不可见；因此，可排除图14中显示基板周边黑色污 渍不可见的效果并非因黑矩阵遮盖而致。由此可证明显示基板周边黑色污渍的消失并非因为黑矩阵遮盖获得的效果，而是因为虚设像素2上的第二电压差和与虚设像素2距离最近的一排显示像素1上的第一电压差保持一致，使显示基板周边区域无局部强电场致使离子杂质聚集。
实验验证四：参照图16，为在图1中液晶显示面板内显示像素和虚设像素连接驱动信号方案的基础上，将显示区101周边最外侧边缘的两排显示像素1的像素电极上输入0灰阶(即L0)数据信号电压，显示区101内其余显示像素1的像素电极上输入正常的255灰阶(即L255)的数据信号电压后的实验示意图；此时，显示区101周边最外侧边缘的两排显示像素1的像素电极上的数据信号电压和虚设像素2的像素电极上的数据信号电压一致，如此显示区101周边虚设像素2与显示区101内其余正常显示像素1存在压差的区域更大，信赖性实验结果显示，显示基板周边的黑色污渍加重，具体为：黑色线污渍32加宽，黑色点状污渍33加大，该实验结果可反向证明本公开实施例中改善或消除显示基板周边黑色污渍的技术方案的有效性。
本公开实施例中所提供的显示基板，通过使第一电压差与第二电压差之间的差异小于设定值，能够防止显示像素与虚设像素之间出现压差，从而避免显示基板在高温信赖性时局部产生强电场，进而避免局部强电场吸引显示基板内的离子杂质导致离子杂质聚集，进而避免引起显示基板内离子杂质聚集处液晶偏转异常所导致的高温线污不良出现，提升显示基板的显示效果。
本公开实施例还提供一种显示面板，其中，包括上述实施例中的显示基板。
在一些实施例中，显示面板还包括对盒基板，对盒基板与显示基板对盒形成对盒间隙，对盒间隙中填充有负性液晶。其中负性液晶能够提升高分辨率(如8K分辨率，即分辨率为7680*4320)显示面板的透过率，从而 提升显示面板的显示亮度。
在一些实施例中，对盒基板包括黑矩阵，黑矩阵覆盖显示基板的边框区。
通过采用上述实施例中的显示基板，能够避免该显示面板的周边出现黑色污渍不良，提升该显示面板的显示效果。
本公开实施例还提供一种显示装置，其中，包括上述实施例中的显示面板。
通过采用上述实施例中的显示面板，能够避免该显示装置的周边出现黑色污渍不良，提升该显示装置的显示效果。
该显示装置可以为：LCD面板、LCD电视、手机、平板电脑、笔记本电脑、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

Claims (18)

  1. 一种显示基板，具有显示区和边框区；
    所述显示基板包括多个显示像素和多个虚设像素；所述显示像素分布于所述显示区；所述虚设像素分布于所述边框区；所述多个显示像素和多个虚设像素排布呈阵列；
    所述显示像素包括第一像素电极和第一公共电极；所述第一像素电极和所述第一公共电极之间形成第一电压差；
    所述虚设像素包括第二像素电极和第二公共电极；所述第二像素电极和所述第二公共电极之间形成第二电压差；
    所述第一电压差与所述第二电压差之间的差异小于设定值。
  2. 根据权利要求1所述的显示基板，其中，还包括至少两条第一数据线和多条第二数据线；所述第一数据线和所述第二数据线分别沿所述阵列的列方向延伸；
    所述虚设像素包括第一类像素；
    所述第一类像素与所述显示像素不同列；
    同一列的所述第一类像素的所述第二像素电极连接一条所述第一数据线；
    同一列的所述显示像素的所述第一像素电极连接一条所述第二数据线；
    任一条所述第一数据线上输入的数据信号和与其相邻的一条所述第二数据线上输入的数据信号相同。
  3. 根据权利要求2所述的显示基板，其中，所述虚设像素还包括第二类像素，所述第二类像素位于所述显示像素所在列；
    同一列的所述第二类像素和所述显示像素，所述第二类像素的所述第二像素电极和所述显示像素的所述第一像素电极连接一条所述第二数据线。
  4. 根据权利要求3所述的显示基板，其中，还包括多条公共电压线，所述多条公共电压线分别沿所述阵列的行方向延伸；
    同一行的所述显示像素和所述虚设像素，所述显示像素的所述第一公共电极和所述虚设像素的所述第二公共电极连接一条所述公共电压线；
    同一行的所述虚设像素的所述第二公共电极连接一条所述公共电压线；
    所述多条公共电压线上输入的公共电压信号相同。
  5. 根据权利要求3所述的显示基板，其中，还包括多条公共电压线，所述多条公共电压线分别沿所述阵列的行方向延伸；
    同一行的所述显示像素的所述第一公共电极连接一条所述公共电压线；
    所述第二公共电极悬空设置；
    所述多条公共电压线上输入的公共电压信号相同。
  6. 根据权利要求1所述的显示基板，其中，包括至少两条第一数据线、多条第二数据线和多条公共电压线；所述第一数据线和所述第二数据线分别沿所述阵列的列方向延伸；所述多条公共电压线分别沿所述阵列的行方向延伸；
    所述虚设像素包括第一类像素和第二类像素；
    所述第一类像素与所述显示像素不同列；所述第二类像素位于所述显示像素所在列；
    同一列的所述第一类像素的所述第二像素电极连接一条所述第一数据线；所述第一数据线连接所述公共电压线；
    同一列的所述显示像素的所述第一像素电极连接一条所述第二数据线；
    同一行的所述第二类像素的所述第二像素电极连接一条所述公共电压线；
    同一行的所述显示像素的所述第一公共电极连接一条所述公共电压线；
    所述多条公共电压线上输入的公共电压信号相同；
    所述第一类像素和所述第二类像素的所述第二公共电极悬空设置。
  7. 根据权利要求4-6任意一项所述的显示基板，其中，还包括公共电压总线，位于所述边框区，且环绕所述显示区；
    所述公共电压总线的对应所述显示基板第一边的部分上延伸出多个第一接入线，所述多个第一接入线位于所述边框区，且所述多个第一接入线分别连接与其相邻的一条所述公共电压线；
    所述显示基板第一边为所述第一数据线和所述第二数据线的延伸末端所在侧边；
    所述多个第一接入线与所述第二数据线间隔交替分布。
  8. 根据权利要求7所述的显示基板，其中，所述公共电压总线的对应所述显示基板第二边的部分上还延伸出多个第二接入线，所述多个第二接入线位于所述边框区，且所述多个第二接入线分别连接相邻的一条所述公共电压线；
    所述第二边与所述第一边相对，所述显示基板第二边为所述第一数据线和所述第二数据线的始端所在侧边；
    所述多个第二接入线与所述第二数据线间隔交替分布。
  9. 根据权利要求8所述的显示基板，其中，还包括多个柔性线路板；
    所述柔性线路板上设置有数据驱动电路，所述数据驱动电路连接所述第一数据线和所述第二数据线的始端；
    所述多个第二接入线分别位于两两相邻的两个所述柔性线路板之间的间隔区。
  10. 根据权利要求9所述的显示基板，其中，所述第一接入线的线宽小于或等于所述第二数据线的线宽；
    所述第二接入线的线宽小于或等于所述第二数据线的线宽。
  11. 根据权利要求10所述的显示基板，其中，所述第一接入线的形状包括直线形或者折线形；
    所述第二接入线的形状包括直线形或者折线形。
  12. 根据权利要求4所述的显示基板，其中，所述虚设像素的开口面积是所述显示像素开口面积的1/2倍、2/3倍或者4/5倍。
  13. 根据权利要求8所述的显示基板，其中，所述显示基板还包括第三边和第四边，所述第三边与所述第四边相对，且分别沿所述阵列的列方向延伸；
    所述第一边和所述第二边分别沿所述阵列的行方向延伸；
    所述第三边和所述第四边分别与所述第一边和所述第二边连接，以形成所述显示基板的边缘；
    所述虚设像素沿所述显示基板的边缘依次排布至少一周。
  14. 根据权利要求1所述的显示基板，其中，还包括基底，
    所述第一公共电极与所述第一像素电极位于所述基底上方的不同层且相互交叠；
    所述第二公共电极与所述第二像素电极位于所述基底上方的不同层且相互交叠；
    所述第一公共电极与所述第二公共电极位于同一层；所述第一像素电极与所述第二像素电极位于同一层；
    所述第一像素电极与所述第二像素电极比所述第一公共电极与所述第二公共电极更远离所述基底；
    所述第一像素电极和所述第二像素电极均为狭缝状电极；所述第一公共电极和所述第二公共电极均为板状电极。
  15. 根据权利要求8所述的显示基板，其中，所述多条公共电压线、所述公共电压总线、所述多个第一接入线和所述多个第二接入线位于同一层；
    所述多条公共电压线分别延伸至其两端分别连接所述公共电压总线；
    所述第一数据线和所述第二数据线位于同一层；
    所述公共电压线与所述第二数据线分别位于不同层，且二者之间设置有绝缘层；
    所述显示基板还包括多个公共电压转接线，均匀分布于所述显示区；所述多个公共电压转接线与所述第二数据线位于同一层，且与所述第二数据线相互平行；
    所述多个公共电压转接线分别通过开设在所述绝缘层中的过孔连接任意两条所述公共电压线。
  16. 一种显示面板，其中，包括权利要求1-15任意一项所述的显示基板。
  17. 根据权利要求16所述的显示面板，其中，还包括对盒基板，所述对盒基板与所述显示基板对盒形成对盒间隙，所述对盒间隙中填充有负性液晶。
  18. 一种显示装置，其中，包括权利要求16-17任意一项所述的显示面板。
CN202180003685.3A 2021-11-30 2021-11-30 一种显示基板、显示面板和显示装置 Pending CN116529664A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/134534 WO2023097485A1 (zh) 2021-11-30 2021-11-30 一种显示基板、显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN116529664A true CN116529664A (zh) 2023-08-01

Family

ID=86611385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180003685.3A Pending CN116529664A (zh) 2021-11-30 2021-11-30 一种显示基板、显示面板和显示装置

Country Status (2)

Country Link
CN (1) CN116529664A (zh)
WO (1) WO2023097485A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4815834B2 (ja) * 2005-03-29 2011-11-16 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5575412B2 (ja) * 2009-03-09 2014-08-20 株式会社ジャパンディスプレイ 液晶装置及び電子機器
CN103135298B (zh) * 2011-11-30 2016-09-07 上海中航光电子有限公司 Tft-lcd阵列基板及其制造方法以及显示屏
JP2014206622A (ja) * 2013-04-12 2014-10-30 セイコーエプソン株式会社 液晶装置の駆動方法、液晶装置、電子機器
KR20160067300A (ko) * 2014-12-03 2016-06-14 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치

Also Published As

Publication number Publication date
WO2023097485A1 (zh) 2023-06-08
WO2023097485A9 (zh) 2023-08-03

Similar Documents

Publication Publication Date Title
KR100628254B1 (ko) 액정 표시 장치
KR101443380B1 (ko) 액정표시장치
CN107797350B (zh) 显示装置
US8482686B2 (en) Displays with minimized crosstalk
KR20070119344A (ko) 액정표시장치용 어레이 기판
CN107632472A (zh) 液晶显示面板及其配向方法
US20090185125A1 (en) Liquid crystal display device
US20150379948A1 (en) Display Apparatus
CN107861301B (zh) 一种阵列基板及显示面板
KR20060077870A (ko) 횡전계방식 액정표시소자
CN109270749A (zh) 液晶显示面板及显示装置
CN101131515B (zh) 薄膜晶体管阵列基板及液晶显示装置
CN116529664A (zh) 一种显示基板、显示面板和显示装置
KR20060078713A (ko) 횡전계방식 액정표시소자
KR101157841B1 (ko) 횡전계모드 액정표시소자
CN107132711A (zh) 阵列基板和液晶显示面板
KR20110078072A (ko) 액정 표시 장치 및 그의 제조 방법
KR101227133B1 (ko) 수평 전계 인가형 액정 표시 패널
KR101027887B1 (ko) 액정표시장치
KR20060078712A (ko) 횡전계방식 액정표시소자
CN104483780A (zh) 一种显示基板及显示装置
KR101308265B1 (ko) 액정표시장치
CN212515728U (zh) 阵列基板、显示面板及显示装置
KR20050063587A (ko) 정전기 제거용 도전층을 구비한 액정표시소자
KR101222979B1 (ko) 박막 트랜지스터 기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination