CN116525642B - 显示面板、显示面板的制备方法以及显示装置 - Google Patents
显示面板、显示面板的制备方法以及显示装置 Download PDFInfo
- Publication number
- CN116525642B CN116525642B CN202310813051.5A CN202310813051A CN116525642B CN 116525642 B CN116525642 B CN 116525642B CN 202310813051 A CN202310813051 A CN 202310813051A CN 116525642 B CN116525642 B CN 116525642B
- Authority
- CN
- China
- Prior art keywords
- layer
- micro
- compression part
- led device
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 230000006835 compression Effects 0.000 claims abstract description 116
- 238000007906 compression Methods 0.000 claims abstract description 116
- 239000000758 substrate Substances 0.000 claims abstract description 109
- 230000005540 biological transmission Effects 0.000 claims abstract description 21
- 230000005525 hole transport Effects 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 14
- 230000000149 penetrating effect Effects 0.000 claims description 12
- 239000007769 metal material Substances 0.000 claims description 8
- 230000007423 decrease Effects 0.000 claims description 7
- 238000003475 lamination Methods 0.000 claims description 2
- 230000006798 recombination Effects 0.000 abstract description 9
- 238000005215 recombination Methods 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 163
- 239000000463 material Substances 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本公开涉及显示技术领域，特别涉及一种显示面板、显示面板的制备方法以及显示装置。显示面板包括：像素阵列基板，像素阵列基板包括设置在衬底上的Micro‑LED器件、超导层和第一导电压缩部，Micro‑LED器件包括空穴传输层，超导层包括向上凸起的第一端和向下凸起的第二端，第一端与第一导电压缩部连接，第二端嵌入空穴传输层；驱动基板，驱动基板包括第二导电压缩部，驱动基板与像素阵列基板键合时，第二导电压缩部和第一导电压缩部对位压合。本公开的技术方案，有利于减小电子和空穴注入到Micro‑LED器件边缘的浓度，从而减小Micro‑LED器件的边缘发生非辐射复合，有利于提高Micro‑LED器件的发光效率。
Description
技术领域
本公开涉及显示技术领域，特别涉及一种显示面板、显示面板的制备方法以及显示装置。
背景技术
微型发光二极管(Micro Light Emitting Diode，Micro-LED)显示技术是指以自发光的微米量级的LED为发光像素单元，将其组装到驱动面板上形成高密度LED阵列的显示技术。Micro-LED芯片尺寸小、集成度高、自发光和稳定性高等特点，与液晶显示器（LiquidCrystal Display，LCD）和有机发光二极管(Organic Micro Light Emitting Diode，OLED)相比，在亮度、分辨率、对比度、能耗、使用寿命、响应速度和热稳定性等方面具有更大的优势。
目前，对于制作独立的Micro-LED器件，大都采用干法刻蚀的方式实现Micro-LED器件的制作。而干法刻蚀是采用离子源轰击的方式来去除目标物，这会导致Micro-LED器件的侧壁损伤，从而使得Micro-LED器件中的电子空穴对在此处发生非辐射复合，导致Micro-LED器件发光效率降低。尤其地，当Micro-LED的尺寸越来越小时，上述非辐射复合的占比会越来越重，导致损耗的功率占比越来越大。
发明内容
为了解决上述技术问题或者至少部分地解决上述技术问题，本公开提供了一种显示面板、显示面板的制备方法以及显示装置，有利于减小电子和空穴注入到Micro-LED器件边缘的浓度，从而减小Micro-LED器件的边缘发生非辐射复合，有利于提高Micro-LED器件的发光效率。
第一方面，本公开提供了一种显示面板，包括：
像素阵列基板，所述像素阵列基板包括设置在衬底上的Micro-LED器件、超导层和第一导电压缩部，所述Micro-LED器件包括空穴传输层，所述超导层包括向上凸起的第一端和向下凸起的第二端，所述第一端与所述第一导电压缩部连接，所述第二端嵌入所述空穴传输层；
与所述像素阵列基板键合的驱动基板，所述驱动基板包括第二导电压缩部，所述驱动基板与所述像素阵列基板键合时，所述第二导电压缩部和所述第一导电压缩部对位压合；
其中，所述超导层的电阻随压力增大而减小。
在一些实施例中，所述第一导电压缩部包括第一压缩部和第二压缩部，所述第一压缩部连接在所述第二压缩部与所述超导层之间，所述第一压缩部的纵向投影尺寸小于所述第二压缩部的纵向投影尺寸。
在一些实施例中，所述第二压缩部的顶部凸出设置，且凸出高度为5~10nm。
在一些实施例中，所述像素阵列基板还包括第一绝缘层，所述第一绝缘层设置在所述Micro-LED器件的侧边。
在一些实施例中，像素阵列基板还包括缓冲层，缓冲层覆盖所述超导层的侧边。
在一些实施例中，所述缓冲层的横向长度大于所述第一导电压缩部的横向长度。
第二方面，本公开还提供了一种显示面板的制备方法，包括：
制备像素阵列基板；所述像素阵列基板包括设置在衬底上的Micro-LED器件、超导层和第一导电压缩部，所述Micro-LED器件包括空穴传输层，所述超导层包括向上凸起的第一端和向下凸起的第二端，所述第一端与所述第一导电压缩部连接，所述第二端贯穿至所述空穴传输层；所述超导层的电阻随压力增大而减小；
制备驱动基板并与所述像素阵列基板键合；所述驱动基板包括第二导电压缩部，所述第二导电压缩部和所述第一导电压缩部对位压合。
在一些实施例中，制备像素阵列基板，包括：
制备外延层，所述外延层包括设置在衬底上的电子传输层、发光层和空穴传输层；
刻蚀所述外延层形成Micro-LED器件；
在Micro-LED器件的侧边覆盖第一绝缘层，以及刻蚀所述空穴传输层形成第一凹坑；
在所述空穴传输层上形成超导层，所述超导层包括向上凸起的第一端和向下凸起的第二端，所述第二端位于所述第一凹坑内；
在所述超导层上覆盖缓冲层，并刻蚀部分所述缓冲层，形成贯穿至所述超导层的第一端的第二凹坑；
向衬底形成所述Micro-LED器件的一面覆盖第二绝缘层；
在所述第二绝缘层上形成贯穿至所述超导层的第一端的第三凹坑；
向所述第三凹坑内填充金属材料形成第一压缩部，并在所述第一压缩部和所述第二绝缘层上覆盖第三绝缘层；
在所述第三绝缘层上形成所述贯穿至所述第一压缩部的第四凹坑，以及向所述第四凹坑内填充金属材料形成第二压缩部。
在一些实施例中，制备驱动基板，包括：
提供驱动电路板；
在所述驱动电路板的一面对应所述第一导电压缩部所在位置形成所述第二导电压缩部，以制备所述驱动基板。
第三方面，本公开还提供了一种显示装置，包括如第一方面所述的显示面板。
本公开实施例提供的显示面板包括：像素阵列基板，像素阵列基板包括设置在衬底上的Micro-LED器件、超导层和第一导电压缩部，Micro-LED器件包括空穴传输层，超导层包括向上凸起的第一端和向下凸起的第二端，第一端与第一导电压缩部连接，第二端嵌入空穴传输层；驱动基板，驱动基板包括第二导电压缩部，驱动基板与像素阵列基板键合时，第二导电压缩部和第一导电压缩部对位压合。由此，当驱动基板与像素阵列基板键合时，第二导电压缩部和第一导电压缩部对位压合，利用超导层对压力敏感，其压力越大，电阻越趋近于零的这一特性，使得超导层的中间区域的超导材料电阻趋于零，从而超导层的左右两侧边缘区域的超导材料电阻较中间区域大。同时，空穴传输层采用中间薄两边厚的方式，使得空穴传输层的中间区域与边缘区域电阻差异较大，从而将第一导电压缩部传输的电流更加集中在Micro-LED器件的中间区域，有利于减小电子和空穴注入到Micro-LED器件边缘的浓度，从而减小Micro-LED器件的边缘发生非辐射复合，有利于提高Micro-LED器件的发光效率。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本公开实施例提供的一种显示面板的结构示意图；
图2为本公开实施例提供的一种像素阵列基板的结构示意图；
图3为本公开实施例提供的一种显示面板的制备方法的流程示意图；
图4为本公开实施例提供的一种像素阵列基板的制备方法的流程示意图；
图5为本公开实施例提供的一种像素阵列基板的具体制备工艺图。
具体实施方式
为了能够更清楚地理解本公开的上述目的、特征和优点，下面将对本公开的方案进行进一步描述。需要说明的是，在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本公开，但本公开还可以采用其他不同于在此描述的方式来实施；显然，说明书中的实施例只是本公开的一部分实施例，而不是全部的实施例。
本公开实施例提供的显示面板，有利于减小电子和空穴注入到Micro-LED器件边缘的浓度，从而减小Micro-LED器件的边缘发生非辐射复合，有利于提高Micro-LED器件的发光效率。
下面结合附图，对本公开实施例提供的显示面板的制备方法、显示面板以及显示装置进行示例性说明。
图1为本公开实施例提供的一种显示面板的结构示意图，图2为本公开实施例提供的一种像素阵列基板的结构示意图。结合图1和图2，显示面板10包括：像素阵列基板11，像素阵列基板11包括设置在衬底12上的Micro-LED器件13、超导层14和第一导电压缩部15，Micro-LED器件包括空穴传输层131，超导层包括向上凸起的第一端16和向下凸起的第二端17，第一端16与第一导电压缩部15连接，第二端17嵌入空穴传输层131；驱动基板18，驱动基板18包括第二导电压缩部19，驱动基板18与像素阵列基板11键合时，第二导电压缩部19和第一导电压缩部15对位压合。
具体地，在衬底12上制备Micro-LED器件13，Micro-LED器件13自上而下依次包括空穴传输层131、发光层132以及电子传输层133。
超导层14设置为包括向上凸起的第一端16和向下凸起的第二端17。向上凸起的第一端16与第一导电压缩部15连接，向下凸起的第二端17嵌入式连接空穴传输层131。其中，超导层14的电阻随压力增大而减小。
当驱动基板18与像素阵列基板11键合时，第二导电压缩部19和第一导电压缩部15对位压合，可利用超导层14对压力敏感，其压力越大，电阻越趋近于零的这一特性，使得超导层14的中间区域014（即除了超导层14的左右两侧凸出端）的超导材料电阻趋于零，从而超导层14的左右两侧边缘区域的超导材料电阻较中间区域大。同时，空穴传输层131采用中间薄两边厚的方式，使得空穴传输层131的中间区域与边缘区域电阻差异较大，从而将第一导电压缩部15传输的电流更加集中在中间区域014，有利于减小电子和空穴注入到Micro-LED器件13边缘的浓度，从而减小Micro-LED器件13的边缘发生非辐射复合，有利于提高Micro-LED器件13的发光效率。
本公开实施例提供的显示面板包括：像素阵列基板，像素阵列基板包括设置在衬底上的Micro-LED器件、超导层和第一导电压缩部，Micro-LED器件包括空穴传输层，超导层包括向上凸起的第一端和向下凸起的第二端，第一端与第一导电压缩部连接，第二端嵌入空穴传输层；驱动基板，驱动基板包括第二导电压缩部，驱动基板与像素阵列基板键合时，第二导电压缩部和第一导电压缩部对位压合。由此，当驱动基板与像素阵列基板键合时，第二导电压缩部和第一导电压缩部对位压合，利用超导层对压力敏感，其压力越大，电阻越趋近于零的这一特性，使得超导层的中间区域的超导材料电阻趋于零，从而超导层的左右两侧边缘区域的超导材料电阻较中间区域大。同时，空穴传输层采用中间薄两边厚的方式，使得其中间区域与边缘区域电阻差异较大，从而将第一导电压缩部传输的电流更加集中在Micro-LED器件的中间区域，有利于减小电子和空穴注入到Micro-LED器件边缘的浓度，从而减小Micro-LED器件的边缘发生非辐射复合，有利于提高Micro-LED器件的发光效率。
在一些实施例中，如图1和图2所示，第一导电压缩部15包括第一压缩部151和第二压缩部152，第一压缩部151连接在第二压缩部152与超导层14之间，第一压缩部151的纵向投影尺寸小于第二压缩部152的纵向投影尺寸。
具体地，设置第二压缩部152的纵向投影尺寸大于第一压缩部151的纵向投影尺寸，将驱动基板18与像素阵列基板11键合时，第二压缩部152与第二导电压缩部19接触，有利于将驱动基板18与像素阵列基板11键合之后的压力传递至超导层14的中间区域014。
在一些实施例中，如图1和图2所示，第二压缩部152的顶部凸出设置，且凸出高度h为5~10nm。
具体地，在制备第二压缩部152时，将第二压缩部152的顶部凸出在像素阵列基板11外，且凸出高度h为5~10nm，使得第二压缩部152与第一导电压缩部15键合后，由于驱动基板18与像素阵列基板11大面积区域的SiO2-SiO2的键合而受到压缩应力，使得中间区域014中的超导材料电阻趋于0。
在一些实施例中，如图2所示，像素阵列基板11还包括第一绝缘层01，第一绝缘层01设置在Micro-LED器件13的侧边。
具体地，在Micro-LED器件13的侧边形成第一绝缘层01，一方面有利于防止由于其他因素造成电子传输层133和空穴传输层131之间导通，另一方面还可对Micro-LED器件13刚刻蚀形成的侧壁即边缘区域损伤进行修复。
如图2所示，像素阵列基板11还包括第二绝缘层02和第三绝缘层03。其中，构成第一绝缘层01、第二绝缘层02和第三绝缘层03的材料包括二氧化硅。
在一些实施例中，继续参照图1，像素阵列基板还包括缓冲层20，缓冲层20覆盖超导层14的侧边。
具体地，在超导层14的侧边即边缘覆盖缓冲层20。其中，缓冲层20包括有机胶层，利用有机胶层将超导层14的侧边即边缘处的应力极大地缓冲释放及传递给第二绝缘层02，使得传导在超导层14的侧边区域的应力较小。由此，相当于增加了超导层14的侧边区域的电阻，从而使得超导层14的边缘区域超导材料电阻较中间区域大。
在一些实施例中，如图2所示，缓冲层20的横向长度l 2大于第一导电压缩部15的横向长度l 1。如此，有利于将超导层14的侧边即边缘处的应力极大地释放。
本公开还提供了一种显示面板的制备方法。图3为本公开实施例提供的一种显示面板的制备方法的流程示意图。如图3所示，显示面板的制备方法包括以下步骤：
S301、制备像素阵列基板；像素阵列基板包括设置在衬底上的Micro-LED器件、超导层和第一导电压缩部，Micro-LED器件包括空穴传输层，超导层包括向上凸起的第一端和向下凸起的第二端，第一端与第一导电压缩部连接，第二端贯穿至空穴传输层；超导层的电阻随压力增大而减小。
具体地，在本步骤中，在衬底12上制备Micro-LED器件13，Micro-LED器件13自上而下依次包括空穴传输层131、发光层132以及电子传输层133。超导层14设置为包括向上凸起的第一端16和向下凸起的第二端17。向上凸起的第一端16与第一导电压缩部15连接，向下凸起的第二端17嵌入式连接空穴传输层131。其中，超导层14的电阻随压力增大而减小。
S302、制备驱动基板并与像素阵列基板键合；驱动基板包括第二导电压缩部，第二导电压缩部和第一导电压缩部对位压合。
具体地，在本步骤中，制备驱动基板18，以及驱动基板18和像素阵列基板11进行键合。当驱动基板18与像素阵列基板11键合时，第二导电压缩部19和第一导电压缩部15对位压合，可利用超导层14对压力敏感，其压力越大，电阻越趋近于零的这一特性，使得超导层14的中间区域014（即除了超导层14的左右两侧凸出端）的超导材料电阻趋于零，从而超导层14的左右两侧边缘区域的超导材料电阻较中间区域大。同时，空穴传输层131采用中间薄两边厚的方式，使得空穴传输层131的中间区域与边缘区域电阻差异较大，从而将第一导电压缩部15传输的电流更加集中在中间区域014，有利于减小电子和空穴注入到Micro-LED器件13边缘的浓度，从而减小Micro-LED器件13的边缘发生非辐射复合，有利于提高Micro-LED器件13的发光效率。
在一些实施例中，图4为本公开实施例提供的一种像素阵列基板的制备方法的流程示意图。如图4所示，制备像素阵列基板包括以下步骤：
S401、制备外延层，外延层包括设置在衬底上的电子传输层、发光层和空穴传输层。
具体地，图5为本公开实施例提供的一种像素阵列基板的具体制备工艺图。如图5中的S501所示，提供衬底12，在衬底12上依次覆盖电子传输层133、发光层132和空穴传输层131，以制备外延层21。
S402、刻蚀外延层形成Micro-LED器件。
具体地，如图5中的S502所示，对外延层21进行刻蚀，形成如图所示形状的Micro-LED器件13。其中，S402所示的Micro-LED器件13的形状为梯形。
S403、在Micro-LED器件的侧边覆盖第一绝缘层，以及刻蚀空穴传输层形成第一凹坑。
具体地，如图5中的S503所示，通过但不限于涂布方式在Micro-LED器件13上覆盖绝缘材料例如二氧化硅，以在Micro-LED器件13的侧边形成第一绝缘层01。在Micro-LED器件13的侧边形成第一绝缘层01，一方面有利于防止由于其他因素造成电子传输层133和空穴传输层131之间导通，另一方面还可对Micro-LED器件13刚刻蚀形成的侧壁损伤进行修复。另外，对Micro-LED器件13的空穴传输层131进行部分刻蚀，在蚀空穴传输层131形成第一凹坑22。
S404、在空穴传输层上形成超导层，超导层包括向上凸起的第一端和向下凸起的第二端，第二端位于第一凹坑内。
具体地，如图5中的S504所示，在Micro-LED器件13的空穴传输层131上制备超导层14，超导层14包括向上凸起的第一端16和向下凸起的第二端17。其中，向下凸起的第二端17位于第一凹坑22内。
S405、在超导层上覆盖缓冲层，并刻蚀部分缓冲层形成贯穿至超导层的第一端的第二凹坑。
具体地，如图5中的S505所示，向超导层14覆盖有机胶层材料，以在超导层14上形成缓冲层20，刻蚀超导层14向上凸起的第一端16上的缓冲层20，可形成贯穿至超导层14的第一端16的第二凹坑23。
可以理解的是，对超导层14覆盖有机胶层材料时为整面覆盖，由此在第一绝缘层01和衬底12上均覆盖有缓冲层20，之后通过刻蚀等方式，将其他区域的缓冲层20去除，仅保留如S505所示位置的缓冲层20。
S406、向衬底形成Micro-LED器件的一面覆盖第二绝缘层。
具体地，如图5中的S506所示，在衬底12形成有Micro-LED器件13的一面整面覆盖绝缘材料例如二氧化硅，以形成第二绝缘层02。
S407、在第二绝缘层上形成贯穿至超导层的第一端的第三凹坑。
具体地，如图5中的S507所示，通过刻蚀等方式去除部分第二绝缘层02，以形成贯穿至超导层14的第一端16的第三凹坑24。
S408、向第三凹坑内填充金属材料形成第一压缩部，并在第一压缩部和第二绝缘层上覆盖第三绝缘层。
具体地，如图5中的S508所示，在第三凹坑24内填充金属材料，以在第三凹坑24内制备第一压缩部151，随后在第一压缩部151和第二绝缘层02上覆盖绝缘材料例如二氧化硅，以形成第三绝缘层03。
S409、在第三绝缘层上形成贯穿至所述第一压缩部的第四凹坑，并向第四凹坑内填充金属材料形成第二压缩部。
具体地，如图5中的S509所示，先通过刻蚀等方式，在第三绝缘层03上形成贯穿至第一压缩部151的第四凹坑25；随后，在第四凹坑25内填充金属材料，以对应第四凹坑25制备第二压缩部152。其中，第一压缩部151和第二压缩部152形成如图1所示的第一导电压缩部15。
由此，可通过图5所示的工艺制备本公开实施例所述的像素阵列基板。
在一些实施例中，制备驱动基板，包括：
提供驱动电路板；
在所述驱动电路板的一面对应所述第一导电压缩部所在位置形成第二导电压缩部，以制备所述驱动基板。
具体地，可参照图1，先提供驱动电路板018，随后在驱动电路板018的一面制备第二导电压缩部19，以制备驱动基板18。
其中，第二导电压缩部19对应第一导电压缩部15所在位置设置，当驱动基板18与像素阵列基板11键合时，第二导电压缩部19与第一导电压缩部15可对位压合。第二导电压缩部19与驱动电路板018的内部电路连接（图1中未示出）。
在上述各实施例的基础上，本公开实施例还提供了一种显示装置，显示装置包括如上述实施例所述的显示面板，因此具备相同或相似的有益效果，在此不赘述。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上仅是本公开的具体实施方式，使本领域技术人员能够理解或实现本公开。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本公开的精神或范围的情况下，在其它实施例中实现。因此，本公开将不会被限制于本文的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种显示面板，其特征在于，包括：
像素阵列基板，所述像素阵列基板包括设置在衬底上的Micro-LED器件、超导层和第一导电压缩部，所述Micro-LED器件包括空穴传输层，所述超导层包括向上凸起的第一端和向下凸起的第二端，所述第一端与所述第一导电压缩部连接，所述第二端嵌入所述空穴传输层以使所述空穴传输层中间区域的厚度小于两边区域的厚度；
与所述像素阵列基板键合的驱动基板，所述驱动基板包括第二导电压缩部，所述第二导电压缩部和所述第一导电压缩部对位压合；
其中，所述超导层的电阻随压力增大而减小。
2.根据权利要求1所述的显示面板，其特征在于，所述第一导电压缩部包括第一压缩部和第二压缩部，所述第一压缩部连接在所述第二压缩部与所述超导层之间，所述第一压缩部的纵向投影尺寸小于所述第二压缩部的纵向投影尺寸。
3.根据权利要求2所述的显示面板，其特征在于，所述第二压缩部的顶部凸出设置，且凸出高度为5~10nm。
4.根据权利要求1所述的显示面板，其特征在于，所述像素阵列基板还包括第一绝缘层，所述第一绝缘层设置在所述Micro-LED器件的侧边。
5.根据权利要求1所述的显示面板，其特征在于，所述像素阵列基板还包括缓冲层，所述缓冲层覆盖所述超导层的侧边。
6.根据权利要求5所述的显示面板，其特征在于，所述缓冲层的横向长度大于所述第一导电压缩部的横向长度。
7.一种显示面板的制备方法，其特征在于，包括：
制备像素阵列基板；所述像素阵列基板包括设置在衬底上的Micro-LED器件、超导层和第一导电压缩部，所述Micro-LED器件包括空穴传输层，所述超导层包括向上凸起的第一端和向下凸起的第二端，所述第一端与所述第一导电压缩部连接，所述第二端贯穿至所述空穴传输层以使所述空穴传输层中间区域的厚度小于两边区域的厚度；所述超导层的电阻随压力增大而减小；
制备驱动基板并与所述像素阵列基板键合；所述驱动基板包括第二导电压缩部，所述第二导电压缩部和所述第一导电压缩部对位压合。
8.根据权利要求7所述的显示面板的制备方法，其特征在于，制备像素阵列基板，包括：
制备外延层，所述外延层包括设置在衬底上的电子传输层、发光层和空穴传输层；
刻蚀所述外延层形成Micro-LED器件；
在Micro-LED器件的侧边覆盖第一绝缘层，以及刻蚀所述空穴传输层形成第一凹坑；
在所述空穴传输层上形成超导层，所述超导层包括向上凸起的第一端和向下凸起的第二端，所述第二端位于所述第一凹坑内；
在所述超导层上覆盖缓冲层，并刻蚀部分所述缓冲层形成贯穿至所述超导层的第一端的第二凹坑；
向衬底形成所述Micro-LED器件的一面覆盖第二绝缘层；
在所述第二绝缘层上形成贯穿至所述超导层的第一端的第三凹坑；
向所述第三凹坑内填充金属材料形成第一压缩部，并在所述第一压缩部和所述第二绝缘层上覆盖第三绝缘层；
在所述第三绝缘层上形成所述贯穿至所述第一压缩部的第四凹坑，以及向所述第四凹坑内填充金属材料形成第二压缩部。
9.根据权利要求7所述的显示面板的制备方法，其特征在于，制备驱动基板，包括：
提供驱动电路板；
在所述驱动电路板的一面对应所述第一导电压缩部所在位置形成所述第二导电压缩部，以制备所述驱动基板。
10.一种显示装置，其特征在于，包括如权利要求1-6任一项所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310813051.5A CN116525642B (zh) | 2023-07-05 | 2023-07-05 | 显示面板、显示面板的制备方法以及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310813051.5A CN116525642B (zh) | 2023-07-05 | 2023-07-05 | 显示面板、显示面板的制备方法以及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116525642A CN116525642A (zh) | 2023-08-01 |
| CN116525642B true CN116525642B (zh) | 2024-01-09 |
Family
ID=87399836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310813051.5A Active CN116525642B (zh) | 2023-07-05 | 2023-07-05 | 显示面板、显示面板的制备方法以及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116525642B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993013564A1 (en) * | 1991-12-20 | 1993-07-08 | The University Of Maryland At College Park | Superconducting field effect devices and methods of their fabrication |
| CN1271182A (zh) * | 1999-04-15 | 2000-10-25 | 住友电气工业株式会社 | 半导体发光器件及其制造方法和制造透明导体膜的方法 |
| CN101740699A (zh) * | 2008-11-20 | 2010-06-16 | Lg伊诺特有限公司 | 半导体发光器件 |
| CN116234345A (zh) * | 2021-12-02 | 2023-06-06 | Tcl科技集团股份有限公司 | 电致发光器件及其制备方法、显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4920330B2 (ja) * | 2006-07-18 | 2012-04-18 | ソニー株式会社 | 実装構造体の実装方法、発光ダイオードディスプレイの実装方法、発光ダイオードバックライトの実装方法および電子機器の実装方法 |
| US20230163107A1 (en) * | 2021-11-10 | 2023-05-25 | Infineon Technologies Ag | Optical projection device having a grid structure |
-
2023
- 2023-07-05 CN CN202310813051.5A patent/CN116525642B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993013564A1 (en) * | 1991-12-20 | 1993-07-08 | The University Of Maryland At College Park | Superconducting field effect devices and methods of their fabrication |
| CN1271182A (zh) * | 1999-04-15 | 2000-10-25 | 住友电气工业株式会社 | 半导体发光器件及其制造方法和制造透明导体膜的方法 |
| CN101740699A (zh) * | 2008-11-20 | 2010-06-16 | Lg伊诺特有限公司 | 半导体发光器件 |
| CN116234345A (zh) * | 2021-12-02 | 2023-06-06 | Tcl科技集团股份有限公司 | 电致发光器件及其制备方法、显示装置 |
Non-Patent Citations (1)
| Title |
|---|
| 一种高温超导薄膜临界电流密度感应法无损测量装置;贺同福;王三胜;姜利祥;;低温与超导(第11期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116525642A (zh) | 2023-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10164404B2 (en) | Crystalline color-conversion device | |
| TWI617049B (zh) | 具有內部限制電流注入區域之發光二極體 | |
| CN108231968B (zh) | 微发光二极管及其转移方法 | |
| WO2019223567A1 (zh) | 显示基板、显示装置以及显示基板的制作方法 | |
| US9391051B2 (en) | Display device using semiconductor light emitting device and method of fabricating the same | |
| US9711692B2 (en) | Display device using semiconductor light emitting devices having different structures | |
| US9093629B2 (en) | Display device using semiconductor light emitting device and method of fabricating the same | |
| TWI689092B (zh) | 具有透光基材之微發光二極體顯示模組及其製造方法 | |
| US20220320371A1 (en) | Display device using micro-leds and method for manufacturing same | |
| JP2009152148A (ja) | 有機発光装置 | |
| CN106098700B (zh) | 像素结构、制作方法及显示面板 | |
| CN109616499A (zh) | 显示面板、显示装置及显示面板的制造方法 | |
| CN1697203B (zh) | 增大半导体发光器件的光输出的方法及该器件的驱动单元 | |
| KR100700222B1 (ko) | 마이크로렌즈가 집적화된 유기전계발광소자 및 그 제조방법 | |
| CN102956761B (zh) | 发光二极管的封装方法 | |
| CN116525642B (zh) | 显示面板、显示面板的制备方法以及显示装置 | |
| TW201904049A (zh) | 微發光二極體顯示模組的製造方法 | |
| CN102820315B (zh) | 一种直接发光型微显示阵列器件及其制备方法 | |
| CN102544279A (zh) | 发光二极管及其形成方法 | |
| WO2020133722A1 (zh) | 量子点led及其制作方法、电子装置 | |
| TWI646377B (zh) | 顯示裝置及其製造方法 | |
| CN104795506A (zh) | 量子点发光二极管结构及制造方法 | |
| CN103606609B (zh) | 一种发光二极管电极的制造方法 | |
| CN108574032A (zh) | 发光元件与显示设备 | |
| CN103594587B (zh) | 一种发光二极管打线电极的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |