CN116489523A - 图像传感器和包括图像传感器的电子装置 - Google Patents

Abstract

提供图像传感器和包括图像传感器的电子装置。所述图像传感器包括：像素阵列，包括连接到同一列线的第一像素和第二像素，第一像素包括共享第一浮置扩散节点的N个子像素，并且第二像素包括共享第二浮置扩散节点的N个子像素，其中，N是大于或等于二的正整数；时序生成器，被配置为根据曝光时间设置值来改变包括在第一像素和第二像素中的2N个子像素的重置顺序和读出顺序，并且根据改变后的顺序来输出行地址；以及行驱动器，被配置为基于行地址来驱动像素阵列。

Description

图像传感器和包括图像传感器的电子装置

本申请基于并要求于2022年1月21日提交到韩国知识产权局的第10-2022-0009234号韩国专利申请和于2022年8月25日提交到韩国知识产权局的第10-2022-0107159号韩国专利申请的优先权，所述韩国专利申请的公开通过引用全部包含于此。

技术领域

发明构思涉及图像传感器，更具体地，涉及具有扩展的动态范围的图像传感器及其操作方法。

背景技术

图像传感器是捕获对象的二维或三维图像的装置。图像传感器通过使用根据由对象反射的光的强度进行反应的光电转换元件来生成对象的图像。随着互补金属氧化物半导体(CMOS)技术中已经做出进步，使用CMOS的CMOS图像传感器被广泛地使用。此外，随着图像传感器的分辨率最近已经增大，同时具有减小的像素尺寸和增大的动态范围的图像传感器被需要。

发明内容

发明构思提供像素阵列的读取方法，由此可减少具有共享像素结构的像素阵列的曝光时间。

根据发明构思的一些方面，提供一种图像传感器，所述图像传感器包括：像素阵列，包括连接到同一列线的第一像素和第二像素，第一像素包括共享第一浮置扩散节点的N个子像素，并且第二像素包括共享第二浮置扩散节点的N个子像素，其中，N是大于或等于二的正整数；时序生成器，被配置为根据曝光时间设置值来改变包括在第一像素和第二像素中的2N个子像素的重置顺序和读出顺序，并且根据改变后的顺序来输出行地址；以及行驱动器，被配置为基于行地址来驱动像素阵列。

根据发明构思的另一方面，提供一种图像传感器，所述图像传感器包括：像素阵列，包括以矩阵布置的多个像素，所述多个像素各自包括共享浮置扩散节点的N个子像素，其中，N是大于或等于2的整数；时序生成器，被配置为根据曝光时间设置值来设置2N个子像素的重置顺序和读出顺序，使得：当设置在在列方向上邻近的第一像素和第二像素中的2N个子像素被顺序地读出的同时，在第一水平时段中，第一像素的第一子像素被读出并且第二像素的第二子像素被重置，并且在第二水平时段中，第二像素的第二子像素被读出，并且第一像素的第三子像素被重置；以及行驱动器被配置为根据所述2N个子像素的重置顺序和读出顺序，基于由时序生成器提供的行地址来驱动像素阵列。

根据发明构思的一些方面，提供一种电子装置，所述电子装置包括：图像传感器，包括包含多个像素的像素阵列，并且被配置为基于由像素阵列接收到的光学信号来生成图像数据；以及应用处理器，被配置为基于指示周围照度的照度信息来生成曝光时间设置值，并且将曝光时间设置值发送到图像传感器，其中，所述多个像素包括连接到同一列线的第一像素和第二像素，并且第一像素和第二像素各自包括共享浮置扩散节点的多个子像素，并且第一像素和第二像素的所述多个子像素的重置顺序和读出顺序根据曝光时间设置值而被改变。

附图说明

从下面的结合附图的详细描述，将更清楚地理解示例实施例，其中：

图1是示出根据一些示例实施例的图像传感器的框图；

图2A是示出根据一些示例实施例的像素阵列的示例的平面图，并且图2B是根据一些示例实施例的像素阵列的垂直剖面图；

图3A和图3B示出根据一些示例实施例的像素阵列的颜色图案的示例；

图4是示出根据一些示例实施例的像素阵列的滚动快门的操作的时序图；

图5是示出根据一些示例实施例的像素和像素阵列的电路图；

图6是根据一些示例实施例的提供给像素阵列的控制信号的时序图；

图7是根据比较示例的提供给像素阵列的控制信号的时序图；

图8A至图8D示出根据一些示例实施例的根据像素阵列的曝光时间设置的重置顺序和读出顺序；

图9A至图9H示出根据一些示例实施例的设置在像素阵列中的子像素的读出顺序；

图10示出根据一些示例实施例的存储在行缓冲器中的图像数据到根据图像传感器中的颜色图案的图像数据的转换；

图11是示出根据一些示例实施例的时序生成器的框图；

图12A至图12C示出根据一些示例实施例的时序生成器的地址计算方法；

图13是用于描述根据一些示例实施例的根据图像传感器中的曝光时间设置值的改变的重置和读出的时序图；以及

图14是根据一些示例实施例的包括图像传感器的电子装置的示意性框图。

具体实施方式

在下文中，发明构思的示例实施例将参照附图被更全面地描述。

图1是示出根据一些示例实施例的图像传感器100的框图。

图像传感器100可被安装在具有图像或光感测功能的电子装置中。例如，图像传感器100可被安装在电子装置(诸如，相机、智能电话、可穿戴装置、物联网(IoT)、平板个人计算机(PC)、个人数字助理(PDA)、便携式多媒体播放器(PMP)、导航装置等)中。此外，图像传感器100可被安装在作为车辆、家具、制造设备、门、各种测量装置等的组件设置的电子装置中。

图像传感器100可包括像素阵列110、行驱动器120、模数转换电路130(在下文中称为“ADC电路”)、时序控制器140、图像转换电路150和存储器160。图像传感器100还可包括图像信号处理器170。

像素阵列110包括多条行线RL、多条列线CL以及连接到多条行线RL和多条列线CL并以矩阵布置的多个像素PX。

像素PX可通过使用光电转换元件来感测光，并可根据感测到的光输出作为电信号的图像信号。光电转换元件可包括包含有机材料或无机材料的光学传感器元件(诸如，无机光电二极管、有机光电二极管、钙钛矿光电二极管、光电晶体管、光电门或钉扎光电二极管)。

在根据一些示例实施例的像素阵列110中，像素PX可具有共享的像素结构。像素PX可各自包括共享浮置扩散节点的多个子像素。子像素可包括光电转换元件和将在光电转换元件中生成的电荷传送到浮置扩散节点的传送晶体管。作为示例，如图3A中所示，像素PX可各自包括以2×2矩阵布置的四个子像素(图3的SPX11、SPX12、SPX21和SPX22)。然而，发明构思不限于此，并且像素PX可包括以M×N矩阵或N×M矩阵布置的M×N个子像素，其中，N是大于或等于2的正整数，并且M是正整数。

因此，像素阵列110可包括多个子像素行，每个子像素行可包括在行方向上连续地布置的多个子像素，或者每个子像素行可包括在行方向上连续地布置的多个子像素行。在下文中，在发明构思中，“行”表示子像素行，并且由像素组成的行(或其中像素被布置的行)将称为“像素行”。

在一些示例实施例中，列方向上的两个邻近像素PX(例如，图3A中的PX1和PX2以及PX3和PX4)可连接到同一列线CL，并且包括在两个像素PX中的多个子像素的重置顺序(或称为快门顺序)和读出顺序可根据曝光时间设置值(即，设置的曝光时间)而被改变。两个像素PX可交替地输出在每个子像素中生成的像素信号。这里，子像素的重置(reset，或称为复位)表示设置在子像素中的光电转换元件的重置。在曝光时间之前，为了去除在设置在子像素中的光电转换元件(例如，光电二极管)中生成的电荷，连接到光电转换元件的传送晶体管可被导通以重置子像素。当传送晶体管被导通时，在光电转换元件中生成的电荷被传送到浮置扩散节点，然后(或同时)，重置电压可被施加到浮置扩散节点以去除电荷。子像素的读出可通过在曝光时间期间导通传送晶体管以将在设置在子像素中的光电转换元件中生成的电荷传送到浮置扩散节点而被执行。响应于传送到浮置扩散节点的电荷而生成的像素电压可通过连接到像素的列线输出到ADC电路130。曝光时间(或称为“积分时间(integration time)”)可表示从在传送晶体管被导通以重置子像素之后截止传送晶体管时到在传送晶体管被再次导通以读出子像素时的时间段。

在其中两个像素PX之中的一个像素PX(例如，第一像素的子像素)被读出的水平时段中(例如，在第一水平时段中)，另一像素PX(例如，第二像素的子像素)可被重置。在第一水平时段中，第一像素的其他子像素被重置或者没有像素信号被读出。此外，在第一水平时段之后的第二水平时段中，像素信号可从第二像素的子像素被读取，并且第一像素的另一子像素可被重置。

行驱动器120可驱动像素阵列110。行驱动器120可对从时序控制器140接收到的行控制信号(例如，行地址)进行解码，并响应于解码后的行控制信号，从连接到像素阵列110的多条行线RL之中选择至少一条行线RL。这里，行控制信号可选择包括在像素阵列110中的多个行之中的至少一行。

在一些示例实施例中，行驱动器120可以以两个像素行为单位驱动像素阵列110。例如，行驱动器120可从时序控制器140接收指示根据设置顺序选择设置在在列方向上彼此邻近布置的第一像素和第二像素中的多个子像素的行控制信号(例如，行地址)，并且可基于行控制信号从连接到像素阵列110的多条行线之中选择至少一条行线。

行驱动器120可基于行控制信号生成提供给每个像素的像素控制信号(例如，选择信号、重置信号和传送控制信号)。多个子像素可基于选择信号、重置信号和传送控制信号而被重置和读取。

像素阵列110从包括在至少一个像素行中的每个像素PX输出像素信号(例如，像素电压)，至少一个像素行由从行驱动器120提供的选择信号选择。像素信号可包括重置信号和图像信号，重置信号指示设置在像素中的浮置扩散节点被重置的状态下的电压电平，图像信号指示根据由至少一个子像素接收到的光学信号的电压电平。

行驱动器120可将用于输出像素信号的控制信号发送到像素阵列110，并且像素PX可响应于控制信号来操作以输出像素信号。

ADC电路130可将从像素阵列110输出的像素信号转换为作为数字信号的像素值。ADC电路130包括多个模数转换器(ADC)，并且多个ADC中的每个可通过使用相关双采样(CDS)方法将像素信号转换为像素值。通过多条列线CL中的每条接收到的像素信号可由多个ADC之中的对应ADC转换为像素值。

存储器160可包括多个行缓冲器，并且由ADC电路130生成的多个像素值可以以行为单位被存储在多个行缓冲器中。

图像转换电路150可将第一图像数据转换为第二图像数据，第一图像数据包括从ADC电路130输出并存储在存储器160中的多个像素值，第二图像数据具有与像素阵列110的颜色图案相同的颜色图案(例如，像素阵列110上的滤色器阵列的图案)。例如，像素阵列110可具有拜耳图案(Bayer pattern)，但是如上所述，在以两个像素PX为单位的设置在两个像素PX中的多个子像素的读取顺序被改变时，从ADC电路130输出的第一图像数据不具有拜耳图案。图像转换电路150可访问存储器160以将第一图像数据转换为拜耳图案的第二图像数据。

时序控制器140将控制信号输出到行驱动器120、ADC电路130和图像转换电路150中的每个，并且可控制行驱动器120、ADC电路130和图像转换电路150中的每个的操作和操作时序。

在一些示例实施例中，时序控制器140可根据曝光时间设置值来改变(或调整)设置在在列方向上的两个邻近像素PX中的多个子像素的重置顺序和读出顺序，并根据改变后的顺序来生成行地址。时序控制器140可根据曝光时间设置值来设置子像素的重置与读出之间的曝光时间。这里，时序控制器140可改变多个子像素的重置顺序和读出顺序，使得在其中像素信号从包括在一个像素中的一个子像素被读出的水平时段中，像素信号不从包括在同一像素中的另一子像素被读出，或者另一子像素不被重置。时序控制器140可改变多个子像素的重置顺序和读出顺序，使得在其中两个像素PX之中的第一像素的子像素被读出的水平时段中，第二像素的子像素被重置。时序控制器140可改变包括在两个像素PX中的多个子像素的重置顺序和读出顺序，使得子像素的重置和子像素的读出在两个像素PX中被交替地执行。如上所述，根据曝光时间设置值的多个子像素的重置顺序和读出顺序的变化将参照图5至图12C被详细描述。

图像信号处理器170可对从图像转换电路150提供的图像数据(例如，第二图像数据)执行各种信号处理。例如，图像信号处理器170可对接收到的图像数据执行信号处理(诸如，图像质量补偿、合并和/或缩小)，并且图像质量补偿可包括例如黑电平补偿、镜头阴影补偿、串扰补偿和/或坏像素校正。

从图像信号处理器170输出的图像数据可被发送到外部处理器。例如，外部处理器可包括安装有图像传感器100的电子装置的主机处理器。例如，外部处理器可包括移动终端的应用处理器。图像传感器100可根据基于设置接口(例如，移动工业处理器接口(MIPI))的数据通信方法将图像数据发送到外部处理器。

如上所述，根据一些示例实施例的图像传感器100，像素阵列110具有共享的像素结构，并且改变包括在两个像素PX中的多个子像素的重置顺序(或称为“快门顺序”)和读出顺序，使得子像素的重置和子像素的读出根据曝光时间设置值以两个像素为单位在两个像素PX中被交替地执行。如上所述，当子像素的重置和子像素的读出在两个像素PX中被交替地执行时，可设置的曝光时间的范围可被增大，并且最小曝光时间可被设置。因此，可克服由于共享的像素结构导致的对曝光时间设置的限制，并且即使在超高光环境中也可增大图像传感器100的动态范围。

图2A是示出根据一些示例实施例的像素阵列的示例的平面图，并且图2B是根据一些示例实施例的像素阵列的垂直剖面图。

参照图2A，像素阵列110可包括以矩阵布置的多个像素(例如，第一像素至第四像素PX1、PX2、PX3和PX4)。虽然为了便于描述而示出四个像素，但是像素阵列110可包括更大数量的像素，并且像素的数量可根据像素阵列110的分辨率而被确定。

第一像素PX1可包括共享浮置扩散节点FD的第一子像素至第四子像素SPX11、SPX12、SPX21和SPX22，并且第一子像素至第四子像素SPX11、SPX12、SPX21和SPX22可各自包括光电转换元件(例如，光电二极管PD)和传送栅极TG。传送栅极TG是传送晶体管的栅极。在一个示例中，布置在第一对角线方向上的两个子像素将不同频带的光学信号转换为电信号，并且布置在第二对角线方向上的其他两个子像素将同一频带的光学信号转换为电信号。第二像素至第四像素PX2、PX3和PX4可具有与第一像素PX1相同的结构。

包括在第一像素至第四像素PX1、PX2、PX3和PX4中的十六个子像素可以以4×4矩阵布置，并且如所示，子像素可布置在第一行至第四行Row1、Row2、Row3和Row4中。

如参照图1所描述的，在第二方向(或称为“列方向”)(例如，Y轴方向)上的两个邻近像素(诸如，第一像素PX1和第二像素PX2以及第三像素PX3和第四像素PX4)可连接到同一列线(图1的CL)。包括在两个像素(例如，第一像素PX1和第二像素PX2)中的八个子像素的重置顺序和读出顺序可根据曝光时间设置值而被改变。因此，两个像素可交替地输出在子像素中生成的像素信号。

图2B中示出沿线A-A'截取的垂直剖面图。参照图2B，像素阵列110可包括具有彼此面对的第一表面111B和第二表面111F的半导体基底111(下文中称为“基底”)、布置在基底111的第一表面111B上的入射层112、和布置在基底111的第二表面111F上的布线层113(或称为“布线结构”)。

第一深沟槽隔离(DTI)DTI1和第二DTI DTI2可布置在基底111中。第一DTI DTI1可从第一表面111B穿过基底111到达第二表面111F。第二DTIDTI2可从第一表面111B朝向第二表面111F延伸，但是可与第二表面111F间隔开。第一DTI DTI1和第二DTI DTI2可防止或减少像素之间和子像素之间的串扰。

第一光电转换元件PD11可布置在第一子像素SPX1的第一区AR11中，并且第二光电转换元件PD12可布置在第二子像素SPX2的第二区AR12中。

基底111的第一表面111B可以是光的入射表面，并且光可通过入射层112和第一表面111B入射。入射层112可包括微镜头ML和滤色器CF。在一些示例实施例中，抗反射层AF可布置在基底111的第一表面111B与滤色器CF之间。

滤色器CF可透过特定频带的光(即，特定颜色的光)。多个滤色器CF可配置滤色器阵列。在一些示例实施例中，滤色器阵列可具有拜耳图案。然而，发明构思不限于此，并且滤色器阵列可具有不同的布置。多个滤色器可包括红色过滤器、蓝色过滤器和两个绿色过滤器，并且红色过滤器、蓝色过滤器和两个绿色过滤器可以以2×2矩阵布置，其中，两个绿色过滤器可对角布置。在一些示例实施例中，多个滤色器CF可包括2×2布置的红色过滤器、蓝色过滤器、绿色过滤器和白色过滤器。在一些示例实施例中，多个滤色器CF可包括2×2布置的红色过滤器、两个黄色过滤器和蓝色过滤器，并且两个黄色过滤器可对角布置。然而，发明构思不限于此，并且多个滤色器可包括与不同的颜色组合的过滤器。例如，多个滤色器可包括黄色过滤器、青色过滤器和绿色过滤器。

第一滤色器CF1可布置在第一子像素SPX11上，并且第二滤色器CF2可布置在第二子像素SPX12上。第一滤色器CF1和第二滤色器CF2可透射相同颜色或不同颜色的光。可根据由滤色器CF透射的光的颜色来确定可由对应的子像素(第一子像素SPX11或第二子像素SPX12)检测的颜色。

浮置扩散节点FD可与基底111的第二表面111F邻近形成，并且可位于子像素(例如，第一子像素SPX11和第二子像素SPX12)之间的中心处。浮置扩散节点FD可以是掺杂有第二导电类型的杂质的区域。

晶体管的栅极(例如，第一传送栅极TG11和第二传送栅极TG12)可与基底111的第二表面111F邻近形成在布线层113中。阱区域(未示出)可形成在第一传送栅极TG11和第二传送栅极TG12周围。阱区域可在基底111中与第二表面111F邻近形成。阱区域可用作晶体管的漏极和源极。第一传送栅极TG11和第二传送栅极TG12可与浮置扩散节点FD邻近形成。如所示，第一传送栅极TG11和第二传送栅极TG12可共享浮置扩散节点FD。

图3A和图3B示出根据一些示例实施例的像素阵列的颜色图案的示例。

参照图3A，像素阵列(图1的110)可具有拜耳图案。拜耳图案可表示其中像素被布置使得绿色为50％并且红色和蓝色各自为25％以适合人类视觉特性的图案。包括在像素阵列110中的多个像素(例如，第一像素至第四像素PX1、PX2、PX3和PX4)可各自包括以2×2矩阵布置的第一子像素至第四子像素SPX11、SPX12、SPX21和SPX22。第一像素至第四像素PX1、PX2、PX3和PX4中的每个可包括第一绿色子像素Gr、红色子像素R、蓝色子像素B和第二绿色子像素Gb。如参照图2B所描述的，子像素的颜色可由布置在每个子像素上面的滤色器透射的光的颜色(例如，由滤色器透射的光信号的频带)确定。

参照图3B，像素阵列110可具有四元图案(tetra pattern)。以2×2矩阵布置的第一像素至第四像素PX1、PX2、PX3和PX4中的每个可包括各自具有相同颜色的第一子像素至第四子像素SPX11、SPX12、SPX21和SPX22。第一像素PX1可包括四个第一绿色子像素Gr，第二像素PX2可包括四个蓝色子像素B，第三像素PX3可包括四个红色子像素R，并且第四像素PX4可包括四个第二绿色子像素Gb。

图4是示出根据一些示例实施例的像素阵列的滚动快门的操作的时序图。

参照图4，像素阵列(图1的110)可根据滚动快门方法来操作。像素阵列110可包括多个行(例如，第一行R0至第4m行R4m-1(m是正整数))，并且多个行中的每个可包括多个子像素。第一行R0至第4m行R4m-1可顺序地布置在像素阵列110中。例如，第一行R0布置在像素阵列110中的最顶(或最底)部分处，并且第4m行R4m-1可布置在像素阵列110中的最底(或最顶)部分处。

在一些示例实施例中，设置在多个行中的多个子像素可不被同时地重置(关闭)，而是可以以至少一个行为单位被顺序地重置。

针对一个帧FRM期间的多个行中的每个，非积分时间NIT、重置时间RST、曝光时间IT(也称为积分时间)和读出时间RO可被分配。从读出时间RO的开始到下一个读出时间RO的开始的时间段可被定义为一个帧FRM。初始非积分时间NIT、初始重置时间RST和初始曝光时间IT可被称为快门帧。

子像素可在重置时间RST期间被重置。设置在子像素中的传送晶体管可被导通以在非积分时间NIT期间将在光电二极管中生成的电荷传送到浮置扩散节点，从而去除电荷。在一些示例实施例中，当子像素的传送晶体管在重置电压被施加到浮置扩散节点的同时被导通时，浮置扩散节点和子像素可被一起重置。在曝光时间IT期间，根据光信号的电荷可在设置在子像素中的光电二极管中被生成并累积。子像素可在读出时间RO期间被读出。换言之，设置在子像素中的传送晶体管可在读出时间RO期间被导通，使得在曝光时间IT期间累积在光电二极管中的电荷被传送到浮置扩散节点，并且与传送的电荷对应的像素电压通过列线(图1中的CL)被输出。

如参照图3A和图3B所描述的，在列方向上的两个邻近像素也可布置在四个行中。换言之，两个像素行可包括四个行(例如，四个子像素行)。子像素的重置和读出可相对于两个像素而被交替地执行。因此，如图4中所示，重置时间RST、曝光时间IT、读出时间RO和非积分时间NIT可根据多个行(例如，第一行R0至第4m行R4m-1)布置在像素阵列110中的布置顺序以四个邻近行为单位分别顺序地开始。每个行的重置时间(RST)、曝光时间(IT)、读出时间(RO)和非积分时间(NIT)在四个行内分别被陈述的顺序不依据四个行布置的顺序，但是可根据曝光时间设置值而被改变。

虽然参照图4描述了两个像素布置在四个行中的示例，但发明构思不限于此，并且当像素包括以N×N矩阵布置的子像素时，两个像素可布置在2N行中，并且在2N个行内，每个行的重置时间RST、曝光时间IT、读出时间RO和非积分时间NIT开始的顺序可根据曝光时间设置值而被改变。

图5是示出根据一些示例实施例的像素和像素阵列的电路图；为了便于描述，连接到同一列线CL的第一像素PX1和第二像素PX2被示出。

参照图5，第一像素PX1可包括第一光电转换元件至第四光电转换元件PD11、PD12、PD21和PD22、分别连接到第一光电转换元件至第四光电转换元件PD11、PD12、PD21和PD22的第一传送晶体管至第四传送晶体管TX11、TX12、TX21和TX22、重置晶体管RX1、驱动晶体管DX1以及选择晶体管SX1。一个光电转换元件和一个传送晶体管可构成一个子像素。因此，第一像素PX1可包括四个子像素。四个子像素可共享浮置扩散节点FD1、重置晶体管RX1、驱动晶体管DX1和选择晶体管SX1。

通过行线RL接收到的像素控制信号(例如，第一传送控制信号至第四传送控制信号TS11、TS12、TS21和TS22、重置信号RS1以及选择信号SEL1)，可被分别施加到第一传送晶体管至第四传送晶体管TX11、TX12、TX21和TX22、重置晶体管RX1以及选择晶体管SX1的栅极。

重置晶体管RX1可响应于重置信号RS1而被导通，以将电源电压VDDP作为重置电压施加到浮置扩散节点FD1，从而重置浮置扩散节点FD1。换言之，重置晶体管RX1可被导通以去除累积在浮置扩散节点FD1中的电荷。

驱动晶体管DX1可生成与浮置扩散节点FD1的电位对应的像素信号(例如，像素电压)。在第一像素PX1的读出时间期间，选择晶体管SX1可响应于选择信号SEL1而被导通，以将像素信号发送到列线CL。详细地，选择晶体管SX1可在包括在第一像素PX1中的四个子像素中的每个的读出时间期间被导通，以将与重置状态下的浮置扩散节点FD1的重置电平和在对应的子像素中生成的电荷对应的图像信号作为像素信号输出到列线CL。与浮置扩散节点FD1的重置电平对应的像素信号可在读出时间期间在对应子像素的传送晶体管被导通之前输出到列线CL，并且在传送晶体管被导通并且然后截止时，与图像信号对应的像素信号可作为像素信号而被输出。第一传送晶体管至第四传送晶体管TX11、TX12、TX21和TX22可响应于在曝光时间之前具有有效电平(例如，逻辑高)的第一传送控制信号至第四传送控制信号TS11、TS12、TS21和TS22而被分别导通以重置第一四光电转换元件至第四光电转换元件PD11、PD12、PD21和PD22，并且可响应于在曝光时间之后具有有效电平的第一传送控制信号至第四传送控制信号TS11、TS12、TS21和TS22而被分别导通，并在曝光时间期间将第一光电转换元件至第四光电转换元件PD11、PD12、PD21和PD22中生成的电荷发送到浮置扩散节点FD1。这里，在第一传送控制信号至第四传送控制信号TS11、TS12、TS21和TS22具有有效电平时的时间(即，在第一传送晶体管至第四传送晶体管TX11、TX12、TX21和TX22被导通时的时间)可彼此不同。

第二像素PX2可包括第一光电转换元件至第四光电转换元件PD31、PD32、PD33和PD34、分别连接到第一光电转换元件至第四光电转换元件PD31、PD32、PD33和PD34的第五传送晶体管至第八传送晶体管TX31、TX32、TX41和TX42、重置晶体管RX2、驱动晶体管DX2以及选择晶体管SX2。通过行线RL接收到的用于驱动像素的控制信号(例如，第五传送控制信号至第八传送控制信号TS31、TS32、TS41和TS42、重置信号RS2以及选择信号SEL2)可被施加到第五传送晶体管至第八传送晶体管TX31、TX32、TX41和TX42、重置晶体管RX2以及选择晶体管SX2的栅极。由于第二像素PX2的构造和操作与第一像素PX1的构造和操作相同，因此重复的描述将被省略。

第一像素PX1和第二像素PX2具有其中多个子像素共享浮置扩散节点FD1或浮置扩散节点FD2的共享像素结构。当滚动快门方法被应用于如上所述的具有共享像素结构的像素阵列110时，在其中从同一像素内读取一个子像素的水平时段期间，其他子像素不能被重置或读取到其他子像素中。因此，可存在对像素阵列110的最小曝光时间的设置的限制。

然而，在根据一些示例实施例的图像传感器(图1的100)中，连接到一条列线CL的两个像素(例如，第一像素PX1和第二像素PX2)可作为一个读出单元操作，并且为了使第一像素PX1和第二像素PX2可交替地执行子像素的重置操作和子像素的读出操作，包括在第一像素PX1和第二像素PX2中的八个子像素的重置顺序和读出顺序可根据曝光时间设置值而被改变。因此，最小曝光时间可被设置(或者，可选地，最小曝光时间可关于上面方法而被确定或期望)。这将参照图6至图8D被详细描述。

图6是根据一些示例实施例的提供给像素阵列的控制信号的时序图。

曝光时间设置值(例如，粗略积分时间(CIT))被设置为2，因此，与大约两个水平时段对应的时间可被设置为曝光时间。这里，水平时段是其中从像素阵列(图1的110)输出的像素信号被转换为作为数字信号的像素值的时段，并可通过水平同步信号HD来区分。例如，从水平同步信号HD的上升沿到水平同步信号HD的下一个上升沿的时段可被定义为一个水平时段。例如，水平同步信号HD可由时序控制器(图1的140)生成并提供给ADC电路(图1的130)和行驱动器120。

参照图5和图6，在第一水平时段1H和第二水平时段2H中，第一选择信号SEL1和第二选择信号SEL2具有无效电平(例如，逻辑低)，并且第一重置信号RS1和第二重置信号RS2可具有有效电平(例如，逻辑高)。因此，第一像素PX1和第二像素PX2的选择晶体管SX1和SX2可被截止，并且重置晶体管RX1和RX2可被导通。

在第一水平时段1H中，脉冲信号可作为第一传送控制信号TS11被施加到第一传送晶体管TX11，并且因此，第一像素PX1的第一子像素(具体地，第一光电转换元件PD11)可被重置。脉冲信号可称为重置控制信号。

在第二水平时段2H中，脉冲信号(即，重置控制信号)可作为第二传送控制信号TS12被施加到第二传送晶体管TX12，并且因此，第一像素PX的第二子像素(具体地，第二光电转换元件PD12)可被重置。

在第三水平时段3H和第四水平时段4H中，第二重置信号RS2可具有无效电平，并且因此，第一像素PX1的重置晶体管RX1可被截止。有效电平的第一选择信号SEL1可被施加到第一像素PX1的选择晶体管SX1，并且在选择晶体管SX1被导通时，来自第一像素PX1的像素信号可被提供给列线CL。

在第三水平时段3H中，第一像素PX1的第一子像素可被读出。脉冲信号可作为第一传送控制信号TS11被施加到第一传送晶体管TX11，以导通第一传送晶体管TX11。脉冲信号可称为读出控制信号。在从第一传送晶体管TX11在第一水平时段1H中被截止之后并且直到第一传送晶体管TX11在第三水平时段3H中被再次导通的曝光时间期间，在第一光电转换元件PD11中生成并累积的电荷可被提供给浮置扩散节点FD1，并且与浮置扩散节点FD1的电位对应的像素信号(即，来自第一子像素的像素信号(例如，图像信号))可被输出到列线CL。尽管未示出，但是在第一传送晶体管TX11被导通之前，浮置扩散节点FD1的重置电平可作为像素信号被输出到列线CL，并且也在其他子像素被读出时，在对应的传送晶体管被导通之前，连接子像素的浮置扩散节点的重置电平可作为像素信号被输出到列线CL。

如图6中所示，当具有有效电平的脉冲信号可在第三水平时段3H结束时和/或在第四水平时段4H开始时作为第一重置信号RS1被提供给第一像素PX1的重置晶体管RX11时，第一像素PX1的浮置扩散节点FD1可被重置。此后，第一像素PX1的第二子像素可在第四水平时段4H中被读出。在脉冲信号作为第二传送控制信号TS12被施加到第二传送晶体管TX12以导通第二传送晶体管TX12时，第二子像素的像素信号可被读出。在从第二传送晶体管TX12在第二水平时段2H中被截止之后并且直到第二传送晶体管TX12在第四水平时段4H中被再次导通的曝光时间期间，在第二光电转换元件PD12中生成并累积的电荷可被提供给浮置扩散节点FD1，并且与浮置扩散节点FD1的电位对应的像素信号(即，来自第二子像素的像素信号)可被输出到列线CL。

在下文中，上面提供的第一像素PX1的第一子像素和第一像素PX1的第二子像素的重置和读出的描述可应用于其他子像素的重置和读出。每个子像素的曝光时间可以是从在对应的传送晶体管被导通以重置子像素并且然后截止时到在传送晶体管被再次导通以读出子像素时的时间段，并且多个子像素的曝光时间基本相等。

同时，在第三水平时段3H中，脉冲信号可作为第五传送控制信号TS31被施加到第五传送晶体管TX31，并且因此，第二像素PX2的第五子像素(具体地，第五光电转换元件PD31)可被重置。此外，在第四水平时段4H中，脉冲信号可作为第六传送控制信号TS32被施加到第六传送晶体管TX32，并且因此，第二像素PX2的第六子像素(具体地，第六光电转换元件PD32)可被重置。

在第五水平时段5H和第六水平时段6H中，第一选择信号SEL1和第二重置信号RS2可具有无效电平，并且第二选择信号SEL2和第一重置信号RS1可具有有效电平。因此，第二像素PX2的选择晶体管SX2可被导通，并且来自第二像素PX2的像素信号可被提供给列线CL。在第五水平时段5H中，脉冲信号可作为第五传送控制信号TS31被施加到第五传送晶体管TX31，并且第二像素PX2的第五子像素可被读出。

当有效电平的脉冲信号在第五水平时段5H结束时和/或在第六水平时段4H开始时作为第二重置信号RS2被提供给第二像素PX2的重置晶体管RX2时，第二像素PX2的浮置扩散节点FD2可被重置。接下来，在第六水平时段6H中，脉冲信号可作为第六传送控制信号TS32被施加到第二像素PX2的第六传送晶体管TX32，并且第六子像素可被读出。在第五水平时段5H中，脉冲信号可作为第三传送控制信号TS21被施加到第三传送晶体管TX21，并且因此，第一像素PX1的第三子像素(具体地，第三光电转换元件PD21)可被重置。此外，在第六水平时段6H中，脉冲信号可作为第四传送控制信号TS22被施加到第四传送晶体管TX22，并且因此，第一像素PX1的第四子像素(具体地，第四光电转换元件PD22)可被重置。

在第七水平时段7H和第八水平时段8H中，第一选择信号SEL1和第二重置信号RS2可具有有效电平，并且第二选择信号SEL2和第一重置信号RS1可具有无效电平。因此，第一像素PX1的有效电平的选择信号SEL1可被再次施加到第一像素PX1的选择晶体管SX1，并且在选择晶体管SX1被导通时，来自第一像素PX1的像素信号可被提供给列线CL。在第七水平时段7H中，脉冲信号可作为第三传送控制信号TS21被施加到第三传送晶体管TX21，并且第三子像素可被读出。

当有效电平的脉冲信号在第七水平时段7H结束时和/或在第八水平时段8H开始时作为第一重置信号RS1被提供给第一像素PX1的重置晶体管RX21时，第一像素PX1的浮置扩散节点FD1可被重置。此后，在第八水平时段8H中，脉冲信号可作为第四传送控制信号TS22被施加到第四传送晶体管TX22，并且第一像素PX1的第四子像素可被读出。

在第七水平时段7H中，脉冲信号可作为第七传送控制信号TS41被施加到第七传送晶体管TX41，并且因此，第二像素PX2的第七子像素(具体地，第七光电转换元件PD33)可被重置。此外，在第八水平时段8H中，脉冲信号可作为第八传送控制信号TS42被施加到第八传送晶体管TX42，并且因此，第二像素PX2的第八子像素(具体地，第八光电转换元件PD34)可被重置。

在第九水平时段9H和第十水平时段10H中，第一选择信号SEL1和第二重置信号RS2可具有无效电平，并且第二选择信号SEL2和第一重置信号RS1可具有有效电平。因此，第二像素PX2的选择晶体管SX2可被导通，并且来自第二像素PX2的像素信号可被提供给列线CL。在第九水平时段9H中，脉冲信号可作为第七传送控制信号TS41被施加到第七传送晶体管TX41，并且第二像素PX2的第七子像素可被读出。

当有效电平的脉冲信号可在第九水平时段9H结束时和/或在第十水平时段10H开始时作为第二重置信号RS2被提供给第二像素PX2的重置晶体管RX2时，第二像素PX2的浮置扩散节点FD2可被重置。此后，在第十水平时段10H中，脉冲信号可作为第八传送控制信号TS42被施加到第八传送晶体管TX42，并且第二像素PX2的第八子像素可被读出。

同时，在图6的一些示例实施例中，当子像素被重置时，即，当设置在子像素中的传送晶体管基于有效电平的传送控制信号而被导通时，具有无效电平的选择信号和具有有效电平的重置信号被示出。例如，在第一水平时段1H中，当第一传送控制信号TS11处于有效电平时，第一选择信号SEL1被示出为维持无效电平，并且第一重置信号RS1被示出为维持有效电平。

然而，发明构思不限于此，并且在一些示例实施例中，当子像素被重置时，无效电平的重置信号可被施加到设置在子像素中的像素的重置晶体管，以截止重置晶体管。在子像素的光电转换元件中生成的电荷可被传送到浮置扩散节点，并且光电转换元件可被重置。此后，在传送控制信号被转变为无效电平以截止传送晶体管之后，重置信号可被转变为有效电平以导通重置晶体管。因此，重置电压可被施加到浮置扩散节点以重置浮置扩散节点。

如上所述，第一像素PX1和第二像素PX2可交替地重置子像素并读出子像素，并且在其中第一像素PX1的子像素被读出的水平时段(例如，第三水平时段3H、第四水平时段4H、第七水平时段7H和第八水平时段8H)中，第二像素PX2的子像素可被重置，并且在其中第二像素PX2的子像素被读出的水平时段(例如，五水平时段5H、第六水平时段6H、第九水平时段9H和第十水平时段10H)中，第一像素PX1的子像素可被重置。

图7是根据比较示例的提供给像素阵列的控制信号的时序图。

曝光时间设置值(例如，CIT)被设置为2，因此，与大约两个水平时段对应的时间可被设置为曝光时间。

参照图7，第一像素PX1和第二像素PX2的子像素可被顺序地重置，并且子像素可被顺序地读出。这里，在第三水平时段3H中，第一传送晶体管TX11可响应于第一传送控制信号TS11的脉冲信号(例如，读出控制信号)而被导通，并且第一像素PX1的第一子像素可被读出。此外，第一像素PX1的第三子像素可响应于第三传送控制信号TS21的脉冲信号(例如，重置控制信号)而被重置。由于第一子像素和第二子像素共享浮置扩散节点FD1，因此当第三子像素被重置时，浮置扩散节点FD1的电位被改变，并且因此，当第一子像素被读出时，噪声可被添加到从第一子像素输出到列线CL的像素信号。因此，其中子像素被读出的水平时段中(即，其中来自子像素的像素信号被输出的水平时段中)的同一像素中的其他子像素的重置可被禁止。

如图7中所示，由于在其中子像素从同一像素被读取的水平时段中禁止其他子像素的读出或重置，因此当第一像素PX1和第二像素PX2的子像素被顺序地重置并且子像素被顺序地读出时，曝光时间设置值(例如，CIT)不能被设置为3或更小，导致对曝光时间的设置的限制。例如，与大约三个水平时段或更少对应的时间不能被设置为曝光时间，因此限制了最小曝光时段的设置。

然而，如参照图6所描述的，在根据一些示例实施例的图像传感器100中，为了第一像素PX1和第二像素PX2可交替地执行子像素的重置操作和子像素的读出操作，包括在第一像素PX1和第二像素PX2中的八个子像素的重置顺序和八个子像素的读出顺序可根据曝光时间设置值而被改变。因此，对设置曝光时间的限制可被克服，并且通过将一个水平时段设置为曝光时间，最小曝光时间可被设置。因此，最小曝光时间可被设置在超高光环境中，并且因此，由图像传感器100生成的图像的动态范围可被扩展。

图8A至图8D示出根据一些示例实施例的根据像素阵列的曝光时间设置的重置顺序和读出顺序。

如参照图3A所描述的，假设各自包括具有拜耳图案的2×2矩阵的子像素的第一像素和第二像素被布置在第一行至第四行中。第一像素的子像素可布置在第一行和第二行中，第一绿色子像素Gr1可布置在第一行的偶数编号的列中，红色子像素R1可布置在第一行的奇数编号的列中，蓝色子像素B1可布置在第二行的偶数编号的列中，并且第二绿色子像素Gb1可布置在第二行的奇数编号的列中。第二像素的子像素可布置在第三行和第四行中，第一绿色子像素Gr2可布置在第三行的偶数编号的列中，红色子像素R2可布置在第三行的奇数编号的列中，蓝色子像素B2可布置在第四行的偶数编号的列中，并且第二绿色子像素Gb2可布置在第四行的奇数编号的列中。

参照图8A，当用于设置曝光时间的CIT被设置为1时，在子像素被重置之后，子像素可在下一水平时段中被读出。这里，子像素的读出意思是将来自子像素的像素信号输出到列线。如参照图6所描述的，子像素的曝光时间可以是从在子像素的传送晶体管被导通以重置光电转换元件之后截止传送晶体管的时间点到在传送晶体管被再次导通以读出子像素的时间点，并且多个子像素的曝光时间可相同。

在第四水平时段4H中，第一像素的第一绿色子像素Gr1可被重置。在第五水平时段5H中，第一像素的第一绿色子像素Gr1可被读出，并且第二像素的第一绿色子像素Gr2可被重置。在第六水平时段6H中，第二像素的第一绿色子像素Gr2可被读出，并且第一像素的红色子像素R1可被重置。

如上所述，在被重置之后，子像素可在下一个水平时段中被读出，并且第二像素的子像素可在其中第一像素的子像素被读取的水平时段中被重置，并且第二像素的子像素可在其中第一像素的子像素被重置的水平时段中被读出。

参照图8B，当CIT被设置为2时，子像素可被重置，并且子像素可在一个水平时段之后的水平时段中被读出。

第一像素的第一绿色子像素Gr1可在第三水平时段3H中被重置，并且第一像素的红色子像素R1可在第四水平时段4H中被重置。在第五水平时段5H中，第一像素的第一绿色子像素Gr1可被读取，并且第二像素的第一绿色子像素Gr2可被重置。在第六水平时段6H中，第一像素的红色子像素R1可被读取，并且第二像素的红色子像素R2可被重置。在第七水平时段7H中，第二像素的第一绿色子像素Gr2可被读取，并且第一像素的蓝色子像素B1可被重置。在第八水平时段8H中，第二像素的红色子像素R2可被读取，并且第一像素的第二绿色子像素Gb2可被重置。

如上所述，在包括在一个像素中的两个子像素被顺序地重置之后，它们可被顺序地读出。第二像素的子像素可在其中第一像素的子像素被读出的水平时段中被重置，并且第二像素的子像素可在其中第一像素的子像素被重置的水平时段中被读出。

参照图8C，当CIT被设置为3时，子像素可被重置，并且子像素可在两个水平时段之后的水平时段中被读出。

在第二水平时段2H中，第一像素的第一绿色子像素Gr1可被重置，并且在第三水平时段3H中，第二像素的第一绿色子像素Gr2可被重置，并且在第四水平时段4H中，第一像素的红色子像素R1可被重置。在第五水平时段5H中，第一像素的第一绿色子像素Gr1可被读出，并且第二像素的红色子像素R2可被重置。在第六水平时段6H中，第二像素的第一绿色子像素Gr2可被读出，并且第一像素的蓝色子像素B1可被重置。在第七水平时段7H中，第一像素的红色子像素R1可被读取，并且第二像素的蓝色子像素B2可被重置。

如上所述，子像素可在两个水平时段之后的水平时段中被重置和读取。第二像素的子像素可在其中第一像素的子像素被读出的水平时段中被重置，并且第二像素的子像素可在其中第一像素的子像素被重置的水平时段中被读取。

参照图8D，当CIT被设置为4时，子像素可被重置，并且子像素可在三个水平时段之后的水平时段中被读出。

在第一水平时段至第四水平时段1H、2H、3H和4H中，第一像素的第一绿色子像素Gr1、红色子像素R1、蓝色子像素B1和第二绿色子像素Gb1可被顺序地重置，并且在第五水平时段至第八水平时段5H、6H、7H和8H中，第一像素的第一绿色子像素Gr1、红色子像素R1、蓝色子像素B1和第二绿色子像素Gb1可被顺序地读出。另外，在第五水平时段至第八水平时段5H、6H、7H和8H中，第二像素的第一绿色子像素Gr2、红色子像素R2、蓝色子像素B2和第二绿色子像素Gb2可被顺序地重置，并且在第九水平时段至第十二水平时段9H、10H、11H和12H中，第二像素的第一绿色子像素Gr2、红色子像素R2、蓝色子像素B2和第二绿色子像素Gb2可被顺序地读出。

如上所述，当CIT被设置为4或更大时，第一像素和第二像素的子像素可被顺序地重置和读取。

如参照图8A至8D所描述的，曝光时间可根据CIT而被改变，并且当CIT是1时，最短曝光时间可被设置，并且曝光时间可随CIT的增加而增加。

图9A至图9H示出根据一些示例实施例的设置在像素阵列中的子像素的读出顺序。

参照图9A至图9H，第一像素PX1和第五像素PX5的子像素可布置在第一行Row1和第二行Row2中，并且第二像素PX2和第六像素PX6的子像素可布置在第三行Row3和第四行Row4中，并且第三像素PX3和第七像素PX7的子像素可布置在第五行ROW5和第六行Row6中，并且第四像素PX4和第八像素PX8的子像素可布置在第七行Row7和第八行Row8中。

在一些示例实施例中，为了快速读出，布置在两个行中的子像素可在一个水平时段中被同时读取，并且为此，布置在同一列中的一些像素(例如，第一像素PX1和第二像素PX2)可连接到第一列线CL1，并且其他像素(例如，第三像素PX3和第四像素PX4)可连接到第二列线CL2。从第一像素PX1和第二像素PX2输出的像素信号可被提供给第一ADC ADC1，并且从第三像素PX3和第四像素PX4输出的像素信号可被提供给第二ADC ADC2。第五像素PX5和第六像素PX6可连接到第三列线CL3，并且从第五像素PX5和第六像素PX6输出的像素信号可被提供给第三ADC ADC3。第七像素PX7和第八像素PX8可连接到第四列线CL4，并且从第七像素PX7和第八像素PX8输出的像素信号可被提供给第四ADC ADC4。然而，发明构思不限于此，并且布置在一个行中的子像素可在一个水平时段中被读取，并且为此，布置在同一列中的像素可连接到同一列线。

图9A至图9B示出在CIT被设置为1时的子像素的读出顺序。由于CIT被设置为1，因此在每个水平时段中读出的子像素可在先前的水平时段中被重置。

参照图9A，在第一水平时段1H中，第一像素PX1、第三像素PX3、第五像素PX5和第七像素PX7的第一绿色子像素Gr被读出。输出到第一列线至第四列线CL1、CL2、CL3和CL4的像素信号可分别由第一ADC至第四ADC ADC1、ADC2、ADC3和ADC4转换为像素值，并存储在存储器(图1的160)的行缓冲器中。

随后，如图9B中所示，在第二水平时段2H中，第二像素PX2、第四像素PX4、第六像素PX6和第八像素PX8的第一绿色子像素Gr可被读出。

参照图9C，在第三水平时段3H中，第一像素PX1、第三像素PX3、第五像素PX5和第七像素PX7的红色子像素R可被读出。

参照图9D，在第四水平时段4H中，第二像素PX2、第四像素PX4、第六像素PX6和第八像素PX8的红色子像素R可被读出。

参照图9E，在第五水平时段5H中，第一像素PX1、第三像素PX3、第五像素PX5和第七像素PX7的蓝色子像素B可被读出。

参照图9F，在第六水平时段6H中，第二像素PX2、第四像素PX4、第六像素PX6和第八像素PX8的蓝色子像素B可被读出。

参照图9G，在第七水平时段7H中，第一像素PX1、第三像素PX3、第五像素PX5和第七像素PX7的第二绿色子像素Gb可被读出。

参照图9H，在第八水平时段8H中，第二像素PX2、第四像素PX4、第六像素PX6和第八像素PX8的第二绿色子像素Gb可被读出。

从在同一水平时段期间输出的像素信号生成并转换为数字信号的像素值可被存储在存储器160的同一行缓冲器中。

图10示出根据一些示例实施例的存储在行缓冲器中的图像数据到根据图像传感器中的颜色图案的图像数据的转换。例如，图10的图像数据的转换可由图1的图像转换电路150执行。

如参照图9A至图9H所描述的，与从设置在像素中的多个子像素在多个水平时段1H至8H中输出的像素信号对应的像素值可作为第一图像数据IDT1被存储在存储器(图1的160)中的行缓冲器LB1至LB7中。例如，在第一水平时段1H和第二水平时段2H中生成的第一像素值P_Gr可被存储在第一行缓冲器LB1和第二行缓冲器LB2中，在第三水平时段3H和第四水平时段4H中生成的第二像素值P_R可被存储在第三行缓冲器LB3和第四行缓冲器LB4中，在第五水平时段5H和第六水平时段6H中生成的第三像素值P_B可被存储在第五行缓冲器LB5和第六行缓冲器LB6中，并且在第七水平时段7H和第八水平时段8H中生成的第四像素值P_Gb可被存储在第七行缓冲器LB7和第八行缓冲器LB8中。这里，第一像素值P_Gr可以是与第一绿色子像素(图9A中的Gr)对应的像素值，第二像素值P_R可以是与红色子像素(图9A中的R)对应的像素值，第三像素值P_B可以是与蓝色子像素(图9A中的B)对应的像素值，并且第四像素值P_Gb可以是与第二绿色子像素(图9A中的Gb)对应的像素值。

图像信号处理器(图1的170)可对特定的颜色图案(例如，拜耳图案)的图像数据执行信号处理。因此，图像转换电路150可访问存储器160以将第一图像数据IDT1转换为具有拜耳图案的第二图像数据IDT2。

图11是示出根据一些示例实施例的时序生成器的框图。

参照图11，时序控制器140可包括寄存器存储体141、缓冲器142、第一地址生成电路(或地址生成电路1)143、第二地址生成电路(或地址生成电路2)144、第一地址重新计算电路(地址重新计算电路1)145、第二地址重新计算电路(地址重新计算电路2)146和地址输出电路147。第一地址生成电路143、第二地址生成电路144、第一地址重新计算电路145、第二地址重新计算电路146和地址输出电路147可以以硬件或硬件和软件的组合被实现。

寄存器存储体141可存储曝光时间设置值(例如，CIT)和与多个曝光时间设置值对应的多个调整值的集合。曝光时间设置值可被存储在寄存器存储体141中。多个调整值的集合可被预设为对应于相应的曝光时间设置值，并被存储在寄存器存储体141中。

曝光时间设置值可从与图像传感器(图1中的100)通信的外部处理器(例如，应用处理器)提供，并且可根据图像传感器100的周围照度在每帧中被改变，或者每次在周围照度的变化超过特定范围时被改变。应用处理器可从照度传感器接收照度信息(例如，照度值)并确定曝光时间设置值(例如，CIT)的改变。例如，每当照度值超过特定范围时，应用处理器可改变CIT。当照度变低时，曝光时间可通过设置相对大的CIT而增加，并且当照度增加时，曝光时间可通过设置相对小的CIT而减少。

可将曝光时间设置值和与曝光时间设置值对应的调整值的集合提供给缓冲器142。这里，曝光时间设置值可根据周围照度被改变，并且为了改变后的曝光时间设置值和与改变后的曝光时间设置值对应的调整值的集合可被应用于在改变之后开始的帧，缓冲器142可实现为双缓冲器。

缓冲器142可与指示帧的更新时序的更新时序脉冲同步地将曝光时间设置值(例如，CIT)提供给第一地址生成电路143和第二地址生成电路144。这里，提供给第一地址生成电路143和第二地址生成电路144的CIT可彼此不同。缓冲器142可与更新时序脉冲同步地将与CIT对应的调整值的集合提供给第一地址重新计算电路145和第二地址重新计算电路146。

例如，可针对第K帧(K是正整数)设置第一CIT CIT1，并且可针对第K+1帧设置第二CIT CIT2。第一CIT CIT1可在第K帧(之前(例如，第K-1帧)被提供给第一地址生成电路143，并且与第一CIT CIT1对应的第一调整值的集合TVS1可被提供给第一地址重新计算电路145。

第一地址生成电路143可生成输入行地址IR_ADD(或称为参考地址)。如图12A至图12C中所示，输入行地址IR_ADD的值可顺序地增大，并且可顺序地指示像素阵列(图1的110)的多行。

第一地址生成电路143可生成读出时序信号，并且基于读出时序信号和第一CITCIT1来生成重置时序信号。读出时序信号可指示子像素的读出开始的时间点(例如，水平时段)，并且重置时序信号可指示子像素的重置开始的时间点(例如，水平时段)。在一些示例实施例中，读出时序信号可被固定到特定水平时段(例如，图8A至图8C的第五水平时段5H)，并且重置时序点可基于第一CIT CIT1以一个水平时段为单位而被调整。

例如，当第一CIT CIT1是2时，如参照图8B所描述的，第一地址生成电路143可生成重置时序信号，该重置时序信号指示子像素将在从其中子像素被读出的水平时段(例如，第五水平时段5H)起的两个水平时段之前的水平时段(例如，第三水平时段3H)中被重置。例如，当第一CIT CIT1是3时，如参照图8C所描述的，第一地址生成电路143可生成重置时序信号，该重置时序信号指示子像素将在从其中子像素被读出的水平时段(例如，第五水平时段5H)起的三个水平时段之前的水平时段(例如，第二水平时段2H)中被重置。

第一地址重新计算电路145可基于从第一地址生成电路143提供的输入行地址IR_ADD和从缓冲器142提供的第一调整值的集合TVS1来生成重新计算的行地址。在一些示例实施例中，当图像传感器(图1的100)支持如参照图9A至图9H所描述的快速读出时，布置在至少两个行中的子像素可被同时读出。因此，第一地址重新计算电路145可生成至少两个重新计算的行地址。

第二CIT CIT2可在第K+1帧之前(例如，第K帧)被提供给第二地址生成电路144，并且与第二CIT CIT2对应的第二调整值的集合TVS2可被提供给第二地址重新计算电路146。第二地址生成电路144和第二地址重新计算电路146的操作分别类似于第一地址生成电路143和第一地址重新计算电路145的操作。

地址输出电路147可在每个帧中交替地将由第一地址生成电路143和第一地址重新计算电路145生成的重置时序信号、读出时序信号和重新计算的行地址以及由第二地址生成电路144和第二地址重新计算电路146生成的重置时序信号、读出时序信号和重新计算的行地址提供给行驱动器120。

例如，地址输出电路147可在第K-1帧中将由第一地址生成电路143生成的重置时序信号提供给行驱动器120，并且在第K帧中将由第一地址生成电路143和第一地址重新计算电路145生成的读出时序信号和重新计算的行地址提供给行驱动器120。另外，地址输出电路147可在第K帧中将由第二地址生成电路144生成的重置时序信号提供给行驱动器120，并且在第K+1帧中将由第二地址生成电路144和第二地址重新计算电路146生成的读出时序信号和重新计算的行地址提供给行驱动器120。因此，如图13中所示，当CIT被改变时，改变后的CIT可立即应用于下一帧，从而防止或减少死帧的发生。

图12A至图12C示出根据一些示例实施例的时序生成器的地址计算方法。

图12A示出在CIT是1或3时的情况，图12B示出在CIT是2时的情况，并且图12C示出在CIT是4或更大时的情况。假设像素包括以2×2矩阵布置的四个子像素。图12A至图12C示出当布置在两个不相邻行中的子像素以如参照图9A至图9H所描述的快速读出被同时读出时执行的地址计算方法。地址计算方法将参照图9A至图9H被一起描述。

参照图12A，由地址生成电路(例如，图11的第一地址生成电路143或第二地址生成电路144)生成的输入行地址IR_ADD可具有从0逐一增加的值。输入行地址IR_ADD可指示用于在每个水平时段中顺序地选择设置在像素阵列(图9A至图9H中的110)中的多个行(例如，第一行Row1至第八行Row8)的值。

当CIT是1或3时，调整值的集合TVS可以是如所示的0,-1,2,1,3,2,5,4。地址重新计算电路(例如，图11的第一地址重新计算电路145或第二地址重新计算电路146)可将通过从输入行地址IR_ADD减去对应调整值而获得的值生成为第一重新计算的行地址RR_ADD_0，并且将通过将4加到第一重新计算的行地址RR_ADD_0而计算的值生成为第二重新计算的行地址RR_ADD_1。第一重新计算的行地址RR_ADD_0可以是0,2,0,2,1,3,1,3，并且第二重新计算的行地址RR_ADD_1可以是4,6,4,6,5,7,5,7。当第一重新计算的行地址RR_ADD_0是“0”时，像素阵列110中的第一行Row1被指示，并且当第二重新计算的行地址RR_ADD_1是“4”时，像素阵列110中的第五行Row5被指示。

E_O相位指示设置在由第一重新计算的行地址RR_ADD_0和第二重新计算的行地址RR_ADD_1指示的行中的子像素之中的布置在奇数编号的列中的子像素或布置在偶数编号的列中的子像素。当E_O相位是偶数(E)时，布置在偶数编号的列中的子像素可被读取，并且当E_O相位是奇数(O)时，布置在奇数编号的列中的子像素可被读出。

例如，当输入地址IR_ADD是“0”时，第一重新计算的行地址RR_ADD_0是“0”，并且第二重新计算的行地址RR_ADD_1是“4”，并且E_O相位是偶数(E)。因此，在第一水平时段中，布置在第一行和第五行的偶数编号的列中的第一像素PX1和第三像素PX3的第一绿色子像素Gr1和Gr3可被同时读取。

当输入地址IR_ADD是“1”时，第一重新计算的行地址RR_ADD_0是“2”，第二重新计算的行地址RR_ADD_1是“6”，并且E_O相位是偶数(E)。因此，在第二水平时段中，布置在第三行和第七行的偶数编号的列中的第二像素PX2和第四像素PX4的第一绿色子像素Gr2和Gr4可被同时读取。

当输入地址IR_ADD是“2”时，第一重新计算的行地址RR_ADD_0是“0”，并且第二重新计算的行地址RR_ADD_1是“4”，并且E_O相位是奇数(O)。因此，在第三水平时段中，布置在第一行和第五行的奇数编号的列中的第一像素PX1和第三像素PX3的红色子像素R1和R3可被同时读取。

当输入地址IR_ADD是“3”时，第一重新计算的行地址RR_ADD_0是“2”，第二重新计算的行地址RR_ADD_1是“6”，并且E_O相位是奇数(O)。因此，在第四水平时段中，布置在第三行和第七行的奇数编号的列中的第二像素PX2和第四像素PX4的红色子像素R2和R4可被同时读取。

在第五水平时段中，布置在第二行和第六行的偶数编号的列中的第一像素PX1和第三像素PX3的蓝色子像素B1和B3可被同时读取；在第六水平时段中，布置在第四行和第八行的偶数编号的列中的第二像素PX2和第四像素PX4的蓝色子像素B2和B4可被同时读取；在第七水平时段中，布置在第二行和第六行的奇数编号的列中的第一像素PX1和第三像素PX3的第二绿色子像素Gb1和Gb3可被同时读取；并且在第八水平时段中，布置在第四行和第八行的奇数编号的列中的第二像素PX2和第四像素PX4的第二绿色子像素Gb2和Gb4可被同时读取。

如上所述，当CIT被设置为1或3时，子像素可在每个水平时段中从连接到同一列线的两个邻近像素(例如，第一像素PX1和第二像素PX2或者第三像素PX3和第四像素PX4)被交替地读取。

参照图12B，输入行地址IR_ADD可具有逐一增加的值。当CIT是2时，调整值的集合可以是如所示的0,1,0,1,3,4,3,4。通过从输入行地址IR_ADD减去调整值而获得的值可被生成为第一重新计算的行地址RR_ADD_0，并且通过将4加到第一重新计算的行地址RR_ADD_0而获得的值可被生成为第二重新计算的行地址RR_ADD_1。

如所示，第一重新计算的行地址RR_ADD_0是0,0,2,2,1,1,3,3，并且第二重新计算的行地址RR_ADD_1是4,4,6,6,5,5,7,7，并且E_O相位可在每个水平时段中被改变。因此，在第一水平时段中，布置在第一行和第五行的偶数编号的列中的第一像素和第三像素的第一绿色子像素Gr1和Gr3可被读出；在第二水平时段中，布置在第一行和第五行的奇数编号的列中的红色子像素R1和R3可被读取；在第三水平时段中，布置在第三行和第七行的偶数编号的列中的第二像素和第四像素的第一绿色子像素Gr2和Gr4可被读出；并且在第四水平时段中，布置在第三行和第七行的奇数编号的列中的第二像素和第四像素的红色子像素R2和R4可被读出。另外，在第五水平时段中，布置在第二行和第六行的偶数编号的列中的第一像素和第三像素的蓝色子像素B1和B3可被读出；在第六水平时段中，布置在第二行和第六行的奇数编号的列中的第一像素和第三像素的第二绿色子像素Gb1和Gb3可被读出；在第七水平时段中，布置在第四行和第八行的偶数编号的列中的第二像素和第四像素的蓝色子像素B2和B4可被读出；并且在第八水平时段中，布置在第四行和第八行的奇数编号的列中的第二像素和第四像素的第二绿色子像素Gb2和Gb4可被读出。

当CIT被设置为2时，子像素可每两个水平时段从连接到同一列线的两个邻近像素(例如，第一像素PX1和第二像素PX2或者第三像素PX3和第四像素PX4)被交替地读出。参照图12C，输入行地址IR_ADD可具有逐一增加的值。当CIT大于或等于4时，调整值的集合可以是如所示的0,1,1,2,2,3,3,4。通过从输入行地址IR_ADD减去调整值而获得的值可被生成为第一重新计算的行地址RR_ADD_0，并且通过将4加到第一重新计算的行地址RR_ADD_0而获得的值可被生成为第二重新计算的行地址RR_ADD_1。

如所示，第一重新计算的行地址RR_ADD_0是0,0,1,1,2,2,3,3，第二经重新计算的行地址RR_ADD_1是4,4,5,5,6,6,7,7，并且E_O相位可在每一水平时段中改变。因此，在第一水平时段中，布置在第一行和第五行的偶数编号的列中的第一像素和第三像素的第一绿色子像素Gr1和Gr3可被读出；在第二水平时段中，布置在第一行和第五行的奇数编号的列中的第一像素和第三像素的红色子像素R1和R3可被读出；在第三水平时段中，布置在第二行和第六行的偶数编号的列中的第一像素和第三像素的蓝色子像素B1和B3可被读出；并且在第四水平时段中，布置在第二行和第六行的奇数编号的列中的第一像素和第三像素的第二绿色子像素Gb1和Gb3可被读出。另外，在第五水平时段中，布置在第三行和第七行的偶数编号的列中的第二像素和第四像素的第一绿色子像素Gr2和Gr4可被读出；在第六水平时段中，布置在第三行和第七行的奇数编号的列中的第三像素和第七像素的红色子像素R2和R4可被读出；在第七水平时段中，布置在第四行和第八行的偶数编号的列中的第二像素和第四像素的蓝色子像素B2和B4可被读出；并且在第八水平时段中，布置在第四行和第八行的奇数编号的列中的第二像素和第四像素的第二绿色子像素Gb2和Gb4可被读出。

当CIT被设置为4或更大时，四个子像素可从连接到同一列线的两个邻近像素(例如，第一像素PX1和第二像素PX2或者第三像素PX3和第四像素PX4)之中的一个像素被顺序地读取，并且然后其他四个子像素可从另一像素被顺序地读取。

图13是用于描述根据一些示例实施例的根据图像传感器中的曝光时间设置值的改变的重置和读出的时序图。

参照图13，CIT可在第一帧时段内被设置为8。可从快门帧时段对像素阵列(图1的110)的多个行顺序地执行第一重置，并且可在第一帧时段中对多个行顺序地执行第一读出。这里，第一重置(重置1)和第一读取(读出1)表示基于由第一地址重新计算电路(图11的145)生成的重新计算的行地址执行的子像素的重置和读出。在第一帧(帧1)中，子像素可根据如参照图8D所描述的第三模式(模式3)而被读出。

CIT可被改变为1，并且因此，第二重置(重置2)可从第一帧时段被执行，并且第二读出(读出2)可在第二帧(帧2)时段期间被执行。这里，第二重置和第二读出表示基于由第二地址重新计算电路(图11的146)生成的重新计算的行地址执行的子像素的重置和读出。在第二帧中，子像素可根据如参照图8A所描述的第一模式(模式1)而被读出。

CIT可被改变为2，并且因此，第一重置可从第二帧时段被执行，并且第一读出可在第三帧(帧3)时段期间被执行。在第三帧时段中，子像素可根据如参照图8B所描述的第二模式(模式2)而被读出。

当将CIT被改变为12时，第二重置可从第三帧时段被执行，并且第二读出可在第四帧(帧4)时段期间被执行。在第四帧时段中，子像素可根据第三模式而被读出。

当时序生成器(图1中的140)包括两组地址生成电路(例如，图11的第一地址生成电路143和图11的第一地址重新计算电路145以及图11的第二地址生成电路144和图11的第二地址重新计算电路146)，并且CIT通过交替地使用两组地址生成电路而被改变，改变的CIT可被立即应用于下一帧。因此，尽管CIT改变，死帧的发生也可被防止或减少。

图14是根据一些示例实施例的包括图像传感器的电子装置1000的示意性框图。

参照图14，电子装置1000可包括图像传感器1100、应用处理器(AP)1200和照度传感器1300。

AP 1200可将控制图像传感器1100的操作的控制信号提供给图像传感器1100。例如，控制信号的传输可基于以I2C为基础的接口而被执行。控制信号可包括曝光时间设置值(例如，CIT)。控制信号还可包括图像传感器1100的配置数据(诸如，镜头阴影校正值、串扰系数和/或增益)。

图像传感器1100可通过基于接收到的控制信号捕获对象的图像来生成图像数据IDT。图像数据IDT可包括静止图像和运动图像。图像传感器1100可对图像数据IDT执行信号处理(诸如图像质量补偿、合并和/或缩小)，并且图像质量补偿可包括例如黑电平补偿、镜头阴影补偿、串扰补偿和/或坏像素校正。

图像传感器1100可将图像数据IDT或信号处理后的图像数据发送到应用处理器1200。图像数据IDT可使用例如基于移动工业处理器接口(MIPI)的相机串行接口(CSI)而被发送，但一些示例实施例不限于此。

应用处理器1200可对接收到的图像数据IDT执行坏像素校正、3A调整(自动聚焦校正、自动白平衡、自动曝光)、降噪、锐化、伽马控制、还原马赛克、去马赛克、分辨率缩放(视频/预览)、高动态范围(HDR)处理等。

照度传感器1300可感测电子装置1000的周围照度并生成照度信息IF_L。照度信息IF_L可包括照度值。

根据一些示例实施例，应用处理器1200可从外部照度传感器接收关于电子装置1000的周围照度的照度信息IF_L，并基于照度信息IF_L来调整曝光时间设置值(例如，CIT)。例如，应用处理器1200可基于照度信息IF_L每帧改变CIT。作为另一示例，每当包括在照度信息IF_L中的照度值改变超过特定范围时，应用处理器1200可改变CIT；当照度减小时，应用处理器1200可通过设置相对大的CIT来增加曝光时间，并且当照度增加时，应用处理器1200可通过设置相对小的CIT来减少曝光时间。

应用处理器1200将曝光时间设置值(例如，CIT)作为控制信号发送到图像传感器1100，并且曝光时间设置值可被存储在寄存器存储体141中。

如参照图11至图12C所描述的，曝光时间设置值可被用于在时序控制器140中生成重置时序信号和重新计算的行地址(例如，第一重新计算的行地址RR_ADD_0和第二重新计算的行地址RR_ADD_1)。像素阵列(图1的110)的多个行的曝光时间可根据曝光时间设置值而被设置，并且像素阵列110的多个行的重置顺序和读出顺序以及它们的重置时间和读出时间可根据曝光时间设置值而被确定。

参照图1至图13描述的图像传感器100可被应用于图像传感器1100。像素阵列具有共享的像素结构，并且列方向上的两个邻近像素的多个子像素的重置和读出顺序可根据曝光时间设置值而被改变(调整)，并且第二像素的子像素可在第一像素的子像素被读出的水平时段中被重置，并且第一像素的另一子像素可在第二像素的子像素被读出的水平时段中被重置。在第一像素和第二像素每至少一个水平时段交替地执行子像素的重置和子像素的读出时，对曝光时间设置的限制可被消除或减少，并且可根据需要设置最小曝光时间。因此，即使在超高光环境中，图像传感器1100的动态范围也可被增加。

图像传感器100(或在此论述的其他电路***(例如，行驱动器120、ADC电路130、时序控制器140、图像转换电路150、存储器160、寄存器存储体141、缓冲器142、第一地址生成电路143、第二地址生成电路144、第一地址重新计算电路145、第二地址重新计算电路146、地址输出电路147、电子装置1000、AP 1200和照度传感器1300))可包括包含逻辑电路、硬件/软件组合(诸如，执行软件的处理器)或它们的组合的硬件。例如，处理电路***更具体地可包括但不限于中央处理器(CPU)、算术逻辑单元(ALU)、数字信号处理器、微计算机、现场可编程门阵列(FPGA)、片上***(SoC)、可编程逻辑单元、微处理器、专用集成电路(ASIC)等。

虽然已经参照发明构思的示例性实施例具体示出并描述了发明构思，但是将理解，在不脱离权利要求的精神和范围的情况下，可在形式和细节上做出各种改变。

Claims (20)

1.一种图像传感器，包括：

像素阵列，包括连接到同一列线的第一像素和第二像素，第一像素包括共享第一浮置扩散节点的N个子像素，并且第二像素包括共享第二浮置扩散节点的N个子像素，其中，N是大于或等于二的正整数；

时序生成器，被配置为根据曝光时间设置值来改变包括在第一像素和第二像素中的2N个子像素的重置顺序和读出顺序，并且根据改变后的重置顺序和读出顺序来输出行地址；以及

行驱动器，被配置为基于行地址来驱动像素阵列。

2.根据权利要求1所述的图像传感器，其中，时序生成器被配置为改变所述2N个子像素的重置顺序和读出顺序，使得：在第一水平时段中，第一像素的第一子像素被读出并且第二像素的第二子像素被重置；并且，在第二水平时段中，第二像素的第二子像素被读出并且第一像素的第三子像素被重置。

3.根据权利要求1所述的图像传感器，其中，第一像素还包括：

第一重置晶体管，被配置为响应于有效电平的第一重置信号而将重置电压提供给第一浮置扩散节点；

第一驱动晶体管，被配置为生成与第一浮置扩散节点的电位对应的第一像素信号；以及

第一选择晶体管，被配置为响应于有效电平的第一选择信号而将第一像素信号输出到列线，

其中，基于第一像素的子像素被重置，第一选择晶体管响应于无效电平的第一选择信号而被截止。

4.根据权利要求3所述的图像传感器，其中，基于第一像素的子像素被读出，第一选择晶体管响应于有效电平的第一选择信号而被导通，并且第一重置晶体管响应于无效电平的第一重置信号而被截止。

5.根据权利要求1所述的图像传感器，其中，

在第一水平时段中，第一像素的第一子像素被读出并且第二像素的第二子像素被重置，并且

在第二水平时段中，第二像素的第二子像素被读出，并且第一像素的第三子像素被重置。

6.根据权利要求5所述的图像传感器，其中，在第二像素的第二子像素被重置之后并且在第二像素的第二子像素被读出之前，第二像素的第四子像素和第一像素的第五子像素被重置。

7.根据权利要求5所述的图像传感器，其中，基于曝光时间设置值具有第一值，第二水平时段在第一水平时段之后。

8.根据权利要求5所述的图像传感器，其中，基于曝光时间设置值具有第二值，在第一水平时段与第二水平时段之间的第三水平时段中，第一像素的第四子像素被读出，并且第二像素的第五子像素被重置。

9.根据权利要求5所述的图像传感器，其中，基于曝光时间设置值具有第三值，在第一水平时段之后的第三水平时段中，第一像素的第四子像素被重置并且第二像素的第五子像素被读出，并且在第三水平时段之后的第四水平时段中，第一像素的第六子像素被读出并且第二像素的第七子像素被重置，并且

第二水平时段在第四水平时段之后。

10.根据权利要求1所述的图像传感器，其中，时序生成器包括：

寄存器，被配置为存储曝光时间设置值和与多个曝光时间设置值对应的多个调整值的集合；以及

地址生成电路，被配置为基于曝光时间设置值来生成参考地址，并且通过将与曝光时间设置值对应的调整值的集合应用于参考地址，根据所述2N个子像素的改变后的重置顺序和读出顺序来生成重新计算的行地址。

11.根据权利要求10所述的图像传感器，其中，时序生成器还包括：双缓冲器，被配置为：

从寄存器接收与第一帧对应的第一曝光时间设置值和第一调整值的集合，以及与第二帧对应的第二曝光时间设置值和第二调整值的集合，并且

响应于更新时序信号，将第一曝光时间设置值和第一调整值的集合或者第二曝光时间设置值和第二调整值的集合发送到地址生成电路。

12.根据权利要求1所述的图像传感器，还包括：图像数据转换电路，被配置为将根据从像素阵列输出的像素信号生成的图像数据存储在行缓冲器中，并且将图像数据转换为拜耳图案的图像数据。

13.根据权利要求1至12中的任一项所述的图像传感器，其中，所述N个子像素以2×2矩阵布置。

14.根据权利要求13所述的图像传感器，其中，布置在第一对角线方向上的两个子像素将不同频带的光学信号转换为电信号，并且

布置在第二对角线方向上的其他两个子像素将同一频带的光学信号转换为电信号。

15.一种图像传感器，包括：

像素阵列，包括以矩阵布置的多个像素，所述多个像素各自包括共享浮置扩散节点的N个子像素，其中，N是大于或等于2的整数；

时序生成器，被配置为根据曝光时间设置值来设置2N个子像素的重置顺序和读出顺序，使得：当设置在所述多个像素中的在列方向上邻近的第一像素和第二像素中的所述2N个子像素被顺序地读出的同时，在第一水平时段中，第一像素的第一子像素被读出并且第二像素的第二子像素被重置，并且在第二水平时段中，第二像素的第二子像素被读出，并且第一像素的第三子像素被重置；以及

行驱动器，被配置为根据所述2N个子像素的重置顺序和读出顺序，基于由时序生成器提供的行地址来驱动像素阵列。

16.根据权利要求15所述的图像传感器，其中，基于曝光时间设置值被设置为第一值，第二水平时段在第一水平时段之后。

17.根据权利要求15所述的图像传感器，其中，当曝光时间设置值被设置为第二值时，在第一水平时段与第二水平时段之间的第三水平时段中，第一像素的第四子像素被读出，并且第二像素的第五子像素被重置。

18.一种电子装置，包括：

图像传感器，包括包含多个像素的像素阵列，并且被配置为基于由像素阵列接收到的光学信号来生成图像数据；以及

应用处理器，被配置为基于指示周围照度的照度信息来生成曝光时间设置值，并且将曝光时间设置值发送到图像传感器，

其中，所述多个像素包括连接到同一列线的第一像素和第二像素，并且第一像素和第二像素各自包括共享浮置扩散节点的多个子像素，并且

第一像素和第二像素的所述多个子像素的重置顺序和读出顺序根据曝光时间设置值而被改变。

19.根据权利要求18所述的电子装置，其中，图像传感器还包括寄存器存储体和时序生成器，寄存器存储体被配置为存储曝光时间设置值，时序生成器被配置为基于曝光时间设置值来确定第一像素和第二像素的所述多个子像素的重置顺序和读出顺序。

20.根据权利要求18所述的电子装置，其中，

图像传感器还被配置为确定所述多个子像素的重置顺序和读出顺序，使得在第一时段中，第一像素的第一子像素被读出并且第二像素的第二子像素被重置，并且

在第二时段中，第二像素的第二子像素被读出，并且第一像素的第三子像素被重置。