CN116472686A - 以太网网络中的稳健链路同步 - Google Patents

以太网网络中的稳健链路同步 Download PDF

Info

Publication number
CN116472686A
CN116472686A CN202180078561.1A CN202180078561A CN116472686A CN 116472686 A CN116472686 A CN 116472686A CN 202180078561 A CN202180078561 A CN 202180078561A CN 116472686 A CN116472686 A CN 116472686A
Authority
CN
China
Prior art keywords
network interface
interface device
synchronization
signal
transmit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180078561.1A
Other languages
English (en)
Inventor
戴绍安
冯汉威
吴兴
吴丹策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marvell Asia Pte Ltd
Original Assignee
Marvell Asia Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell Asia Pte Ltd filed Critical Marvell Asia Pte Ltd
Publication of CN116472686A publication Critical patent/CN116472686A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/043—Pseudo-noise [PN] codes variable during transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

第二设备接收由第一设备传送的第一同步信号，以用于训练第二设备与第一设备之间的同步。然后，第二设备将一个或多个初始同步响应信号传送到第一设备。一个或多个初始同步响应信号来自于第二设备被配置成向第一设备传送的固定数目的同步响应信号之中。在一个或多个初始同步响应信号的传输之后，第二设备接收来自第一设备的第二同步信号。在接收到第二同步信号之后，第二设备继续向第一设备传输同步响应信号，直到固定数目的同步响应信号从第二设备被传送到第一设备。

Description

以太网网络中的稳健链路同步
相关申请的交叉引用
本申请要求于2020年09月25日提交的、题目为“Enhancing Robustness of LinkSynchronization in Automotive Ethernet”的美国临时专利申请号63/083630的权益，在此通过引用以其整体并入本文。
技术领域
本公开总体涉及以太网通信***，并且更具体地涉及训练在噪声环境中操作的以太网通信***中的网络设备之间的同步。
背景技术
诸如高级机动车的现代交通工具已经开始使用机动车以太网技术，以通过交通工具内的有线物理网络连接组件。机动车以太网网络的一个重要要求是以太网网络的组件的启动时间。通常，交通工具网络组件需要在交通工具启动后的一定时间段内(例如，在交通工具启动后的一百或几百毫秒内)链接并且可操作，以允许交通工具在交通工具启动后一定时间内(诸如不超过两秒)完全可操作。通常机动车应用中的链接过程包括跟随有训练阶段的同步阶段。在同步阶段期间，作为主设备操作的设备顺序地传送一个或多个同步信号，其中传输暂停将同步信号的相应传输分开。当作为从设备操作的设备检测到由主设备传送的同步信号时，从设备向主设备传送同步响应信号。在主设备检测到来自从设备的同步响应信号之后，主设备停止向从设备传输其同步信号。在主设备和从设备之间的该同步信号交换完成之后，主设备通过向从设备传送训练信号来发起链接过程的训练阶段。
然而，在一些情况下，主设备可能错过对由从设备传送的同步信号的检测，例如由于可能暂时存在于主设备和从设备之间的链路上的瞬态噪声。在该情况下，主设备将继续同步信号的传输，例如直到在主设备处设置的计时器的终止。因为从设备处于训练模式，所以从设备将不再向主设备传送同步信号。主设备和从设备之间的链接因此将失败并且将被重新启动，这又可能导致违反机动车网络的链接定时要求。由于主设备错过对同步信号的检测而导致链接失败的可能性，随着主设备和从设备之间的链路的物理长度(例如，电缆长度)增加而变大；换句话说，较长的以太网电缆更容易受到机动车网络中可能存在的噪声的影响，这又可能影响在链路伙伴之间同步定时的能力。
发明内容
在一个实施例中，一种用于训练第一网络接口设备与第二网络接口设备之间的同步的方法包括：在第二网络接口设备处接收由第一网络接口设备传送的第一同步信号，该同步信号用于训练第二网络接口设备与第一网络接口设备之间的同步；响应于接收到来自第一网络接口设备的第一同步信号，利用第二网络接口设备向第一网络接口设备传送一个或多个初始同步响应信号，一个或多个初始同步响应信号来自于第二网络接口设备被配置成向第一网络接口设备传送的固定数目的同步响应信号之中；在一个或多个初始同步响应信号的传输之后，接收来自第一网络接口设备的第二同步信号；以及在接收到第二同步信号之后，继续从第二网络接口设备向第一网络接口设备传输同步响应信号，直到固定数目的同步响应信号从第二网络接口设备被传送到第一网络接口设备。
在另一个实施例中，一种装置包括第二网络接口设备，以用于经由网络链路将该装置与第一网络接口设备耦合。第二网络接口设备包括在一个或多个IC设备上实现的物理层(PHY)处理器，物理层(PHY)处理器被配置成：接收由第一网络接口设备传送的第一同步信号，第一同步信号用于训练第二网络接口设备与第一网络接口设备之间的同步；响应于接收到来自第一网络接口设备的第一同步信号，向第一网络接口设备传送一个或多个初始同步响应信号，一个或多个初始同步响应信号来自于第二网络接口设备被配置成向第一网络接口设备传送的固定数目的同步响应信号之中；在一个或多个初始同步响应信号的传输之后，接收来自第一网络接口设备的第二同步信号；以及在接收到第二同步信号之后，继续向第一网络接口设备传输同步响应信号，直到固定数目的同步响应信号从第二网络接口设备被传送到第一网络接口设备。
附图说明
图1是根据一个实施例的示例***的框图，其中从设备被配置成在主设备与从设备之间的同步程序建立期间传送多个同步响应信号。
图2是根据一个实施例的、在图1的主设备与从设备之间的链路建立的同步阶段期间执行的、同步信号交换序列的示例定时图。
图3是根据一个实施例的、在图1的***的主设备与从设备之间的链路建立过程的同步阶段期间执行的同步序列的图。
图4是图示根据一个实施例的、在图1的主设备与从设备之间的同步程序期间的示例状态和状态转换的状态图。
图5是根据一个实施例的、用于训练图1的主设备与从设备之间的同步的示例方法的流程图。
具体实施方式
在下面描述的各种实施例中，以太网网络中的第一网络设备(例如，主设备)与第二网络设备(例如，从设备)之间的链路建立包括：从从设备向主设备传输多个同步信号。例如在主设备与从设备之间的链路上存在瞬态噪声的情况下，从从设备向主设备传输多个同步信号增加了主设备检测到来自从设备的同步信号的概率。例如，在一个实施例中，如果主设备由于例如主设备与从设备之间的链路上的瞬态噪声而错过对来自从设备的一个或多个初始同步信号的检测，则主设备将检测到由从设备传送的多个同步信号中的后续同步信号。因此，在至少一些实施例中，从从设备向主设备传输多个同步信号，减少或消除了在主设备和从设备之间执行的链路建立程序中链接失败的几率。
在一个实施例中，从设备被配置成向主设备传送预定的固定数目的同步信号。在一些场景中，在一个实施例中，在将来自于固定的预定数目的同步信号之中的一个或多个初始同步信号传输到主设备之后，从设备接收来自主设备的同步信号。在一个实施例中，在将一个或多个初始同步信号传输到主设备之后，接收到来自主设备的同步信号通常表示：主设备错过了对来自从设备的一个或多个初始同步信号的检测。响应于在将一个或多个初始同步信号传输到主设备之后接收到来自主设备的同步信号，从设备继续向主设备传输多个同步响应信号，直到预定的固定数目的同步信号从从设备被传送到主设备。在一个实施例中，从设备继续向主设备传输预定的固定数目的同步响应信号，而不重新开始向主设备传输预定的固定数目的同步信号。在一个实施例中，继续向主设备传输同步信号而不重新开始向主设备传输预定的固定数目的同步信号，确保了预定的固定数目的同步响应信号的传输不会由于对来自主设备的同步信号的错误检测而重新开始。
图1是根据一个实施例的示例***的框图，其中从设备被配置成在主设备与从设备之间的链路建立中的同步程序期间传送多个同步信号。***100包括第一网络接口设备102，第一网络接口设备102经由网络链路106耦合到第二网络接口设备104。在一个实施例中，第一网络接口设备102和第二网络接口设备104通常被配置成根据机动车以太网标准(诸如IEEE 802.3标准)进行操作。在另一个实施例中，第一网络接口设备102和第二网络接口设备104通常被配置成根据一个或多个其他适当的通信协议进行操作。
在一个实施例中，第一网络接口设备102和第二网络接口设备104与机动车网络***的电子设备相关联。仅作为示例，在一个实施例中，第一网络接口设备102与机动车中的附件设备(诸如相机或远程信息处理无线电设备)相关联，并且第二网络接口设备104与机动车中的中央处理单元相关联。在其他实施例中，第一网络接口设备102和/或第二网络接口设备104与机动车中的其他适当的电子设备相关联，诸如机动车中的信息娱乐设备、传感器设备(例如，激光雷达设备、雷达、音频传感器、视频传感器、接近传感器等)、控制设备等。在一个实施例中，网络接口设备102与网络接口设备104之间的网络链路106包括单个双绞线铜链路。在另一个实施例中，网络链路106是不同于单个双绞线铜链路的适当链路。例如，在各种实施例中，网络链路106是多对铜链路、光学链路、光纤链路、射频塑料波导链路等。在一些实施例中，第一网络接口设备102和第二网络接口设备104被用在机动车网络之外的网络中。例如，在一些实施例中，第一网络接口设备102和第二网络接口设备104被用在工业或过程工业网络中。
网络接口设备102包括一个或多个物理层(PHY)处理器130(为了简洁，在本文中有时被称为“PHY处理器130”)。PHY处理器130包括收发器180，收发器180被配置成在链路106上传送和接收信号。在一个实施例中，网络接口设备102还包括耦合到PHY处理器130的一个或多个介质访问控制(MAC)处理器132(为了简洁，在本文中有时被称为“MAC处理器132”)。在另一个实施例中，网络接口设备102省略了MAC处理器132。例如，在一个实施例中，MAC处理器132在网络接口设备102外部。在MAC处理器132在网络接口设备102外部的各种实施例中，MAC处理器132可以与PHY处理器130共同位于相同印刷电路板(PCB)上，或者可以位于与PHY处理器130分开的PCB上。
根据一个实施例，PHY处理器130包括一个或多个编码器设备(未示出)、加扰器设备(未示出)和调制器(未示出)，以用于编码、加扰和调制数据作为生成传输信号的一部分。根据一个实施例，PHY处理器130还包括解调器(未示出)、解扰器设备(未示出)和一个或多个解码器设备(未示出)，以用于解调、解扰和解码作为生成接收数据的一部分。在一些实施例中，PHY处理设备130还包括模数转换器(以下称为“ADC”，未示出)，模数转换器将经由通信介质接收的模拟信号转换为数字信号。在一些实施例中，PHY处理器130还包括数字信号处理器(以下称为“DSP”，未示出)，数字信号处理器处理数字信号以生成对应于调制符号的信号，调制符号然后由解调器(未示出)解调。
网络接口设备102使用被配置成如下所述那样操作的一个或多个集成电路(IC)来进行实现。例如，PHY处理器130可以至少部分地被实现在第一IC上，并且MAC处理器132可以至少部分地被实现在第二IC上。作为另一个示例，PHY处理器130的至少一部分和MAC处理器132的至少一部分可以被实现在单个IC上。例如，网络接口设备102可以使用片上***(SoC)来进行实现，其中SoC包括PHY处理器130的至少一部分和MAC处理器132的至少一部分。在各种IC组件被实现在不同IC上的一个实施例中，IC可以被封装在一起以形成单个网络接口设备。
网络接口设备104包括一个或多个物理层(PHY)处理器150(为了简洁，在本文中有时被称为“PHY处理器150”)。PHY处理器150包括收发器190，收发器190被配置成在链路106上传送和接收信号。在一个实施例中，网络接口设备104还包括耦合到PHY处理器150的一个或多个介质访问控制(MAC)处理器152(为了简洁，在本文中有时被称为“MAC处理器152”)。在另一个实施例中，网络接口设备104省略了MAC处理器152。例如，在一个实施例中，MAC处理器152在网络接口设备104外部。在MAC处理器152在网络接口设备104外部的各种实施例中，MAC处理器152可以与PHY处理器150共同位于相同印刷电路板(PCB)上，或者可以位于与PHY处理器150分开的PCB上。
根据一个实施例，PHY处理器150包括一个或多个编码器设备(未示出)、加扰器设备(未示出)和调制器(未示出)，以用于编码、加扰和调制数据作为生成传输信号的一部分。根据一个实施例，PHY处理器150还包括解调器(未示出)、解扰器设备(未示出)和一个或多个解码器设备(未示出)，以用于解调、解扰和解码作为生成接收数据的一部分。在一些实施例中，PHY处理器150还包括模数转换器(下文称为“ADC”，未示出)，模数转换器将经由通信介质接收的模拟信号转换为数字信号。在一些实施例中，PHY处理器150还包括数字信号处理器(以下称为“DSP”，未示出)，数字信号处理器处理数字信号以生成对应于调制符号的信号，调制符号然后由解调器(未示出)解调。
网络接口设备104使用被配置成如下所述那样操作的一个或多个集成电路(IC)来进行实现。例如，PHY处理器150可以至少部分地被实现在第一IC上，并且MAC处理器152可以至少部分地被实现在第二IC上。作为另一个示例，PHY处理器150的至少一部分和MAC处理器152的至少一部分可以被实现在单个IC上。例如，网络接口设备104可以使用片上***(SoC)来进行实现，其中SoC包括PHY处理器150的至少一部分和MAC处理器152的至少一部分。在各种IC组件被实现在不同IC上的一个实施例中，IC可以被封装在一起以形成单个网络接口设备。
在各种实施例中，***100中的PHY处理器(例如，PHY处理器130、150)可以被配置为主PHY处理器或从PHY处理器。在一个实施例中，主PHY处理器使用自由运行的本地时钟来确定发射器操作的定时。从PHY处理器从主PHY处理设备接收的信号恢复时钟，并且使用接收的信号来确定发射器操作的定时。此外，主PHY处理器和从PHY处理器被配置成：在进入正常数据传输阶段之前，在同步阶段期间，将它们的时钟和发射器操作的定时同步。在各种实施例中，机动车网络中的传感器之间的同步确保了：来自分布在交通工具中的多个各种传感器的输入可以被组合成影响交通工具的事件的准确综合表示。作为示例，在一个实施例中，网络接口设备102(在本文中有时被称为“主网络接口设备102”)的PHY处理器130被配置为主PHY处理器(在本文中有时被称为“主PHY处理器130”)，并且网络接口设备104(在本文中有时被称为“从网络接口设备104”)的PHY处理器150被配置为从PHY处理器(在本文中有时被称为“从PHY处理器150”)。
在一个实施例中，主PHY处理器130包括链路同步控制器182和同步信号检测器184。在一个实施例中，链路同步控制器182被配置成生成一个或多个同步信号186，以使得从PHY处理器150能够将操作与主PHY处理器130同步。在一个实施例中，收发器180被配置成：在网络接口设备102与网络接口设备104之间的链路建立的同步阶段期间，在网络链路106上将一个或多个同步186传送到从PHY处理器150。在一个实施例中，收发器180还被配置成：在网络接口设备102与网络接口设备104之间的链路建立的同步阶段期间，在网络链路106上接收来自从PHY处理器150的一个或多个同步信号。在一个实施例中，同步信号检测器184被配置成检测从从PHY处理器150接收的同步信号。例如，在一个实施例中，同步信号包括已知的周期性伪随机序列。在一个实施例中，同步信号检测器184被配置成：执行接收信号与已知周期性伪随机序列的相关(correlation)，并且如果相关结果高于检测阈值，则确定接收信号是同步信号。
在一个实施例中，链路同步控制器182和/或同步信号检测器184由处理器实现，该处理器被配置成执行存储在诸如RAM、ROM、闪存等的存储器设备(未示出)中的机器可读指令。在一个实施例中，链路同步控制器182和/或同步信号检测器184附加地或备选地包括硬件状态机，该硬件状态机被配置成生成和/或检测诸如本文描述的同步信号。
在一个实施例中，从PHY处理器150包括链路同步控制器192和同步信号检测器194。从PHY处理器150的收发器190被配置成：在网络接口设备102与网络接口设备104之间的链路建立的同步阶段期间，接收由主PHY处理器130传送的同步信号184。在一个实施例中，同步信号检测器194被配置成检测从主PHY处理器130接收的同步信号。例如，在一个实施例中，同步信号包括已知的周期性伪随机序列。在一个实施例中，同步信号检测器194被配置成：执行接收信号与已知周期性伪随机序列的相关(correlation)，并且如果相关结果高于检测阈值，则确定接收信号是同步信号。
响应于同步信号检测器184对同步信号的检测，链路同步控制器192被配置成向主PHY处理器130传送多个同步信号188(在本文中有时被称为“同步响应信号”)。例如，链路同步控制器192被配置成向主PHY处理器130传送固定数目的多个同步响应信号188。在一个实施例中，链路同步控制器192被配置成传送的固定数目的同步响应信号188是可在从PHY处理器150中配置和/或编程的。在至少一些实施例中，例如，在主PHY处理器130与从PHY处理器150之间的网络链路106上存在瞬态噪声的情况下，从从PHY处理器150向主PHY处理器130传输多个同步响应信号188，增加了在主PHY处理器130处检测到同步信号188的概率。
在一个实施例中，链路同步控制器192和/或同步信号检测器194由处理器实现，该处理器被配置成执行存储在诸如RAM、ROM、闪存等的存储器设备(未示出)中的机器可读指令。在一个实施例中，链路同步控制器192和/或同步信号检测器194附加地或备选地包括硬件状态机，该硬件状态机被配置成生成和/或检测诸如本文描述的同步信号。
图2是根据一个实施例的同步信号交换序列200的示例定时图。根据一个实施例，在用于在图1的***100的网络接口设备102和第二网络接口设备104之间建立通信链路的链路建立过程的同步阶段期间，执行同步信号交换序列200。为了便于说明，在图1的***100的上下文中描述同步信号交换序列200。在其他实施例中，在不同于图1的***100的***中建立通信链路的过程中利用同步信号交换序列200。
网络接口设备102的主PHY处理器130通过在链路106上向网络接口设备104的从PHY处理器150传送一个或多个同步信号210，来启动同步信号交换序列。在一个实施例中，一个或多个同步信号210对应于图1的一个或多个同步信号186。在一个实施例中，一个或多个同步信号210通常用于同步从PHY处理器150与主PHY处理器130的操作。在一个实施例中，每个相应的同步信号210包括由主PHY处理器130传送的伪随机序列。在另一个实施例中，每个相应的同步信号210包括不同于伪随机序列的适当的同步信号。在一个实施例中，主PHY处理器130被配置成传送一个或多个同步信号210，直到主PHY处理器130接收和检测到来自从PHY处理器150的同步响应信号。在一个实施例中，主PHY处理器130被配置成：响应于检测到来自从PHY处理器150的同步响应信号，停止同步信号210的传输，并且转换为链路建立过程的下一个阶段(例如，训练阶段)的状态，诸如链路建立过程的链路检查阶段的检查链路状态。
在一个实施例中，在从PHY处理器150检测到来自主PHY处理器130的同步信号210以前，从PHY处理器150处于信号检测等待模式。在一个实施例中，响应于检测到来自主PHY处理器130的同步信号210，从PHY处理器150发起同步信号212到主PHY处理器130的传输。在一个实施例中，每个相应的同步响应信号212包括由从PHY处理器150传送的伪随机序列。在另一个实施例中，每个相应的同步响应信号212包括不同于伪随机序列的适当的同步信号。在一个实施例中，从PHY处理器150向主PHY处理器130传送多个同步响应信号212。例如，从PHY处理器150被配置成向主PHY处理器130传送固定(例如，可配置和/或可编程)数目的同步响应信号212。在一个实施例中，例如，在链路106上存在噪声的情况下，从从PHY处理器150向主PHY处理器130传输多个同步信号212，增加了检测到由从PHY处理器150传送的同步响应信号212中的一个同步响应信号212的概率。例如，如果由于例如链路106中的噪声，主PHY处理器130未检测到初始的一个或多个同步响应信号212，则一旦链路106上的噪声消退，主PHY处理器130就可以检测到多个同步响应信号212中的后续的同步响应信号212。此外，在至少一些实施例中，因为在检测到同步响应信号212时，主PHY处理器130进入链路建立程序的下一个阶段，并且不期望接收来自从PHY处理器150的同步响应信号，因此，附加同步响应信号212的传输不会负面影响主PHY处理器130的操作或延迟链路建立的完成。在多个同步响应信号212到主PHY处理器130的传输完成时，从PHY处理器150转换到链路建立的下一个阶段，诸如链路建立的训练阶段。在一个实施例中，主PHY处理器130和从PHY处理器150然后被同步，并且准备开始链路建立的下一个阶段，诸如链路建立的训练阶段。
图3是根据一个实施例的在链路建立过程的同步阶段期间执行的同步序列300、350的图。在一个实施例中，同步信号传输序列300由图1的主PHY处理器130实现。在一个实施例中，同步信号传输序列350由图1的从PHY处理器150实现。在其他实施例中，同步序列300、350由不同于图1的主PHY处理器130和从PHY处理器150的设备实现。
同步序列300开始于主PHY处理器130处于传送禁用状态302。例如，主PHY处理器130在上电时启动传送禁用状态302。主PHY处理器130然后开始传输一个或多个同步信号，诸如一个或多个Tx_Send_S信号304。在传输一个或多个Tx_Send_S信号304中的每个Tx_Send_S信号之后，主PHY处理器130转换到信号检测等待(SIGDET_WAIT)状态306，并且针对暂停时间的持续时间保持在信号检测等待状态306，暂停时间的持续时间对应于信号检测等待时间段。在一个实施例中，信号检测等待时间段最大为4μs，如由IEEE 803.3ch标准所定义的。在另一个实施例中，信号检测等待时间段具有不同于4μs的适当的最大持续时间。在一个实施例中，如果在信号检测等待时间段期间，主PHY处理器130检测到来自从PHY处理器150的同步信号，则在一个实施例中，主PHY处理器130转换到暂停状态310以完成同步程序。在一个实施例中，作为网络接口设备102与网络接口设备104之间的链路建立的一部分，主PHY处理器130然后进入链路检查状态312以执行链路检查。另一方面，在一个实施例中，如果在信号检测等待时间段期间，主PHY处理器130没有检测到来自从PHY处理器150的同步信号，则主PHY处理器向从PHY处理器130传送另一个同步信号304。
继续参考图3，类似于由主PHY处理器130实现的状态转换和同步信号传输序列300，由从PHY处理器150实现的状态转换和同步信号传输序列350开始于从PHY处理器150处于传送禁用状态352。紧接在传送禁用状态322之后，从PHY处理器150进入信号检测等待状态354。在一个实施例中，在从PHY处理器150接收和检测到来自主PHY处理器130的同步信号304以前，从PHY处理器150保持处于信号检测等待状态352。在一个实施例中，响应于接收和检测到来自主PHY处理器130的同步信号304，从PHY处理器150转换到静默等待状态356，并且针对静默等待时间段的持续时间保持处于静默等待状态356。在一个实施例中，静默等待时间段的持续时间为1us。在另一个实施例中，静默等待时间段具有不同于1us的适当持续时间。
在一个实施例中，在静默等待时段完成时，从PHY处理器150开始向主PHY处理器130传输固定数目的同步响应信号358。在一个实施例中，同步信号358对应于图2的同步信号212。在另一个实施例中，同步信号358不同于图2的同步信号212。在实施例中，从PHY处理器150在连续同步信号358的传输之间进入从设备等待状态360。在一个实施例中，在从设备等待状态360中，从PHY处理器150不执行任何传输。在一个实施例中，从PHY处理器150针对暂停时间的持续时间保持处于从设备等待状态360，暂停时间的持续时间对应于从设备等待时间段。在一个实施例中，从设备等待时间段的持续时间是4μs。在另一个实施例中，从设备等待时间段具有不同于4μs的适当持续时间。在一个实施例中，固定数目的同步信号358到主PHY处理器130的传输增加了主PHY处理器130检测到同步信号358的概率，即使是在链路106上存在噪声的情况下。例如，在一个实施例中，如图3中所示，如果主PHY处理器130由于例如链路106上的瞬态噪声而错过对一个或多个初始同步信号358的检测，则主PHY处理器130将检测到后续的同步信号358。
图4是图示根据一个实施例的、在由PHY处理器执行的同步程序期间的操作的示例状态和状态转换的状态图400。在一个实施例中，图1的PHY处理器130、150被配置成根据状态图400起作用，并且为了便于说明，参考图1对图4进行总体描述。在其他实施例中，图1的PHY处理器130、150被配置成根据另一个适当的状态图起作用。此外，在其他实施例中，PHY处理设备130、150以外的适当的PHY处理设备被配置成根据状态图400起作用。
最初，在一个实施例中，PHY处理器在传送禁用状态402下操作。在一个实施例中，PHY处理器在上电时或在链路建立程序开始时进入传送禁用状态402。在该实施例中，当处于传送禁用状态402时，PHY处理器使能各种模式，并且启动用于信号同步的各种计时器。例如，在一个实施例中，PHY处理器启动中断链路计时器，并且将传送模式设置为发送全零(Send_Z)模式，以便不执行任何传输。在一个实施例中，PHY处理器还禁用同步链路控制模式，并且启动发送同步信号计数器(send_s_counter)。在一个实施例中，从传送禁用状态402到下一个状态的转换取决于PHY处理器是主PHY处理器(例如，主PHY处理器130)还是从PHY处理器(例如，从PHY处理器150)。在PHY处理器是主PHY处理器(例如，主PHY处理器130)的情况下，主PHY处理器130从传送禁用状态402转换到传送同步信号(Tx_Send_S)状态404。在一个实施例中，在传送同步信号状态404中，主PHY处理器130启动发送信号(send_s)计时器，并且设置传送模式以发送同步信号(Send_S)以用于进行同步信号传输。因此，在一个实施例中，主PHY处理器130传送同步信号，直到发送信号计时器期满。在同步信号发送计时器期满时，主PHY处理器130转换到信号检测等待状态406。在一个实施例中，在信号检测等待状态406中，主PHY处理器130启动信号检测等待计时器，并且将传送模式设置为发送全零(Send_Z)状态，以便主PHY处理器130不执行任何传输。
继续参考信号检测等待状态406，在一个实施例中，如果在主PHY处理器130处于信号检测等待状态406时，主PHY处理器130检测到来自从PHY处理器150的同步响应信号，则主PHY处理器130转换到静默等待状态408，随后是暂停状态410。另一方面，如果在处于信号检测等待状态406时，主PHY处理器130没有检测到来自从PHY处理器150的同步响应信号，则主PHY处理器130循环回到同步传输状态404，并且向从PHY处理器150传送另一个同步信号。在一个实施例中，主PHY处理器130继续在同步信号传输状态404和信号检测等待状态406之间转换，直到主PHY处理器130在信号检测等待状态406期间检测到来自从PHY处理器150的同步响应信号。
返回参考传送禁用状态402，在一个实施例中，在PHY处理器是从PHY处理器(例如，从PHY处理器150)的情况下，从PHY处理器150从传送禁用状态402转换到信号等待状态406。在一个实施例中，在从PHY处理器150检测到来自主PHY处理器130的同步信号以前，从PHY处理器150保持处于信号检测等待状态406。响应于检测到来自PHY处理器130的同步信号，从PHY处理器150转换到静默状态410。在一个实施例中，从PHY处理器150从静默状态410转换到传送同步信号状态404。在一个实施例中，除了在一个实施例中从PHY处理器150附加地递增发送同步信号计数器之外，从PHY处理器150的传送同步状态410与主PHY处理器130的传送同步状态410通常相同。在一个实施例中，从PHY处理器150在传送同步状态410和信号检测等待状态406之间循环，直到发送同步信号计数器达到预定的固定数目。因此，在一个实施例中，从PHY处理器150将预定的固定数目的同步响应信号(由信号检测时间段分开)传送到主PHY处理器130。在一些场景中，从PHY处理器150在将一个或多个初始同步信号传输到主PHY处理器130之后的信号检测时段期间，接收来自主PHY处理器130的附加同步信号。在一个实施例中，在将一个或多个初始同步信号传输到主PHY处理器130之后的信号检测时段期间，从主PHY处理器130接收到附加同步信号通常表示：主PHY处理器130错过了对来自从PHY处理器150的一个或多个初始同步信号的检测。在一个实施例中，响应于接收到来自主PHY处理器130的附加同步信号，从PHY处理器130继续向主PHY处理器130传输预定的固定数目的同步响应信号。在一个实施例中，从PHY处理器130继续向主PHY处理器130传输预定的固定数目的同步响应信号，而不重新开始向主PHY处理器130传输预定的固定数目的同步响应信号。例如，在一个实施例中，从PHY处理器150继续传输预定的固定数目的同步响应信号，而不重置发送同步信号计数器。在一个实施例中，继续向主PHY处理器130传输同步响应信号而不重新开始向主PHY处理器130传输预定的固定数目的同步响应信号确保了：预定的固定数目的同步响应信号的传输，不会由于在将一个或多个初始同步信号传输到主PHY处理器130之后的信号检测时段期间对来自主PHY处理器130的附加同步信号的错误检测，而重新开始。
继续参考图4，在一个实施例中，在向主PHY处理器130传输预定的固定数目的同步响应信号完成时，从PHY处理器150转换到暂停状态410。在一个实施例中，暂停状态410完成从PHY处理器150的同步阶段。在一个实施例中，在暂停状态410中的信号检测等待计时器期满时，从PHY处理器150转换到链路良好状态。
图5是根据一个实施例的、用于训练第一网络接口设备与第二网络接口设备之间的同步的示例方法500的流程图。在一个实施例中，方法500由从设备(诸如图1的从PHY处理器150)实现。为了便于说明，本文在第一网络接口设备是主设备(在本文中有时被称为“主网络接口设备”)并且第二网络接口设备是从设备(在本文中有时被称为“主网络接口设备”)的上下文中描述方法500。
在框502处，从网络接口设备接收(例如，从网络接口设备104接收，从PHY处理器150接收等)由主网络接口设备传送的第一同步信号。在一个实施例中，同步信号用于训练从网络接口设备与主网络接口设备之间的同步。在一个实施例中，从网络接口设备接收图2的同步信号210或图3的同步信号304。在另一个实施例中，从网络接口设备接收不同于图2的同步信号210或图3的同步信号304的同步信号。
在框504处，响应于接收到来自主网络接口设备的第一同步信号，从网络接口设备向主网络接口设备传送一个或多个初始同步响应信号。在一个实施例中，由从网络接口设备传送的初始一个或多个同步响应信号是从网络接口设备被配置成向主网络接口设备传送的固定数目的同步响应信号之中的初始同步响应信号。在一个实施例中，从网络接口设备传送图2的一个或多个同步响应信号212或图3的一个或多个同步响应信号358。在另一个实施例中，从网络接口设备传送不同于图2的同步信号212或图3的同步响应信号358的一个或多个同步响应信号。
在框506处，在将一个或多个初始同步响应信号传输到主网络接口设备之后，从网络接口设备接收到来自主网络接口设备的第二同步信号。在一个实施例中，在框504处向主网络接口设备传输一个或多个初始同步信号之后，在框506处接收到来自主网络接口设备的第二同步信号通常表示：主网络接口设备错过了对由从网络接口设备在框504处传送的一个或多个初始同步响应信号的检测。
在框508处，在接收到来自主网络接口设备的第二同步信号之后，从网络接口设备继续从从网络接口设备向主网络接口设备传输同步响应信号，直到固定数目的同步响应信号从从网络接口设备被传送到主网络接口设备。在一个实施例中，从网络接口设备继续向主网络接口设备传输预定的固定数目的同步信号，而不重新开始向主网络接口设备传输预定的固定数目的同步信号。在一个实施例中，继续向主网络接口设备传输同步信号而不重新开始向主网络接口设备传输预定的固定数目的同步信号确保了：预定的固定数目的同步信号的传输，不会由于在将一个或多个初始同步信号传输到主网络接口设备之后对来自主网络接口设备的同步信号的错误检测，而重新开始。
在一个实施例中，一种用于训练第一网络接口设备与第二网络接口设备之间的同步的方法包括：在第二网络接口设备处接收由第一网络接口设备传送的第一同步信号，该同步信号用于训练第二网络接口设备与第一网络接口设备之间的同步；响应于接收到来自第一网络接口设备的第一同步信号，利用第二网络接口设备向第一网络接口设备传送一个或多个初始同步响应信号，一个或多个初始同步响应信号来自于第二网络接口设备被配置成向第一网络接口设备传送的固定数目的同步响应信号之中；在一个或多个初始同步响应信号的传输之后，接收来自第一网络接口设备的第二同步信号；以及在接收到第二同步信号之后，继续从第二网络接口设备向第一网络接口设备传输同步响应信号，直到固定数目的同步响应信号从第二网络接口设备被传送到第一网络接口设备。
在其他实施例中，方法还包括以下特征中的一个特征或两个以上特征的任何适当组合。
方法还包括：在第二网络接口设备处对发送同步信号计数器进行初始化；以及使发送同步信号计数器递增，以用于向第一网络接口设备传输相应的同步响应信号。
继续从第二网络接口设备向第一网络接口设备传输同步响应信号包括：继续传输同步响应信号，直到发送同步信号计数器达到固定的预定数目。
继续从第二网络接口设备向第一网络接口设备传输同步响应信号包括：响应于接收到来自第一网络接口设备的第二同步信号，继续传输同步响应信号，而不重置发送同步信号计数器。
继续从第二网络接口设备向第一网络接口设备传输同步响应信号包括：在第一网络接口设备不期望接收来自第二网络接口设备的同步响应信号的时间段中，继续传输同步响应信号。
由第二网络设备传送一个或多个初始同步响应信号包括：在一个或多个初始同步响应信号之中的初始同步响应信号中的相应初始同步响应信号之后，针对暂停时间的持续时间，暂停传输。
接收来自第一网络接口设备的第二同步信号包括：在由第二网络接口设备传送的一个或多个初始同步响应信号之中的初始同步响应信号的传输之后，在暂停时间期间，接收第二同步信号。
在一个或多个初始同步响应信号之中的初始同步响应信号中的相应初始同步响应信号之后，针对暂停时间的持续时间，暂停传输包括：暂停传输4μs。
方法还包括：在从第二网络接口设备向第一网络接口设备传送固定数目的同步响应信号之后，在第二网络接口设备处转换到链路检查状态。
传送一个或多个初始同步响应信号包括：传送来自于第二网络接口设备被配置成向第一网络接口设备传送的可编程的固定数目的同步响应信号之中的一个或多个初始同步响应信号。
向第一网络接口设备传送固定数目的同步响应信号之中的特定初始同步响应信号包括：向第一网络接口设备传送周期性伪随机序列。
在另一个实施例中，一种装置包括第二网络接口设备，以用于经由网络链路将该装置与第一网络接口设备耦合。第二网络接口设备包括在一个或多个IC设备上实现的物理层(PHY)处理器，物理层(PHY)处理器被配置成：接收由第一网络接口设备传送的第一同步信号，第一同步信号用于训练第二网络接口设备与第一网络接口设备之间的同步；响应于接收到来自第一网络接口设备的第一同步信号，向第一网络接口设备传送一个或多个初始同步响应信号，一个或多个初始同步响应信号来自于第二网络接口设备被配置成向第一网络接口设备传送的固定数目的同步响应信号之中；在一个或多个初始同步响应信号的传输之后，接收来自第一网络接口设备的第二同步信号；以及在接收到第二同步信号之后，继续向第一网络接口设备传输同步响应信号，直到固定数目的同步响应信号从第二网络接口设备被传送到第一网络接口设备。
在其他实施例中，装置还包括以下特征中的一个特征或两个以上特征的任何适当组合。
PHY处理器还被配置成：对发送同步信号计数器进行初始化；使发送同步信号计数器递增，以用于向第一网络接口设备传输相应的同步响应信号；以及继续向第一网络接口设备传输同步响应信号，直到发送同步信号计数器达到固定的预定数目。
PHY处理器被配置成：响应于接收到来自第一网络接口设备的第二同步信号，继续向第一网络接口设备传输同步响应信号，而不重置发送同步信号计数器。
PHY处理器被配置成：在第一网络接口设备不期望接收来自第二网络接口设备的同步响应信号的时间段中，继续向第一网络接口设备传输同步响应信号。
PHY处理器被配置成：在一个或多个初始同步响应信号之中的初始同步响应信号中的相应初始同步响应信号之后，针对暂停时间的持续时间，暂停传输。
PHY处理器被配置成：在由第二网络接口设备传送的一个或多个初始同步响应信号之中的初始同步响应信号的传输之后，在暂停时间期间，接收来自第一网络接口设备的第二同步信号。
PHY处理器被配置成：在一个或多个初始同步响应信号之中的初始同步响应信号中的相应初始同步响应信号之后，暂停传输4μs的持续时间。
PHY处理器还被配置成：在从第二网络接口设备向第一网络接口设备传送固定数目的同步响应信号之后，转换到链路检查状态。
第二网络接口设备被配置成向第一网络接口设备传送的固定数目的同步响应信号是可编程的。
PHY处理器还被配置成：至少通过向第一网络接口设备传送周期性伪随机序列，来向第一网络接口设备传送固定数目的同步响应信号之中的特定同步响应信号。
上述各种框、操作和技术中的至少一些可以利用硬件、执行固件指令的处理器、执行软件指令的处理器或其任意组合来进行实现。当利用执行软件或固件指令的处理器实现时，软件或固件指令可以被存储在任何适当的计算机可读存储器中，诸如随机存取存储器(RAM)、只读存储器(ROM)、闪存等。软件或固件指令可以包括机器可读指令，该机器可读指令在由一个或多个处理器执行时，使一个或多个处理器执行各种动作。
当以硬件实现时，硬件可以包括分立组件、集成电路、专用集成电路(ASIC)、可编程逻辑器件(PLD)等中的一种或多种。
虽然已经参考具体示例(这些示例仅旨在是说明性的，而不是本发明的限制)描述了本发明，但可以在不背离本发明的范围的情况下，对所公开的实施例进行改变、添加和/或删除。
权利要求书(按照条约第19条的修改)
1.一种用于训练第一网络接口设备与第二网络接口设备之间的同步的方法，所述方法包括：
在所述第二网络接口设备处接收由所述第一网络接口设备传送的第一同步信号，所述同步信号用于训练所述第二网络接口设备与所述第一网络接口设备之间的同步；
响应于接收到来自所述第一网络接口设备的所述第一同步信号，利用所述第二网络接口设备向所述第一网络接口设备传送一个或多个初始同步响应信号，所述一个或多个初始同步响应信号来自于所述第二网络接口设备被配置成向所述第一网络接口设备传送的固定的预定数目的同步响应信号之中；
在所述一个或多个初始同步响应信号的传输之后，接收来自所述第一网络接口设备的第二同步信号；以及
在接收到所述第二同步信号之后，继续从所述第二网络接口设备向所述第一网络接口设备传输同步响应信号，直到所述固定的预定数目的同步响应信号从所述第二网络接口设备被传送到所述第一网络接口设备。
2.根据权利要求1所述的方法，还包括
在所述第二网络接口设备处对发送同步信号计数器进行初始化，以及
使所述发送同步信号计数器递增，以用于向所述第一网络接口设备传输相应的同步响应信号，其中
继续从所述第二网络接口设备向所述第一网络接口设备传输同步响应信号包括：继续传输所述同步响应信号，直到所述发送同步信号计数器达到所述固定的预定数目。
3.根据权利要求2所述的方法，其中继续从所述第二网络接口设备向所述第一网络接口设备传输同步响应信号包括：响应于接收到来自所述第一网络接口设备的所述第二同步信号，继续传输所述同步响应信号，而不重置所述发送同步信号计数器。
4.根据权利要求1所述的方法，其中继续从所述第二网络接口设备向所述第一网络接口设备传输同步响应信号包括：在所述第一网络接口设备不期望接收来自所述第二网络接口设备的同步响应信号的时间段中，继续传输所述同步响应信号。
5.根据权利要求1所述的方法，其中由所述第二网络设备传送一个或多个初始同步响应信号包括：在所述一个或多个初始同步响应信号之中的初始同步响应信号中的相应初始同步响应信号的传输之后，针对暂停时间的持续时间，暂停传输。
6.根据权利要求5所述的方法，其中接收来自所述第一网络接口设备的所述第二同步信号包括：在由所述第二网络接口设备传送的所述一个或多个初始同步响应信号之中的初始同步响应信号的传输之后，在所述暂停时间期间，接收所述第二同步信号。
7.根据权利要求5所述的方法，其中在所述一个或多个初始同步响应信号之中的初始同步响应信号中的相应初始同步响应信号之后，针对暂停时间的持续时间，暂停传输包括：暂停传输4μs。
8.根据权利要求1所述的方法，还包括：在从所述第二网络接口设备向所述第一网络接口设备传送所述固定的预定数目的同步响应信号之后，在所述第二网络接口设备处转换到链路检查状态。
9.根据权利要求1所述的方法，其中传送所述一个或多个初始同步响应信号包括：传送来自于所述第二网络接口设备被配置成向所述第一网络接口设备传送的可编程的固定的预定数目的同步响应信号之中的所述一个或多个初始同步响应信号。
10.根据权利要求1所述的方法，其中向所述第一网络接口设备传送所述固定的预定数目的同步响应信号之中的特定初始同步响应信号包括：向所述第一网络接口设备传送周期性伪随机序列。
11.一种装置，包括：
第二网络接口设备，用于经由网络链路将所述装置与第一网络接口设备耦合，所述第二网络接口设备包括在一个或多个IC设备上实现的物理层(PHY)处理器，所述物理层(PHY)处理器被配置成：
接收由所述第一网络接口设备传送的第一同步信号，所述第一同步信号用于训练所述第二网络接口设备与所述第一网络接口设备之间的同步；
响应于接收到来自所述第一网络接口设备的所述第一同步信号，向所述第一网络接口设备传送一个或多个初始同步响应信号，所述一个或多个初始同步响应信号来自于所述第二网络接口设备被配置成向所述第一网络接口设备传送的固定的预定数目的同步响应信号之中；
在所述一个或多个初始同步响应信号的传输之后，接收来自所述第一网络接口设备的第二同步信号；以及
在接收到所述第二同步信号之后，继续向所述第一网络接口设备传输同步响应信号，直到所述固定的预定数目的同步响应信号从所述第二网络接口设备被传送到所述第一网络接口设备。
12.根据权利要求11所述的装置，其中所述PHY处理器还被配置成：
对发送同步信号计数器进行初始化，
使所述发送同步信号计数器递增，以用于向所述第一网络接口设备传输相应的同步响应信号，以及
继续向所述第一网络接口设备传输同步响应信号，直到所述发送同步信号计数器达到所述固定的预定数目。
13.根据权利要求12所述的装置，其中所述PHY处理器被配置成：响应于接收到来自所述第一网络接口设备的所述第二同步信号，继续向所述第一网络接口设备传输所述同步响应信号，而不重置所述发送同步信号计数器。
14.根据权利要求11所述的装置，其中所述PHY处理器被配置成：在所述第一网络接口设备不期望接收来自所述第二网络接口设备的同步响应信号的时间段中，继续向所述第一网络接口设备传输所述同步响应信号。
15.根据权利要求11所述的装置，其中所述PHY处理器被配置成：在所述一个或多个初始同步响应信号之中的初始同步响应信号中的相应初始同步响应信号的传输之后，针对暂停时间的持续时间，暂停传输。
16.根据权利要求15所述的装置，其中所述PHY处理器被配置成：在由所述第二网络接口设备传送的所述一个或多个初始同步响应信号之中的初始同步响应信号的传输之后，在所述暂停时间期间，接收来自所述第一网络接口设备的所述第二同步信号。
17.根据权利要求15所述的装置，其中所述PHY处理器被配置成：在所述一个或多个初始同步响应信号之中的初始同步响应信号中的相应初始同步响应信号之后，暂停传输4μs的持续时间。
18.根据权利要求11所述的装置，其中所述PHY处理器还被配置成：在从所述第二网络接口设备向所述第一网络接口设备传送所述固定的预定数目的同步响应信号之后，转换到链路检查状态。
19.根据权利要求11所述的装置，其中所述第二网络接口设备被配置成向所述第一网络接口设备传送的所述固定的预定数目的同步响应信号是可编程的。
20.根据权利要求11所述的装置，其中所述PHY处理器还被配置成：至少通过向所述第一网络接口设备传送周期性伪随机序列，来向所述第一网络接口设备传送所述固定的预定数目的同步响应信号之中的特定同步响应信号。

Claims (20)

1.一种用于训练第一网络接口设备与第二网络接口设备之间的同步的方法，所述方法包括：
在所述第二网络接口设备处接收由所述第一网络接口设备传送的第一同步信号，所述同步信号用于训练所述第二网络接口设备与所述第一网络接口设备之间的同步；
响应于接收到来自所述第一网络接口设备的所述第一同步信号，利用所述第二网络接口设备向所述第一网络接口设备传送一个或多个初始同步响应信号，所述一个或多个初始同步响应信号来自于所述第二网络接口设备被配置成向所述第一网络接口设备传送的固定数目的同步响应信号之中；
在所述一个或多个初始同步响应信号的传输之后，接收来自所述第一网络接口设备的第二同步信号；以及
在接收到所述第二同步信号之后，继续从所述第二网络接口设备向所述第一网络接口设备传输同步响应信号，直到所述固定数目的同步响应信号从所述第二网络接口设备被传送到所述第一网络接口设备。
2.根据权利要求1所述的方法，还包括
在所述第二网络接口设备处对发送同步信号计数器进行初始化，以及
使所述发送同步信号计数器递增，以用于向所述第一网络接口设备传输相应的同步响应信号，其中
继续从所述第二网络接口设备向所述第一网络接口设备传输同步响应信号包括：继续传输所述同步响应信号，直到所述发送同步信号计数器达到所述固定的预定数目。
3.根据权利要求2所述的方法，其中继续从所述第二网络接口设备向所述第一网络接口设备传输同步响应信号包括：响应于接收到来自所述第一网络接口设备的所述第二同步信号，继续传输所述同步响应信号，而不重置所述发送同步信号计数器。
4.根据权利要求1所述的方法，其中继续从所述第二网络接口设备向所述第一网络接口设备传输同步响应信号包括：在所述第一网络接口设备不期望接收来自所述第二网络接口设备的同步响应信号的时间段中，继续传输所述同步响应信号。
5.根据权利要求1所述的方法，其中由所述第二网络设备传送一个或多个初始同步响应信号包括：在所述一个或多个初始同步响应信号之中的初始同步响应信号中的相应初始同步响应信号之后，针对暂停时间的持续时间，暂停传输。
6.根据权利要求5所述的方法，其中接收来自所述第一网络接口设备的所述第二同步信号包括：在由所述第二网络接口设备传送的所述一个或多个初始同步响应信号之中的初始同步响应信号的传输之后，在所述暂停时间期间，接收所述第二同步信号。
7.根据权利要求5所述的方法，其中在所述一个或多个初始同步响应信号之中的初始同步响应信号中的相应初始同步响应信号之后，针对暂停时间的持续时间，暂停传输包括：暂停传输4μs。
8.根据权利要求1所述的方法，还包括：在从所述第二网络接口设备向所述第一网络接口设备传送所述固定数目的同步响应信号之后，在所述第二网络接口设备处转换到链路检查状态。
9.根据权利要求1所述的方法，其中传送所述一个或多个初始同步响应信号包括：传送来自于所述第二网络接口设备被配置成向所述第一网络接口设备传送的可编程的固定数目的同步响应信号之中的所述一个或多个初始同步响应信号。
10.根据权利要求1所述的方法，其中向所述第一网络接口设备传送所述固定数目的同步响应信号之中的特定初始同步响应信号包括：向所述第一网络接口设备传送周期性伪随机序列。
11.一种装置，包括：
第二网络接口设备，用于经由网络链路将所述装置与第一网络接口设备耦合，所述第二网络接口设备包括在一个或多个IC设备上实现的物理层(PHY)处理器，所述物理层(PHY)处理器被配置成：
接收由所述第一网络接口设备传送的第一同步信号，所述第一同步信号用于训练所述第二网络接口设备与所述第一网络接口设备之间的同步；
响应于接收到来自所述第一网络接口设备的所述第一同步信号，向所述第一网络接口设备传送一个或多个初始同步响应信号，所述一个或多个初始同步响应信号来自于所述第二网络接口设备被配置成向所述第一网络接口设备传送的固定数目的同步响应信号之中；
在所述一个或多个初始同步响应信号的传输之后，接收来自所述第一网络接口设备的第二同步信号；以及
在接收到所述第二同步信号之后，继续向所述第一网络接口设备传输同步响应信号，直到所述固定数目的同步响应信号从所述第二网络接口设备被传送到所述第一网络接口设备。
12.根据权利要求11所述的装置，其中所述PHY处理器还被配置成：
对发送同步信号计数器进行初始化，
使所述发送同步信号计数器递增，以用于向所述第一网络接口设备传输相应的同步响应信号，以及
继续向所述第一网络接口设备传输同步响应信号，直到所述发送同步信号计数器达到所述固定的预定数目。
13.根据权利要求11所述的装置，其中所述PHY处理器被配置成：响应于接收到来自所述第一网络接口设备的所述第二同步信号，继续向所述第一网络接口设备传输所述同步响应信号，而不重置所述发送同步信号计数器。
14.根据权利要求11所述的装置，其中所述PHY处理器被配置成：在所述第一网络接口设备不期望接收来自所述第二网络接口设备的同步响应信号的时间段中，继续向所述第一网络接口设备传输所述同步响应信号。
15.根据权利要求11所述的装置，其中所述PHY处理器被配置成：在所述一个或多个初始同步响应信号之中的初始同步响应信号中的相应初始同步响应信号之后，针对暂停时间的持续时间，暂停传输。
16.根据权利要求15所述的装置，其中所述PHY处理器被配置成：在由所述第二网络接口设备传送的所述一个或多个初始同步响应信号之中的初始同步响应信号的传输之后，在所述暂停时间期间，接收来自所述第一网络接口设备的所述第二同步信号。
17.根据权利要求15所述的装置，其中所述PHY处理器被配置成：在所述一个或多个初始同步响应信号之中的初始同步响应信号中的相应初始同步响应信号之后，暂停传输4μs的持续时间。
18.根据权利要求11所述的装置，其中所述PHY处理器还被配置成：在从所述第二网络接口设备向所述第一网络接口设备传送所述固定数目的同步响应信号之后，转换到链路检查状态。
19.根据权利要求11所述的装置，其中所述第二网络接口设备被配置成向所述第一网络接口设备传送的所述固定数目的同步响应信号是可编程的。
20.根据权利要求11所述的装置，其中所述PHY处理器还被配置成：至少通过向所述第一网络接口设备传送周期性伪随机序列，来向所述第一网络接口设备传送所述固定数目的同步响应信号之中的特定同步响应信号。
CN202180078561.1A 2020-09-25 2021-09-25 以太网网络中的稳健链路同步 Pending CN116472686A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063083630P 2020-09-25 2020-09-25
US63/083,630 2020-09-25
US17/485,319 US11695490B2 (en) 2020-09-25 2021-09-24 Robust link synchronization in ethernet networks
US17/485,319 2021-09-24
PCT/US2021/052100 WO2022067133A1 (en) 2020-09-25 2021-09-25 Robust link synchronization in ethernet networks

Publications (1)

Publication Number Publication Date
CN116472686A true CN116472686A (zh) 2023-07-21

Family

ID=80821823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180078561.1A Pending CN116472686A (zh) 2020-09-25 2021-09-25 以太网网络中的稳健链路同步

Country Status (3)

Country Link
US (1) US11695490B2 (zh)
CN (1) CN116472686A (zh)
WO (1) WO2022067133A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116775534A (zh) * 2022-03-10 2023-09-19 台达电子工业股份有限公司 基于rs232序列埠实现的数据与指令传输方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7936778B2 (en) * 2005-09-30 2011-05-03 Broadcom Corporation Method and system for 10GBASE-T start-up
US9335785B2 (en) 2011-07-20 2016-05-10 Aviat U.S., Inc. Systems and methods of clock synchronization between devices on a network
US9130695B1 (en) * 2012-03-06 2015-09-08 Aquantia Corp. Adaptive rate control of 10GBASE-T data transport system
US20140029935A1 (en) 2012-07-27 2014-01-30 James Donald Regan Indicating a synchronization point between a transmitter and a receiver of an optical link
US9979507B1 (en) * 2014-07-30 2018-05-22 Marvell International Ltd. Methods and network device for generating communication frames in 1000BASE-T1 ethernet
US10027471B2 (en) * 2015-06-11 2018-07-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Synchronization and training stage operation

Also Published As

Publication number Publication date
WO2022067133A4 (en) 2022-05-27
US11695490B2 (en) 2023-07-04
US20220103276A1 (en) 2022-03-31
WO2022067133A1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
US9331838B2 (en) Method for synchronizing clocks in nodes of a vehicle network and node designed to perform the method
WO2001048972A1 (en) Adaptive sampling
US10872055B2 (en) Triple-data-rate technique for a synchronous link
US6802030B2 (en) Data transfer method
CN116472686A (zh) 以太网网络中的稳健链路同步
JP2013030932A (ja) 通信システム及び、当該通信システムに用いられるサブマスタノード
KR20160146786A (ko) 멀티 심볼 워드들을 위한 동기화 방법
JP2839054B2 (ja) 通信装置
CN107819562B (zh) 数据收发装置及数据收发方法
JPH10322404A (ja) シリアルデータ通信方法および装置
JP2010141495A (ja) インターフェース装置及び再同期化方法
CN114363865A (zh) 车载以太网设备的并行同步方法以及设备
CN113542082A (zh) 总线收发器
JP5566626B2 (ja) ネットワークの接続方法及びインターフェース装置
JP2005333513A (ja) 通信システム
JPH1013393A (ja) ディジタル信号の伝送方法、エンコーダ及びデコーダ
JPH08256164A (ja) 通信システム
JP4579872B2 (ja) 調歩同期式通信装置、調歩同期式通信方法
JP2956712B2 (ja) ポイント・マルチポイント伝送方式
JP3757978B2 (ja) データ伝送装置および通信装置
CN116302706A (zh) 一种探测器上电工作***
JP4182815B2 (ja) 伝送制御装置、伝送制御システム及び伝送制御方法
JP4026657B2 (ja) 通信装置
CN117667807A (zh) 一种控制电路及PCIe装置
JP2000059446A (ja) 調歩同期式データ送受信方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination