JP5566626B2 - ネットワークの接続方法及びインターフェース装置 - Google Patents
ネットワークの接続方法及びインターフェース装置 Download PDFInfo
- Publication number
- JP5566626B2 JP5566626B2 JP2009120943A JP2009120943A JP5566626B2 JP 5566626 B2 JP5566626 B2 JP 5566626B2 JP 2009120943 A JP2009120943 A JP 2009120943A JP 2009120943 A JP2009120943 A JP 2009120943A JP 5566626 B2 JP5566626 B2 JP 5566626B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- port
- state
- resynchronization
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Description
以下、第1実施形態を図1〜図9に従って説明する。図1は、シリアルインターフェースの車載用規格であるIDB−1394に準拠したデータ転送を行うネットワークシステムを概略的に示す。
次に、各ノードA〜Cが備えるインターフェース回路10A〜10Cの内部構成について図2に従って説明する。図2は、ノードAのポートP1AとノードBのポートP1Bとが接続された状態を示すブロック図である。なお、ここではノードAのポートP1Aについて具体的に説明するが、ポートP2Aも同様の構成を備えている。
物理層制御回路40Aは、ステートマシン41Aと、同期化判定回路42Aと、タイマ43Aと、バイアス電圧制御回路44Aと、レジスタ45Aとを含み、図6に示す再接続処理を実行することが可能である。以下の説明では、従来(図15)の再接続処理と区別するために、図6の再接続処理を「短縮再接続処理」と言う。
また、ステートマシン41Aは、ポートP1Aに対応して設けられ、ポートP1Aの接続状態の遷移を管理する。このステートマシン41Aは、所定の遷移条件を満たしたときに所望のステートに遷移する。なお、ステートマシン41Aが所定のステートに遷移すると、該ステートマシン41Aに対応するポートP1Aの接続状態も同様に遷移される。
ステートマシン41Aは、ディスコネクトステートST1のときに、相手ノードからのトーン信号を検出した後、スピードネゴシエーションが正常に完了すると(遷移条件T1)、アンテストステートST2に遷移する。
図7(a)に示すように各ノードA〜Cが最初に接続(例えば電源投入、プラグインやハードウエアリセット)されると、従来の再接続処理(図15のフロー)を行うか、短縮再接続処理(図6のフロー)を実行するかを自ノードに設定する。例えば自ノードが短縮再接続処理に対応している、すなわちインターフェース回路10(物理層制御回路40)を備えている場合に、短縮再接続処理を実行するように設定する。ここでは、ノードA〜Cの全てがインターフェース回路10を備えているため(図1参照)、ノードA〜Cの全てが短縮再接続処理を実行するように設定される。
まず、切断直前のネットワーク(図7(a)参照)におけるルートノードが、短縮再接続処理開始時に送信装置Cを含むネットワークに存在する場合の動作について説明する。すなわち、ノードA,B間がノイズによって論理的に切断されたときに(図7(b)参照)、送信装置Cを含むネットワークにルートノードが存在する、すなわちノードA又はノードC(ここでは、ノードA)がルートノードである場合の動作について説明する。
次に、切断直前のネットワーク(図7(c)参照)におけるルートノードが、短縮再接続処理開始時に送信装置Cを含まないネットワークに存在する場合の動作について説明する。すなわち、ノードA,B間がノイズによって論理的に切断されたときに(図7(b)参照)、送信装置Cを含まないネットワークにルートノードが存在する、すなわちノードBがルートノードである場合の動作について説明する。なお、ここでは、上記説明した動作との相違点を中心に説明する。
(1)同期喪失を検出したときに、自ノードのポートをサスペンドステートST6からディスコネクトステートST1に遷移させずに、サスペンドステートST6において短縮再接続処理を開始するようにした。さらに、この短縮再接続処理の開始から所定時間経過後に、相手ノードからのバイアス電圧Vbを検出した場合に(図6のステップS3,S4)、再同期化を開始するようにした。これにより、図15のステップS34〜S36(トーン信号の送受信及びスピードネゴシエーション)を行うことなく、ポートの再同期化を開始することができる。なお、本実施形態では、ステップS34〜S36の代わりに、図6のステップS3,S4を行っているが、このステップS3における所定時間は例えば100ms程度に設定されるものである。このため、これらステップS3,S4に要する時間は、ステップS34〜S36に要する時間(約440〜480ms)に比して十分に短い。従って、再同期化を開始するまでの時間を従来の再接続処理よりも大幅に短縮することができる。
以下、第2実施形態を図10に従って説明する。この実施形態のネットワークでは、短縮再接続処理に対応しているノードと対応していないノードとが共存している点が上記第1実施形態と異なっている。以下、第1実施形態の動作との相違点を中心に説明する。
まず、ノードA,Cが短縮再接続処理に対応し、ノードBが短縮再接続処理に対応していない場合の動作について図10に従って説明する。この場合のノードA,Cは、図1及び図2に示すインターフェース回路10A,10Cをそれぞれ備え、ノードBは、従来の規格に準拠したインターフェース回路を備えている。
まず、切断直前のネットワークにおけるルートノードがノードAである場合(図7(a)参照)の動作について図10(a)に従って説明する。
次に、トポロジ変化前のネットワークにおけるルートノードがノードBである場合(図7(c)参照)の動作について図10(b)に従って説明する。
次に、ノードBのみが短縮再接続処理に対応し、ノードA,Cが短縮再接続処理に対応していない場合の動作について図11に従って説明する。この場合には、最初の接続時にノードBのみが短縮再接続処理を実行するように設定される。
まず、トポロジ変化前のネットワークにおけるルートノードがノードAである場合(図7(a)参照)の動作について図11(a)に従って説明する。
次に、トポロジ変化前のネットワークにおけるルートノードがノードBである場合(図7(c)参照)の動作について図11(b)に従って説明する。
(9)バイアス電圧Vbを検出できなかった場合に従来の再接続処理を開始するようにした。これにより、インターフェース回路10を備えておらず、バイアス電圧Vbを出力できない従来のノードと、インターフェース回路10を備えるノードとの間が論理的に切断されても、そのノード間の再接続を従来の再接続方法によって支障なく行うことができる。従って、インターフェース回路10を備えるノードは、短縮再接続処理を実行するように設定するのみで、従来のノードと共存してトポロジを構築することができる。すなわち、短縮再接続処理を実行するように設定すれば、相手ノードが短縮再接続処理に対応しているか否かなどを調べる必要がない。
・図6の短縮再接続処理を図12に示される再接続処理に変更してもよい。すなわち、図6のステップS4を省略するようにしてもよい。この場合、図2に示したバイアス電圧制御回路44A,44B、図3に示したバイアス電圧生成回路22及びバイアス電圧検出回路32を省略するようにしてもよい。
・上記各実施形態では、リジュームステートST7に遷移してから再同期化を開始するようにしたが、これに限らず、例えばサスペンドステートST6において再同期化を開始するようにしてもよい。
・上記各実施形態では、送信回路20A,20Bにバイアス電圧生成回路22を設けるようにしたが、これに限らず、例えばバイアス電圧生成回路を物理層制御回路40A〜40Cに設けるようにしてもよい。
・上記各実施形態では、1つのインターフェース回路10に2つのポートを設けたが、ポートを3つ以上設けるようにしてもよい。
(付記1)
複数のノードがポートを介して接続されるネットワークの接続方法において、
前記ポートの同期喪失が検出された場合に、前記ポートを接続状態から低消費電力状態に遷移させ、前記ポートを前記低消費電力状態から未接続状態に遷移させることなく、前記低消費電力状態にて前記ポートの接続処理を開始することを特徴とするネットワークの接続方法。
(付記2)
前記接続処理は、前記ポートの同期喪失検出後に前記ポートの再同期化を実行するステップを含むことを特徴とする付記1に記載のネットワークの接続方法。
(付記3)
前記接続処理は、前記ポートの同期喪失検出後から所定時間経過するまで待機するステップと、前記所定時間経過後に前記ポートの再同期化を実行するステップとを含むことを特徴とする付記1又は2に記載のネットワークの接続方法。
(付記4)
前記接続処理は、前記ポートの同期喪失検出後から所定時間経過するまで待機するステップと、前記所定時間経過後に相手ノードから出力されるバイアス電圧を検出するステップと、前記バイアス電圧の検出後に前記ポートの再同期化を実行するステップとを含むことを特徴とする付記1〜3のいずれか1つに記載のネットワークの接続方法。
(付記5)
前記接続処理は、前記ポートの同期喪失検出後から所定時間経過するまで待機するステップと、前記ポートの同期喪失検出後にそのポートからバイアス電圧を出力するステップと、前記所定時間経過後に相手ノードのポートから出力されるバイアス電圧を検出するステップと、前記バイアス電圧の検出後に前記ポートの再同期化を実行するステップとを含むことを特徴とする付記1〜4のいずれか1つに記載のネットワークの接続方法。
(付記6)
前記バイアス電圧を検出するステップにおいて、前記バイアス電圧の検出に失敗した場合には前記ポートを前記未接続状態に遷移させることを特徴とする付記4又は5に記載のネットワークの接続方法。
(付記7)
前記接続処理は、前記ポート間の同期喪失検出後に相手ノードからのバイアス電圧を検出するステップと、前記バイアス電圧の検出後に前記ポートの再同期化を実行するステップとを含むことを特徴とする付記1又は2に記載のネットワークの接続方法。
(付記8)
前記バイアス電圧を検出するステップにおいて、前記バイアス電圧の検出に失敗した場合には前記接続処理を再度開始することを特徴とする付記7に記載のネットワークの接続方法。
(付記9)
前記接続処理は、前記再同期化に失敗した場合に、前記再同期化の回数又は当該接続処理の時間が制限値を超えているか否かを判定する判定ステップを含み、
前記判定ステップにおいて、前記再同期化の回数又は前記接続処理の時間が前記制限値以内である場合には前記接続処理を再度開始するとともに、前記再同期化の回数又は前記接続処理の時間が前記制限値を超えている場合には前記ポートを前記未接続状態に遷移させることを特徴とする付記2〜6のいずれか1つに記載のネットワークの接続方法。
(付記10)
前記ポートの同期喪失検出後に、バスリセットを発生させることなく、前記接続処理を開始することを特徴とする付記1〜9のいずれか1つに記載のネットワークの接続方法。
(付記11)
前記ポートの同期喪失検出後に、バスリセットを発生させることなく、前記接続処理を開始するとともに、
前記再同期化に成功した場合に、バスリセットを発生させることなく、前記ポートを前記接続状態に復帰させることを特徴とする付記2〜9のいずれか1つに記載のネットワークの接続方法。
(付記12)
前記再同期化を前記低消費電力状態又は復帰状態にて実行することを特徴とする付記2〜9,11のいずれか1つに記載のネットワークの接続方法。
(付記13)
バスケーブルによって他ノードのポートと接続される自ノードのポートと、
前記自ノードのポートの同期喪失を検出した場合に、該ポートを接続状態から低消費電力状態に遷移させるとともに、前記自ノードのポートを前記低消費電力状態から未接続状態に遷移させることなく、前記低消費電力状態にて前記自ノードのポートの接続処理を開始させる物理層制御回路と、
を備えることを特徴とするインターフェース装置。
(付記14)
前記物理層制御回路は、
前記自ノードのポートの同期喪失が発生したか否かを判定し、前記同期喪失を検出したときに判定信号を生成する同期化判定回路と、
前記判定信号に応答して、前記自ノードのポートを前記接続状態から前記低消費電力状態に遷移させるステートマシンと、を備え、
前記同期化判定回路にて前記判定信号が生成された後に、前記自ノードのポートの再同期化を実行することを特徴とする付記13に記載のインターフェース装置。
(付記15)
前記物理層制御回路は、
前記判定信号に応答して、所定時間だけカウント動作を実行するタイマと、を備え、
前記タイマのカウント動作終了後に、前記自ノードのポートの再同期化を実行することを特徴とする付記14に記載のインターフェース装置。
(付記16)
前記自ノードのポートは、
バイアス電圧を生成する電圧生成回路を含む送信回路と、
前記他ノードからのバイアス電圧を検出する電圧検出回路を含む受信回路と、を備え、
前記物理層制御回路は、
前記判定信号に応答して、所定時間だけカウント動作を実行するタイマと、
前記判定信号及び前記カウント動作の終了を示す信号に基づいて、前記電圧生成回路及び前記電圧検出回路を動作させる制御回路と、を備え、
前記電圧検出回路にて前記他ノードからのバイアス電圧が検出された後に、前記自ノードのポートの再同期化を実行することを特徴とする付記14に記載のインターフェース装置。
(付記17)
前記ステートマシンは、前記電圧検出回路にて前記他ノードからのバイアス電圧の検出に失敗した場合に、前記自ノードのポートを前記未接続状態に遷移させることを特徴とする付記16に記載のインターフェース装置。
P1A〜P1C,P2A〜P2C ポート
1a,1b バスケーブル
10A,10B インターフェース回路(インターフェース装置)
20A,20B 送信回路
22 バイアス電圧生成回路
30A,30B 受信回路
32 バイアス電圧検出回路
40A〜40C 物理層制御回路
41A,41B ステートマシン
42A,42B 同期化判定回路
43A,43B タイマ
44A,44B バイアス電圧制御回路
45A,45B レジスタ
ST1 ディスコネクトステート(未接続状態)
ST4 アクティブステート(接続状態)
ST5 サスペンド・イニシエータステート
ST6 サスペンドステート(低消費電力状態)
ST7 リジュームステート(復帰状態)
Claims (6)
- 複数のノードがポートを介して接続されIEEE1394b規格のβモードで通信を行うネットワークの接続方法において、
前記複数のノードの内の第1のノードが、前記複数のノードの内の前記第1のノードが接続された第2のノードから入力される少なくとも1ビットのデータ信号に基づき、前記第1のノードのポートの同期が喪失していないかを検出し、
前記ポートの同期喪失を検出した場合に、前記ポートを接続状態から低消費電力状態に遷移させ、前記ポートを前記低消費電力状態から未接続状態に遷移させることなく、且つリセット信号を生成することなく、前記低消費電力状態にて前記ポートの接続処理を開始し、再同期化試行の失敗の回数が予め定められた値を超えたことに応じて前記ポートを未接続状態に遷移させ、前記リセット信号を生成し、前記ポートを再同期化するための接続処理を開始することを特徴とするネットワークの接続方法。 - 前記接続処理において、前記第1のノードは、前記ポートの同期喪失検出後に前記ポートの再同期化を実行することを特徴とする請求項1に記載のネットワークの接続方法。
- 前記接続処理において、前記第1のノードは、前記ポートの同期喪失検出後から所定時間経過するまで待機し、前記所定時間経過後に前記ポートの再同期化を実行することを特徴とする請求項1又は2に記載のネットワークの接続方法。
- 前記接続処理において、前記第1のノードは、前記ポートの同期喪失検出後から所定時間経過するまで待機し、前記所定時間経過後に相手ノードから出力されるバイアス電圧を検出し、前記バイアス電圧の検出後に前記ポートの再同期化を実行することを特徴とする請求項1〜3のいずれか1つに記載のネットワークの接続方法。
- 前記接続処理が、再同期化試行の回数を計算すると共に当該再同期化試行の回数を計算し、当該回数が前記予め定められた値を超えているか否かを判定する判定ステップを含む、請求項1〜4のいずれか1つに記載のネットワークの接続方法。
- IEEE1394b規格のβモードで通信を行う複数のノードに備えられたインターフェース装置であって、
バスケーブルによって前記複数のノードの内の他ノードのポートと接続される自ノードのポートと、
前記他ノードから入力される少なくとも1ビットのデータ信号に基づき前記自ノードのポートの同期喪失を検出し、前記同期喪失を検出した場合に、前記自ノードのポートを接続状態から低消費電力状態に遷移させ、前記自ノードのポートを前記低消費電力状態から未接続状態に遷移させることなく、且つリセット信号を生成することなく、前記低消費電力状態にて前記自ノードのポートの接続処理を開始し、再同期化試行の失敗の回数が予め定められた値を超えたことに応じて前記ポートを未接続状態に遷移させ、前記リセット信号を生成し、前記ポートを再同期化するための接続処理を開始させる物理層制御回路と、
を備えることを特徴とするインターフェース装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009120943A JP5566626B2 (ja) | 2009-05-19 | 2009-05-19 | ネットワークの接続方法及びインターフェース装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009120943A JP5566626B2 (ja) | 2009-05-19 | 2009-05-19 | ネットワークの接続方法及びインターフェース装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010272950A JP2010272950A (ja) | 2010-12-02 |
JP5566626B2 true JP5566626B2 (ja) | 2014-08-06 |
Family
ID=43420662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009120943A Active JP5566626B2 (ja) | 2009-05-19 | 2009-05-19 | ネットワークの接続方法及びインターフェース装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5566626B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6449665B2 (ja) * | 2015-02-09 | 2019-01-09 | トヨタ自動車株式会社 | 車載通信装置 |
CN113162813B (zh) * | 2020-01-22 | 2022-06-03 | 烽火通信科技股份有限公司 | 一种ptp报文丢失检测分析方法和装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6912596B2 (en) * | 2002-08-02 | 2005-06-28 | Texas Instruments Incorporated | Automatic resume from suspend for IEEE-1394 PHY |
JP4751735B2 (ja) * | 2006-02-15 | 2011-08-17 | 富士通株式会社 | 通信リンク確立方法および通信リンク確立プログラム |
JP5262158B2 (ja) * | 2007-02-20 | 2013-08-14 | 富士通セミコンダクター株式会社 | 同期損失防止方法及び同期損失防止装置 |
-
2009
- 2009-05-19 JP JP2009120943A patent/JP5566626B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010272950A (ja) | 2010-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10205537B2 (en) | High speed isolated and optical USB | |
US20050259685A1 (en) | Dual speed interface between media access control unit and physical unit | |
EP2130316B1 (en) | Synchronous network device | |
JP2017516353A (ja) | 集積回路間(i2c)バス上でインバンドで追加情報を送信するための方法 | |
JP5295662B2 (ja) | Cec通信装置、それを用いた映像音響装置およびcec通信方法 | |
JP6523589B1 (ja) | 通信装置、通信システム、通信方法および通信プログラム | |
JP4768565B2 (ja) | インターフェース装置及びトポロジ構築方法 | |
US9215092B2 (en) | Clock selection for synchronous Ethernet | |
JP2006295825A (ja) | 半導体集積回路及び電子機器 | |
JP4071117B2 (ja) | 送受信回路及び送受信方法並びに送受信装置 | |
US20160278142A1 (en) | Multi-gigabit wireless tunneling system | |
JP7069931B2 (ja) | 回路装置、電子機器及びケーブルハーネス | |
CN105282210B (zh) | 用于降低网络能耗的方法和装置 | |
US20130238826A1 (en) | Device and method for global time information in event-controlled bus communication | |
JP2008263294A (ja) | 通信端末装置 | |
JP5566626B2 (ja) | ネットワークの接続方法及びインターフェース装置 | |
JP5347831B2 (ja) | 通信システム | |
JP2017041833A (ja) | 電子機器、その制御方法、および制御プログラム | |
JP3599048B2 (ja) | データ転送制御システム、電子機器、プログラム及びデータ転送制御方法 | |
JP2005123715A (ja) | ネットワーク中継装置 | |
US20070147412A1 (en) | Automatic configuration system and method | |
CN111669220B (zh) | RapidIO通信阻塞修复方法及*** | |
US10891242B2 (en) | Embedded USB2 (eUSB2) repeater operation | |
JP5098984B2 (ja) | インターフェース装置及び再同期化方法 | |
US8824469B2 (en) | Packet communication device for communicating packet to be transferred through packet communication which is time-managed in constant cycle and packet communication method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130409 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130822 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130920 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130926 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131018 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140326 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140520 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140618 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5566626 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |