CN116470927B

CN116470927B - 一种数据处理方法、装置、设备和存储介质

Info

Publication number: CN116470927B
Application number: CN202310411477.8A
Authority: CN
Inventors: 袁学龙
Original assignee: Shanghai Nano Technology Co ltd
Current assignee: Shanghai Nano Technology Co ltd
Priority date: 2023-04-17
Filing date: 2023-04-17
Publication date: 2024-06-04
Anticipated expiration: 2043-04-17
Also published as: CN116470927A

Abstract

本发明公开了一种数据处理方法、装置、设备和存储介质。该方法包括：获取至少一个接收天线对应的第一数据；获取每个所述接收天线对应的压缩因子，并根据每个所述接收天线对应的压缩因子对所述第一数据进行压缩，得到每个所述接收天线对应的第二数据；根据每个所述接收天线对应的第二数据确定目标数据。本发明实施例的技术方案，通过获取至少一个接收天线对应的第一数据，获取每个接收天线对应的压缩因子，并根据每个接收天线对应的压缩因子对第一数据进行压缩，得到每个接收天线对应的第二数据，根据每个接收天线对应的第二数据确定目标数据。通过本发明的技术方案，能够对接收天线的数据进行压缩重排，提高数据传输效率，减少资源消耗。

Description

一种数据处理方法、装置、设备和存储介质

技术领域

本发明实施例涉及数据处理技术领域，尤其涉及一种数据处理方法、装置、设备和存储介质。

背景技术

发射天线会向接收天线之间发送海量数据，从而加大了接收天线对于数据存储空间的需求、数据处理效率的需求以及数据传输速度的需求。基于此，在进行数据存储时，预先对数据进行处理，能够在相同的存储空间内存储更多数据。比如，通过对数据进行压缩处理。数据压缩是指在不丢失有用信息的前提下，缩减数据量以减少存储空间，以提高数据的传输效率，或者，按照一定的算法对数据进行重新组织，减少数据的冗余和存储的空间的一种技术方法。但是，目前的数据压缩方法在对数据进行读取压缩时存在速率慢或压缩过程中造成数据乱序需要进行重排的问题，从而造成后续数据传输效率差等影响。

发明内容

本发明实施例提供一种数据处理方法、装置、设备和存储介质，以实现能够对接收天线的数据进行压缩重排，提高数据传输效率，减少资源消耗。

根据本发明的一方面，提供了一种数据处理方法，包括：

获取至少一个接收天线对应的第一数据；

获取每个所述接收天线对应的压缩因子，并根据每个所述接收天线对应的压缩因子对所述第一数据进行压缩，得到每个所述接收天线对应的第二数据；

根据每个所述接收天线对应的第二数据确定目标数据。

根据本发明的另一方面，提供了一种数据处理装置，该装置包括：

获取模块，用于获取至少一个接收天线对应的第一数据；

获取与压缩模块，用于获取每个所述接收天线对应的压缩因子，并根据每个所述接收天线对应的压缩因子对所述第一数据进行压缩，得到每个所述接收天线对应的第二数据；

确定模块，用于根据每个所述接收天线对应的第二数据确定目标数据。

根据本发明的另一方面，提供了一种电子设备，所述电子设备包括：

至少一个处理器；以及

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行本发明任一实施例所述的数据处理方法。

根据本发明的另一方面，提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现本发明任一实施例所述的数据处理方法。

本发明实施例的技术方案，通过获取至少一个接收天线对应的第一数据，获取每个接收天线对应的压缩因子，并根据每个接收天线对应的压缩因子对第一数据进行压缩，得到每个接收天线对应的第二数据，根据每个接收天线对应的第二数据确定目标数据。通过本发明的技术方案，能够对接收天线的数据进行压缩重排，提高数据传输效率，减少资源消耗。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1是本发明实施例中的一种数据处理方法的流程图；

图2是本发明实施例中的一种数据处理方法的流程示意图；

图3是本发明实施例中的一种数据处理装置的结构示意图；

图4是实现本发明实施例的数据处理方法的电子设备的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

实施例一

图1是本发明实施例中的一种数据处理方法的流程图，本实施例可适用于数据处理的情况，该方法可以由本发明实施例中的数据处理装置来执行，该装置可采用软件和/或硬件的方式实现，如图1所示，该方法具体包括如下步骤：

S101、获取至少一个接收天线对应的第一数据。

其中，第一数据可以是接收天线接收到的由发送天线发送的数据。

在本实施例中，一个发射天线阵列的天线数可以表示为L，一个接收天线阵列的天线数可以表示为M。其中，L和M均为非零数，优选的，M的值可以为32。发射天线向接收天线发送数据，接收天线接收发送天线发送的数据。

S102、获取每个接收天线对应的压缩因子，并根据每个接收天线对应的压缩因子对第一数据进行压缩，得到每个接收天线对应的第二数据。

需要说明的是，压缩因子可以是在对接收天线对应的第一数据进行压缩时的压缩参数，一个接收天线可以对应一个压缩因子。

其中，第二数据可以是对第一数据进行压缩后得到的数据。

具体的，获取到至少一个接收天线对应的第一数据之后，获取每个接收天线对应的压缩因子，之后根据每个接收天线对应的压缩因子对每个接收天线对应的第一数据进行压缩，得到压缩后的每个接收天线对应的第二数据。

S103、根据每个接收天线对应的第二数据确定目标数据。

其中，目标数据可以是对每个接收天线对应的第二数据进行数据重排后的数据。

具体的，对每个接收天线对应的第二数据进行数据重排，得到目标数据。

可选的，获取至少一个接收天线对应的第一数据，包括：

若当前条件满足第一预设条件，则从目标存储器中获取第一预设数量的第一数据。

其中，第一预设条件包括：目标存储器写完目标阵面对应的数据或内存为空状态中的至少一种。

在本实施例中，目标存储器可以是用于存储所有接收天线接收到的由发射天线发射的数据的存储器。优选的，目标存储器可以是DDR(Double Data Rate双倍速率同步动态随机存储器)。

需要说明的是，目标阵面可以是由所有接收天线组成的天线阵阵面。

其中，内存可以是用于存储从目标存储器中读出的数据的内存。优选的，本实施例中的内存可以是DATA RAM(Data Random Access Memory，数据内存条)。

其中，第一预设数量可以是由用户根据实际情况预先设置的从目标存储器中取出数据的数量。优选的，第一预设数量可以是128*256比特(128为接收天线对应的最大频点数，256比特中有效数据为240比特)。

具体的，当DDR写完目标阵面的数据或者DATA RAM为空时，开始从DDR中取出128*256比特的第一数据。

将第一数据存储至内存中。

具体的，将从DDR中取出128*256比特的第一数据存储至DATA RAM中。

若当前条件满足第二预设条件，则从内存中读取第一数据。

其中，第二预设条件包括：内存为满状态。

具体的，当DATA RAM写满时，开始从DATA RAM中读取第一数据。

可选的，内存包括第一内存和第二内存，第一内存包括第一奇数内存和第一偶数内存，第二内存包括第二奇数内存和第二偶数内存。

在本实施例中，从DDR读出的第一数据可以使用乒乓DATA RAM进行缓存，即内存DATA RAM可以包括2块DATA RAM，分别命名为第一内存和第二内存，其中，第一内存可以是乒RAM，第二内存可以是乓RAM。具体的，第一内存即乒RAM，可以包括2块RAM即第一奇数内存和第一偶数内存，其中，第一奇数内存可以表示为data_ram_o1，用于存储奇数频点的第一数据；第一偶数内存可以表示为data_ram_e1，用于存储偶数频点的第一数据。同样的，第二内存即乓RAM，可以包括2块RAM即第二奇数内存和第二偶数内存，其中，第二奇数内存可以表示为data_ram_o2，用于存储奇数频点的第一数据；第二偶数内存可以表示为data_ram_e2，用于存储偶数频点的第一数据。在实际操作过程中，每块RAM(即第一奇数内存、第一偶数内存、第二奇数内存以及第二偶数内存)的容量为256*240比特，DATA RAM为简单双口RAM，输入为写口，输出为读口，输入口数据宽度为240比特，输出口数据宽度为30比特。

将第一数据存储至内存中，包括：

根据第一数据确定数据分组集合。

其中，数据分组集合中包括至少一个数据小组。

在本实施例中，数据分组集合可以是将第一数据按照8个240比特数据为一个数据小组进行分组后，由若干个数据小组组成的数据分组集合，其中，一个数据小组中包括8个240比特的第一数据。

具体的，将第一数据按照8个240比特数据为一个数据小组进行分组，得到数据分组集合，其中，数据分组集合中包括至少一个数据小组，每个数据小组中包括8个240比特的第一数据。

将每个数据小组中第二预设数量的高位数据存储至第一奇数内存中。

其中，第二预设数量可以是由用户根据实际情况预先设置的，每个数据小组中存储至第一奇数内存中的数据的数量。优选的，第一预设数量可以是4个。

在本实施例中，高位数据可以是数据小组中前第二预设数量位的数据。

在实现过程中，将第一数据存储至内存中时，奇偶RAM，即第一奇数内存和第一偶数内存，data_ram_o1和data_ram_e1交替写入。

具体的，8个240比特的第一数据为一个数据小组，将每个数据小组中前4个240比特数据写入第一奇数内存data_ram_o1中。

将每个数据小组中第二预设数量的低位数据存储至第一偶数内存中。

在本实施例中，低位数据可以是数据小组中后第二预设数量位的数据。

具体的，8个240比特的第一数据为一个数据小组，将每个数据小组中后4个240比特数据写入第一偶数内存data_ram_e1中。

当检测到第一奇数内存和第一偶数内存已满时，则将数据分组集合中剩余未进行存储的每个数据小组中第二预设数量的高位数据存储至第二奇数内存中，将每个数据小组中第二预设数量的低位数据存储至第二偶数内存中。

具体的，当检测到第一奇数内存data_ram_o1和第一偶数内存data_ram_e1已经写满时，则将数据分组集合中剩余未进行存储的每个数据小组中每个数据小组前4个240比特数据写入第二奇数内存data_ram_o2中，将每个数据小组后4个240比特数据写入第二偶数内存data_ram_e2中。

奇偶RAM，即data_ram_e和data_ram_o交替写入第一数据，8个240比特为一数据小组，每个数据小组中前4个240比特数据写入data_ram_e中，后4个240比特数据写入data_ram_o中。这样可以保证偶频点的数据写入data_ram_e，奇频点的数据写入data_ram_o。同时，乒乓DATA RAM也是交替写入，当其中一个DATA RAM(例如乒RAM)写满后，如果另一个DATA RAM(例如乓RAM)数据已经读空，则将数据写入乓RAM中。

可选的，从内存中读取第一数据包括：

获取每个接收天线对应的最大频点数和每个接收天线对应的预设频点数。

在本实施例中，每个接收天线对应的最大频点数可以是128。

其中，每个接收天线对应的预设频点数可以是由用户根据实际情况预先设置的频点数。具体的，预设频点数可以用N来进行表示。示例性的，N的值可以是8、16、32、64或128，本实施例对此不进行限定。

具体的，获取每个接收天线对应的最大频点数128和每个接收天线对应的预设频点数N。

在实际操作过程中，数据压缩的基本长度为配置的预设频点数N，每个数据为15比特，压缩后变成9比特，每个接收天线的N个数据为一个压缩单元。

根据每个接收天线对应的最大频点数和每个接收天线对应的预设频点数确定从内存中读取第一数据的循环读取次数。

需要解释的是，循环读取次数可以是循环的从内存中读取第一数据的次数。

具体的，当DATA RAM写满时，开始从DATA RAM中读数，并根据每个接收天线对应的最大频点数128和每个接收天线对应的预设频点数N确定从内存中读取第一数据的循环读取次数。示例性的，可以用P来表示从内存中读取第一数据的循环读取次数，则从内存中读取第一数据的循环读取次数P的确定方式可以为：从内存中读取第一数据的循环读取次数P＝每个接收天线对应的最大频点数128/每个接收天线对应的预设频点数N，即若每个接收天线对应的预设频点数N为64，则从内存中读取第一数据的循环读取次数P＝128/64＝2，即从内存中循环2次读取第一数据。

根据循环读取次数从内存中读取第一数据。

具体的，根据循环读取次数从内存中读取第一数据，每次循环读取第一数据的读取顺序及读取方式相同。

可选的，根据循环读取次数从内存中读取第一数据，包括：

根据循环读取次数从第一奇数内存中依次读取至少一个接收天线对应的目标数量的奇数频点数据。

其中，目标数量可以是从第一奇数内存中读取数据的数量。优选的，本实施例中目标数量可以是N/2，其中，N可以是预设频点数，每个接收天线的N个数据为一个压缩单元。

其中，奇数频点数据可以是存储在第一奇数内存中的奇频点的第一数据。

具体的，根据循环读取次数，每次读取都从第一奇数内存中读取同一接收天线对应的N/2数量的奇数频点数据。

根据循环读取次数从第一偶数内存中依次读取至少一个接收天线对应的目标数量的偶数频点数据。

其中，偶数频点数据可以是存储在第一偶数内存中的偶频点的第一数据。

具体的，根据循环读取次数，每次读取都从第一偶数内存中读取同一接收天线对应的N/2数量的偶数频点数据。

根据奇数频点数据和偶数频点数据确定第一数据。

具体的，当同一接收天线的N个数据(第一奇数内存和第一偶数内存中各读取N/2个数据)读完后，将奇数频点数据和偶数频点数据进行合并，合并为第一数据，第一数据的数据宽度为2*30比特。

在实际操作过程中，当读取一个接收天线的N个数据后，读取下一接收天线的N个数据，其中，下一天线可以为相邻接收天线，相邻具体可以理解为接收天线的ID号相邻。当所有接收天线的N个数据读完后，进行下一循环。

可选的，获取每个接收天线对应的压缩因子包括：

根据每个接收天线对应的预设频点数确定每个接收天线对应的压缩因子。

具体的，针对各个接收天线，以N个频点(即预设频点数N)的数据为一组分别计算M个接收天线的压缩因子，并将所有接收天线的压缩因子存储到相应的压缩因子RAM中，其中，压缩因子RAM可以用FACTOR RAM进行表示。

可选的，获取每个接收天线对应的压缩因子，并根据每个接收天线对应的压缩因子对第一数据进行压缩，得到每个接收天线对应的第二数据，包括：

获取每个接收天线的标识信息。

其中，标识信息可以是每个接收天线对应的具有标识性的信息。优选的，在本实施例中，每个接收天线的标识信息可以是每个接收天线的ID号。

具体的，获取每个接收天线的ID号。

根据循环读取次数和每个接收天线的标识信息获取每个接收天线对应的压缩因子。

具体的，根据循环次数和每个接收天线的标识信息从压缩因子RAM中取出对应接收天线的压缩因子。

根据每个接收天线对应的压缩因子对第一数据进行压缩，得到每个接收天线对应的第二数据。

具体的，根据每个接收天线对应的压缩因子，对读出的奇数频点数据和偶数频点数据同时并行进行压缩(两路压缩)，得到每个接收天线对应的第二数据。

可选的，根据每个接收天线对应的第二数据确定目标数据，包括：

根据每个接收天线对应的预设频点数，将每个接收天线对应的第二数据输入数据重排缓冲器进行数据重排，得到目标数据，其中，目标数据包括目标压缩因子和AXC数据。

其中，目标压缩因子包括I分量压缩因子和Q分量压缩因子。

在本实施例中，用数据重排缓冲器，即数据buffer来实现对每个接收天线对应的第二数据进行数据重排，数据buffer通过移位寄存器来实现。

其中，目标压缩因子可以是对第二数据进行重排之后的目标数据对应的压缩因子，AXC数据可以是对第二数据进行重排之后的目标数据中除目标压缩因子外的其他数据。

具体的，每个接收天线对应的第二数据可以是按照接收天线的ID号进行排列的数据，第二数据可以是18比特数据流，需要变换成30比特数据流(从而实现了数据重排)，也就是N(预设频点数)个18比特，变成Nc＝roundup(N*18/30)(其中，roundup为向上取整)个30比特。重排后的数据格式可以是：低6比特为目标压缩因子(I分量压缩因子和Q分量压缩因子各为3比特，具体的，bit2～0为I分量压缩因子，bit5～3为Q分量压缩因子)，其它24比特为AXC数据。

在实际操作过程中，重排后的数据格式也可以是纯30比特AXC数据。

作为本发明实施例的一个示例性描述，图2是本发明实施例中的一种数据处理方法的流程示意图。如图2所示，以接收天线的数量M为32为例进行说明，一种数据处理方法包括如下操作：

从DDR读出的第一数据使用乒乓DATA RAM(图2中并未对乒乓DATA RAM分别进行标注，两个DATA RAM可以分别是乒DATA RAM和乓DATA RAM，也可以分别是乓DATA RAM和乒DATA RAM，本实施例对此不进行限定)进行缓存，两个乒乓DATA RAM各包括2块奇偶RAM，分别用于存储奇偶频点的第一数据，奇偶RAM可以分别用data_ram_o和data_ram_e表示(图2中并未对奇偶RAM即data_ram_o和data_ram_e分别进行标注，2块奇偶RAM可以分别是data_ram_o和data_ram_e，也可以分别是data_ram_e和data_ram_o，本实施例对此不进行限定)，每块奇偶RAM的容量均为256*240比特。其中，两个DATA RAM均为简单双口RAM，输入为写口，输出为读口，输入口数据宽度为240比特，输出口数据宽度为30比特。图2中MUX表示选择器，DATA RAM处的MUX用于对乒乓DATA RAM进行选择，选择对哪个DATA RAM中的数据进行压缩，图2中compress表示对数据进行压缩，data_reorder表示对数据重排。

计算32个接收天线的压缩因子后，将压缩因子存储至FACTOR RAM中，压缩因子也用两块RAM进行保存，即FACTOR RAM包括两块RAM，分别对应乒乓DATA RAM的数据。图2中MUX表示选择器，FACTOR RAM处的MUX用于对两个FACTOR RAM进行选择，选择从哪个FACTOR RAM中读取压缩因子。

在本实施例中，约定数据压缩的基本长度为配置的预设频点数N，每个数据为15比特，压缩后变成9比特。一个发射天线阵列的天线数为L，一个接收天线阵列的天线数为M。每个接收天线的N个数据为一个压缩单元。

一种数据处理方法的具体实现过程可以描述为：当DDR写完一个阵面的第一数据时或者DATA RAM为空时，开始从DDR中取出128(最大频点数)*256比特(256比特中有效数据为240比特)的第一数据，依次存入DATA RAM中(奇数频点对应的第一数据存入data_ram_o中，偶数频点对应的第一数据存入data_ram_e中)，同时32个接收天线分别计算各自的压缩因子并保存到相应的压缩因子RAM中。当DATA RAM写满时，开始从DATA RAM中读取第一数据，并根据最大频点数128/预设频点数N的值确定从DATA RAM中读取第一数据的循环读取次数P。

具体的，每次从DATA RAM中循环读取第一数据的过程可以为：每次读数，从奇偶RAM中同时读取同一接收天线的N个第一数据(奇偶RAM中各读取N/2个第一数据)，数据宽度合并为2*30比特；同时根据循环读取次数和接收天线的ID号从压缩因子RAM中取出对应接收天线的压缩因子，对读出的奇偶频点数据同时并行进行压缩(两路压缩)。当同一接收天线的N个第一数据读完后，读取下一接收天线的N个数据，当所有接收天线的N个数据读完后，进行下一循环。

经过压缩后的第二数据变成了18比特(非压缩时是30比特)，两路压缩合并为36比特，送入到数据重排buffer并转换成连续的30比特数据。其中，数据重排buffer使用移位寄存器来实现，每次移入36比特，移出30比特。

一个DATA RAM的数据循环读取P次就可以读完，读完后接着读取另一个DATA RAM的数据。最后的AXC数据流应保证是连续的，中间不能间断，以便于后续接收处理。

在实际操作过程中，第一数据在DDR的存储格式如表1所示：

表1

其中，ti表示第i个发射天线，一个发射天线阵列有L个天线，f表示频点数，本实施例中预设频点数为N。

在实际操作过程中，第一数据在DATA RAM的存储格式如表2所示：

表2

其中，只列出了第x组的存储格式，x为0到P-1的整数。x实际上代表了发射天线号(模以P的值)。

奇偶RAM即data_ram_e和data_ram_o交替写入，设定8个240比特为一组，前4个写入data_ram_e，后4个写入data_ram_o。这样可以保证偶频点的数据写入data_ram_e，奇频点的数据写入data_ram_o。乒乓DATA RAM也是交替写入，其中一个DATA RAM(例如乒DATARAM)写满后，如果另一个DATA RAM(例如乓DATA RAM)已经读空，则将第一数据写入。

其中，data_ram_e和data_ram_o的读地址相同，具体的寻址方式如下：

S_dram_raddr＝S_dram_raddr+M；

每一轮读数的初始地址为：

S_dram_raddr＝S_rx_ant_cnt+S_loop_cnt*M*N/2。

其中，M为接收天线总数，N为预设频点数，S_rx_ant_cnt为接收天线计数器(从0开始计数)，每读完一个接收天线的N/2个数据时加1，直到计到M-1，且对应的N/2个数据读完后归0。S_loop_cnt为循环计数器，每读完M个接收天线的N/2个数据(也就是一组数据)时加1，直到计到P-1为止。

当乒乓DATA RAM其中之一数据读完后，无缝切换到另一个DATA RAM。

在实际操作过程中，压缩因子在FACTOR RAM的存储格式如表3所示：

表3

其中，P＝128/N，128为最大频点数，N为预设频点数。FACTOR RAM为双开RAM，输入口和输出口的位宽都是6*M比特，M为一个接收天线阵列的天线数。

在实际操作过程中，压缩因子写入FACTOR RAM时的写入地址可以表示为：S_wraddr＝(S_freq_cnt＝＝N-1)？S_wraddr+1，取值范围0～P-1。其中，S_freq_cnt为频点计数器，N个频点数据得到一个压缩因子。

压缩因子从FACTOR RAM读出时的读出地址为S_loop_cnt，数据读出后通过S_rx_ant_cnt选择相应的天线压缩因子。

在实际操作过程中，可以用数据buffer来实现数据重排，数据buffer通过移位寄存器来实现。数据buffer的大小为66个比特，即S_din_buff[65:0]。

在数据输入期间，每个cycle，右移入36比特到S_din_buff，其中当S_6_cnt＝5或者S_data_cnt＝Nc-1时，输入的36比特数据为0，同时S_6_cnt归0。当S_6_cnt＝1时，开始从S_din_buff里依次输出30比特数据，但需要保证S_6_cnt＝1时对应的输出数据总是S_din_buff[59:30]，下一拍输出数据的比特位置比前一拍输出数据的比特位置小6。其真值表如表4所示：

表4

在实际操作过程中，压缩后的第二数据排列如表5所示：

表5

f0

f1

f2

f3

f4

f5

f6

f7

...

f_N-1

r_m

D(r_m,f0)

D(r_m,f1)

D(r_m,f2)

D(r_m,f3)

D(r_m,f4)

D(r_m,f5)

D(r_m,f6)

D(r_m,f7)

...

D(r_m,f_N-1)

其中，r_m表示接收天线，其ID号为m，数据宽度为18比特，一个接收天线N个频点的数据量为18*N个比特。

表5中的数据是18比特数据流，需要变换成30比特数据流(从而实现了数据重排)，也就是N个18比特，变成Nc＝roundup(N*18/30)(其中，roundup为向上取整)个30比特。然后在30比特数据流中***压缩因子。因为每个压缩块(一个接收天线N个频点的数据组，即预设频点数为N)的最后一个数据(AXC数据)是没有被填满的，也就是说还剩余足够的dummy比特，这些比特足以承载目标压缩因子(6比特)。当然为了接收端处理便捷，可以在每个数据块的第一个AXC的bit5～0***压缩因子，其它数据比特流顺延6比特，而最后一个AXC多出的6比特(dummy比特)自动丢弃。重排后的目标数据的数据格式如表6所示：

表6

0	1	2	3	4	5	6	7	...	Nc
										axc0	axc1	axc2	axc3	axc4	axc5	axc6	axc7	...	axcNc-1

其中，axc0～axc(Nc-1)的数据位宽为30比特，axc0的低6比特为目标压缩因子(I分量压缩因子和Q分量压缩因子各3比特，bit2～0为I分量压缩因子，bit5～3为Q分量压缩因子)，其它24比特为AXC数据。具体的，axc0的数据格式如表7所示：

表7

从DDR读出数据到完成对数据的压缩重排，整个处理周期大概为2560个cycles。具体的，当预设频点数N为8、16或者32个频点时，处理周期为2560个cycles；当预设频点数N为64频点时，处理周期为2496个cycles；当预设频点数N为128个频点时，处理周期为2464个cycles。

本发明实施例的技术方案，针对数据处理方法设计的功能实现架构合理，简化了设计，消耗资源很少。另外，在数据处理过程中，除了从DDR读出第一数据时需要缓存带来一定的时间开销外，其它操作都是实时处理的，因此处理延时很小。同时，数据处理方法支持压缩功能，从而提高了数据的传输效率。

实施例二

图3是本发明实施例中的一种数据处理装置的结构示意图。本实施例可适用于数据处理的情况，该装置可采用软件和/或硬件的方式实现，该装置可集成在任何提供数据处理的功能的设备中，如图3所示，所述数据处理装置具体包括：获取模块201、获取与压缩模块202和确定模块203。

其中，获取模块201，用于获取至少一个接收天线对应的第一数据；

获取与压缩模块202，用于获取每个所述接收天线对应的压缩因子，并根据每个所述接收天线对应的压缩因子对所述第一数据进行压缩，得到每个所述接收天线对应的第二数据；

确定模块203，用于根据每个所述接收天线对应的第二数据确定目标数据。

可选的，所述获取模块201包括：

第一获取单元，用于若当前条件满足第一预设条件，则从目标存储器中获取第一预设数量的第一数据，其中，所述第一预设条件包括：所述目标存储器写完目标阵面对应的数据或内存为空状态中的至少一种；

存储单元，用于将所述第一数据存储至所述内存中；

读取单元，用于若当前条件满足第二预设条件，则从所述内存中读取第一数据，其中，所述第二预设条件包括：内存为满状态。

可选的，所述内存包括第一内存和第二内存，所述第一内存包括第一奇数内存和第一偶数内存，所述第二内存包括第二奇数内存和第二偶数内存；

所述存储单元包括：

第一确定子单元，用于根据所述第一数据确定数据分组集合，其中，所述数据分组集合中包括至少一个数据小组；

第一存储子单元，用于将每个所述数据小组中第二预设数量的高位数据存储至所述第一奇数内存中；

第二存储子单元，用于将每个所述数据小组中第二预设数量的低位数据存储至所述第一偶数内存中；

第三存储子单元，用于当检测到所述第一奇数内存和所述第一偶数内存已满时，则将所述数据分组集合中剩余未进行存储的每个所述数据小组中第二预设数量的高位数据存储至所述第二奇数内存中，将每个所述数据小组中第二预设数量的低位数据存储至所述第二偶数内存中。

可选的，所述读取单元包括：

获取子单元，用于获取每个所述接收天线对应的最大频点数和每个所述接收天线对应的预设频点数；

第二确定子单元，用于根据每个所述接收天线对应的最大频点数和每个所述接收天线对应的预设频点数确定从所述内存中读取第一数据的循环读取次数；

读取子单元，用于根据所述循环读取次数从所述内存中读取第一数据。

可选的，所述读取子单元具体用于：

根据所述循环读取次数从所述第一奇数内存中依次读取至少一个接收天线对应的目标数量的奇数频点数据；

根据所述循环读取次数从所述第一偶数内存中依次读取至少一个接收天线对应的所述目标数量的偶数频点数据；

根据所述奇数频点数据和所述偶数频点数据确定第一数据。

可选的，所述获取与压缩模块202包括：

确定单元，用于根据每个所述接收天线对应的预设频点数确定每个所述接收天线对应的压缩因子。

可选的，所述获取与压缩模块202包括：

第二获取单元，用于获取每个所述接收天线的标识信息；

第三获取单元，用于根据所述循环读取次数和每个所述接收天线的标识信息获取每个所述接收天线对应的压缩因子；

压缩单元，用于根据每个所述接收天线对应的压缩因子对所述第一数据进行压缩，得到每个所述接收天线对应的第二数据。

可选的，所述确定模块203包括：

数据重排单元，用于根据每个所述接收天线对应的预设频点数，将每个所述接收天线对应的第二数据输入数据重排缓冲器进行数据重排，得到目标数据，其中，所述目标数据包括目标压缩因子和AXC数据，其中，所述目标压缩因子包括I分量压缩因子和Q分量压缩因子。

上述产品可执行本发明任意实施例所提供的数据处理方法，具备执行数据处理方法相应的功能模块和有益效果。

实施例三

图4示出了可以用来实施本发明的实施例的电子设备30的结构示意图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备(如头盔、眼镜、手表等)和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本发明的实现。

如图4所示，电子设备30包括至少一个处理器31，以及与至少一个处理器31通信连接的存储器，如只读存储器(ROM)32、随机访问存储器(RAM)33等，其中，存储器存储有可被至少一个处理器执行的计算机程序，处理器31可以根据存储在只读存储器(ROM)32中的计算机程序或者从存储单元38加载到随机访问存储器(RAM)33中的计算机程序，来执行各种适当的动作和处理。在RAM 33中，还可存储电子设备30操作所需的各种程序和数据。处理器31、ROM 32以及RAM 33通过总线34彼此相连。输入/输出(I/O)接口35也连接至总线34。

电子设备30中的多个部件连接至I/O接口35，包括：输入单元36，例如键盘、鼠标等；输出单元37，例如各种类型的显示器、扬声器等；存储单元38，例如磁盘、光盘等；以及通信单元39，例如网卡、调制解调器、无线通信收发机等。通信单元39允许电子设备30通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。

处理器31可以是各种具有处理和计算能力的通用和/或专用处理组件。处理器31的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的处理器、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。处理器31执行上文所描述的各个方法和处理，例如数据处理方法：

获取至少一个接收天线对应的第一数据；

根据每个所述接收天线对应的第二数据确定目标数据。

在一些实施例中，数据处理方法可被实现为计算机程序，其被有形地包含于计算机可读存储介质，例如存储单元38。在一些实施例中，计算机程序的部分或者全部可以经由ROM 32和/或通信单元39而被载入和/或安装到电子设备30上。当计算机程序加载到RAM 33并由处理器31执行时，可以执行上文描述的数据处理方法的一个或多个步骤。备选地，在其他实施例中，处理器31可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行数据处理方法。

本文中以上描述的***和技术的各种实施方式可以在数字电子电路***、集成电路***、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上***的***(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程***上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储***、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储***、该至少一个输入装置、和该至少一个输出装置。

用于实施本发明的方法的计算机程序可以采用一个或多个编程语言的任何组合来编写。这些计算机程序可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器，使得计算机程序当由处理器执行时使流程图和/或框图中所规定的功能/操作被实施。计算机程序可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。

在本发明的上下文中，计算机可读存储介质可以是有形的介质，其可以包含或存储以供指令执行***、装置或设备使用或与指令执行***、装置或设备结合地使用的计算机程序。计算机可读存储介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体***、装置或设备，或者上述内容的任何合适组合。备选地，计算机可读存储介质可以是机器可读信号介质。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。

为了提供与用户的交互，可以在电子设备上实施此处描述的***和技术，该电子设备具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给电子设备。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。

可以将此处描述的***和技术实施在包括后台部件的计算***(例如，作为数据服务器)、或者包括中间件部件的计算***(例如，应用服务器)、或者包括前端部件的计算***(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的***和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算***中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将***的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)、区块链网络和互联网。

计算***可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，又称为云计算服务器或云主机，是云计算服务体系中的一项主机产品，以解决了传统物理主机与VPS服务中，存在的管理难度大，业务扩展性弱的缺陷。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims

1.一种数据处理方法，其特征在于，包括：

获取至少一个接收天线对应的第一数据；

根据每个所述接收天线对应的第二数据确定目标数据，其中，所述目标数据为对每个所述接收天线对应的第二数据进行数据重排后的数据。

2.根据权利要求1所述的方法，其特征在于，获取至少一个接收天线对应的第一数据，包括：

若当前条件满足第一预设条件，则从目标存储器中获取第一预设数量的第一数据，其中，所述第一预设条件包括：所述目标存储器写完目标阵面对应的数据或内存为空状态中的至少一种；

将所述第一数据存储至所述内存中；

若当前条件满足第二预设条件，则从所述内存中读取第一数据，其中，所述第二预设条件包括：内存为满状态。

3.根据权利要求2所述的方法，其特征在于，所述内存包括第一内存和第二内存，所述第一内存包括第一奇数内存和第一偶数内存，所述第二内存包括第二奇数内存和第二偶数内存；

将所述第一数据存储至所述内存中，包括：

根据所述第一数据确定数据分组集合，其中，所述数据分组集合中包括至少一个数据小组；

将每个所述数据小组中第二预设数量的高位数据存储至所述第一奇数内存中；

将每个所述数据小组中第二预设数量的低位数据存储至所述第一偶数内存中；

当检测到所述第一奇数内存和所述第一偶数内存已满时，则将所述数据分组集合中剩余未进行存储的每个所述数据小组中第二预设数量的高位数据存储至所述第二奇数内存中，将每个所述数据小组中第二预设数量的低位数据存储至所述第二偶数内存中。

4.根据权利要求3所述的方法，其特征在于，从所述内存中读取第一数据包括：

获取每个所述接收天线对应的最大频点数和每个所述接收天线对应的预设频点数；

根据每个所述接收天线对应的最大频点数和每个所述接收天线对应的预设频点数确定从所述内存中读取第一数据的循环读取次数；

根据所述循环读取次数从所述内存中读取第一数据。

5.根据权利要求4所述的方法，其特征在于，根据所述循环读取次数从所述内存中读取第一数据，包括：

根据所述奇数频点数据和所述偶数频点数据确定第一数据。

6.根据权利要求4所述的方法，其特征在于，获取每个所述接收天线对应的压缩因子包括：

根据每个所述接收天线对应的预设频点数确定每个所述接收天线对应的压缩因子。

7.根据权利要求4所述的方法，其特征在于，获取每个所述接收天线对应的压缩因子，并根据每个所述接收天线对应的压缩因子对所述第一数据进行压缩，得到每个所述接收天线对应的第二数据，包括：

获取每个所述接收天线的标识信息；

根据所述循环读取次数和每个所述接收天线的标识信息获取每个所述接收天线对应的压缩因子；

根据每个所述接收天线对应的压缩因子对所述第一数据进行压缩，得到每个所述接收天线对应的第二数据。

8.根据权利要求3所述的方法，其特征在于，根据每个所述接收天线对应的第二数据确定目标数据，包括：

根据每个所述接收天线对应的预设频点数，将每个所述接收天线对应的第二数据输入数据重排缓冲器进行数据重排，得到目标数据，其中，所述目标数据包括目标压缩因子和天线载波AXC数据，其中，所述目标压缩因子包括I分量压缩因子和Q分量压缩因子。

9.一种数据处理装置，其特征在于，包括：

获取模块，用于获取至少一个接收天线对应的第一数据；

确定模块，用于根据每个所述接收天线对应的第二数据确定目标数据，其中，所述目标数据为对每个所述接收天线对应的第二数据进行数据重排后的数据。

10.一种电子设备，其特征在于，所述电子设备包括：

至少一个处理器；以及

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-8中任一项所述的数据处理方法。

11.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现权利要求1-8中任一项所述的数据处理方法。